Ic組件的瞬態觸發保護的製作方法
2023-10-25 06:08:57
專利名稱：Ic組件的瞬態觸發保護的製作方法
技術領域：
0001本發明涉及電子電路，而且更具體地涉及提供集成電路組件
的瞬態觸發保護的裝置和方法。
背景技術：
0002集成電路ac)在很多應用中被廣泛使用。ic可以包括各種 不同的電路，這些電路可以作為獨立系統或與其它電路元件相結合工 作。ic包括引腳的布置，這些引腳提供用於接收功率以及用於和該ic 進行信息交流的裝置。因此，ic通過這些引腳容易受到外部環境條件
的影響而損壞。例如，IC會遭受靜電放電(ESD)事件而被損壞，在 靜電放電中通常來自一個或多於一個引腳的大電流流過IC。
0003IC晶片在面對ESD或其它事件的脆弱性已經產生對ESD保 護電路的需求。因此，在IC晶片的整體設計中常常添加ESD保護電 路。IC的很多傳統ESD保護方案採用外圍專用電路以便通過提供低阻 抗通路將ESD電流從裝置的引腳或焊盤傳送到地。以這種方式，ESD 電流流過ESD保護電路而不通過晶片中更易損壞的電路。
0004圖1描述部分IC 2的示例，該部分包括電可擦除可編程只讀 存儲器(EEPROM) 4。 EEPROM4可以通過在引腳(ENB) 6提供使 能輸入信號而被編程。引腳6也可以向其它電路提供使能信號，如使 能內部邏輯塊。 一個或多個ESD保護電路8可以與引腳6相連。例如， 第一 ESD保護電路可以直接連接在引腳6處。另一個ESD保護電路8 可以連接到電阻器R和EEPROM4之間的信號通路上。例如，ESD保 護電路8可以包括快速開關或嵌位及RC濾波器，它們在引腳6處的信 號作用下被激活，從而在ESD事件過程中將電流分流到EEPROM 4之 外。ESD保護電路8可以轉移來自輸入端的電流並通過ESD保護電路 對該電流進行放電，從而保護EEPROM4免於遭受由ESD事件所導致 的損壞。0005但是，傳統ESD保護不可能在所有情況下都提供充分的保護。 例如， 一些類型的IC包括可編程電路，如電可編程只讀存儲器
(EPROM)等，其可能需要在一個或多個引腳處施加更高的電壓來實 現某些工作模式(例如，編程模式)。由於對IC施加更高的電壓，傳 統ESD保護必須被修改以允許在更高的電壓下進行操作並因此在抑制 某些瞬態事件時變得失效。因此，輸入引腳處的輸入電壓中的尖峰， 如可能由於施加外部電壓或由於寄生條件而引起的尖峰，會導致某些 IC晶片出現疏忽的重複編程或不良的場保持(field retention)。
發明內容
0006本發明涉及電子電路，而更具體地涉及用於保護集成電路(IC)
中的電路組件免受施加在輸入引腳處的電壓影響的系統和方法。該系 統響應於施加到輸入引腳處的信號的瞬態特性(例如dv/dt)通過使該 引腳與IC的內部組件在電學上斷開而進行操作。0007
一個實施例提供用於保護集成電路(IC)中至少一個組件的 系統。該系統包含斷開元件，該斷開元件串行電連接在該IC的輸入終 端和所述至少一個組件之間。該斷開元件被配置為具有電連接所述終 端到所述至少一個組件的第一狀態和電隔離所述終端與所述至少一個 組件的第二狀態。控制系統被配置為響應於所述終端處輸入信號的變 化率超過預定變化率而促使所述斷開元件從所述第一狀態轉換到所述 第二狀態。
0008另一個實施例提供一種集成電路(IC)晶片，該集成電路芯 片包含第一引腳和電連接在該第一引腳和該IC內的可編程電路之間的 斷開元件。該斷開元件被配置為具有電連接所述第一引腳到所述可編 程電路的第一條件(condition)以及使所述第一引腳相對於所述可編程 電路在電學上斷開的第二條件。在所述第一引腳處時鐘信號被提供為 第一穩定電壓以用於所述IC的正常操作，且被提供為第二較高編程電 壓以用於執行編程所述可編程電路，所述第二較高編程電壓超過所述 第一穩定電壓。控制系統被配置為監控所述第一引腳處所提供的信號 並響應於所述第一引腳處所提供的信號變化率超過預定變化率來觸發 斷開元件從所述第一狀態轉換到所述第二狀態。在所述IC的所述正常操作過程中和所述編程過程中所述時鐘信號變化率小於(即，較慢於) 所述預定變化率以減輕對所述斷開元件的錯誤觸發。
0009圖1圖示說明包含現有技術ESD檢測和保護電路的部分IC 的示例。
0010圖2圖示說明依照本發明的一方面用於保護電路組件的系統 的示例。
0011圖3圖示說明依照本發明的一方面用於保護電路組件的系統 的另一個示例。
0012圖4圖示說明依照本發明的一方面用於保護電路組件的系統 的又一個示例。
0013圖5圖示說明依照本發明的一方面實現保護系統的部分集成 電路。
具體實施例方式
0014本發明涉及電子電路，而且更具體地涉及用於保護集成電路 (IC)中的電路組件免受施加在一個或多於一個引腳處的電壓影響的 系統。該系統響應於引腳處的輸入信號經受超過(例如明顯快於)正 常操作參數的變化率通過觸發斷開元件將引腳從IC的某些內部組件上 電斷開來進行操作。該輸入信號可以設有增大的或更快的上升/下降時 間來觸發斷開元件將引腳從內部組件上電隔離開。控制系統可以被配 置為觸發斷開元件以實現引腳和內部組件之間的永久電隔離。該斷開 元件可以在IC中的一個位置處實現，該位置仍然允許施加在所述引腳 處的信號(例如時鐘信號)被提供給其它較不易受損壞的電路。0015圖2圖示說明根據本發明的一方面實現保護系統102的部分 IC 100的示例。該保護系統102包括連接在引腳106和一個或多於一 個內部組件108之間的斷開元件104。該斷開元件104可以被實現為一 裝置，該裝置被配置為當處於第一狀態日、」'允許電信號無阻礙地從引腳 106傳送到內部組件108，而當處於第二狀態時提供阻止電信號傳遞的 實質伽伐尼/電勢壘(galvanic barrier)。"伽伐尼/電勢壘"意味著斷開元件104在引腳106和所述一個或多個組件108之間提供物理隔離勢
壘(例如，非常高的阻抗，如在千兆歐姆的量級上)。例如，斷開元
件104可以被實現為傳輸門(tgate)器件、熔斷體或其它器件或能夠 提供引腳106和內部組件108之間的所需隔離的器件組合。
0016保護系統102還包括控制系統110，該控制系統被配置為基於 供給引腳106的輸入信號來觸發斷開元件104從所述第一狀態轉換到 所述第二狀態。控制系統110可以包括被配置為激活斷開元件104的 控制邏輯塊和驅動電路。該控制邏輯塊可以被配置為鑑別與引腳106 處輸入信號相關的瞬態特性(例如上升時間或下降時間)是否在預期
(例如正常的)操作參數之外。該控制邏輯塊可以被進一步配置為檢 測INPUT信號是否被提供為增大的電平，例如，INPUT信號正常電壓 的至少兩倍。該驅動電路被配置為響應於控制邏輯塊鎖存指示瞬態特 性的輸出信號來觸發斷開元件至其第二高阻抗狀態。
0017控制系統110可以配有相關電路，該相關電路響應於檢測瞬 態條件的發生進行鎖存。例如，當該相關電路鎖存時，它觸發斷開元 件104以將引腳106從內部組件108上電斷開。引腳106處的INPUT 信號及其相應電特性可以被監控為所述斷開元件104和所述一個或更 多個電路組件108之間的節點處的電壓，如114處所示。IC 100也可 以包括一個或更多個其它引腳116，這些引腳可以用於其它目的，這些 目的不同於在引腳106和內部組件108之間提供隔離勢壘。有利的是， 斷開元件104可以在檢測的基礎上被觸發到所述第二狀態而不需要來 自IC內的輸入或額外編程。
0018通過進一步的示例，內部元件108可以包括可編程存儲器件 (例如，EEPROM)。引腳106可以對應於使能引腳，向該引腳提供 相應編程電壓(例如，時鐘信號)用以對可編程存儲器件進行編程。 引腳106處的電平可以在正常操作過程中根據可編程存儲器的工作模 式而變化。例如，在加載模式和預覽模式過程中，引腳106處的電壓 可以被提供為時鐘信號，該時鐘信號在電接地和IC 100的穩定電壓(例 如， 一般在約5V至5.5V範圍內)之間交替變換。而在編程模式下可 以向引腳106提供明顯較高的峰值電壓(例如，在12 V至約14 V或 更高範圍內的編程電壓)的INPUT信號，以便將數據編程到存儲器中。但是，提供給引腳106的編程電壓和正常時鐘信號的瞬態特性均處於
IC 100的正常操作參數範圍內，以致斷開元件104不被觸發到所述第
二狀態。
0019當需要從內部組件108上斷開引腳106時，例如在可編程存 儲器件已被成功編程後，觸發信號可以被提供在引腳106處作為INPUT 信號。該觸發信號可以設有處於正常預期操作參數之外的瞬態特性。 該觸發信號也可以被提供為處於增大的電平，如對應於編程電壓的電 平。如上面所提到，該觸發信號可以被施加於引腳106處，其瞬態特 性上升(或下降)時間明顯快於(例如，快約一個或更多個量級)正 常操作過程中INPUT信號的上升(或下降)時間。控制系統110因此 被配置為鎖存邏輯狀態並響應於檢測該觸發信號的充足瞬態條件來驅 動斷開元件104至其高阻抗狀態，而在正常操作過程中則響應於輸入 信號(例如，時鐘信號)的正常瞬態條件執行不鎖存或觸發。
0020傳統ESD保護電路(未圖示)通常在限制引腳116處的瞬態 方面是有效的，但由於例如在編程內部組件108的過程中經常施加的 高電壓可能不完全有效地限制引腳106處的瞬態。因此，內部組件108 會變得易受引腳106處的電壓尖峰和其它瞬態的影響。斷開元件104 因此可以被用於為內部組件108提供額外的保護，例如在內部電路已 被編程或被配置到所需狀態之後。響應於檢測到引腳106處的瞬態條 件，控制系統IIO將斷開元件104激活到第二高狀態，其阻抗可以在 引腳106和內部組件108之間提供物理隔離勢壘(例如，實質電勢壘)。 該物理隔離勢壘可以是永久的。該物理隔離有效地減輕內部組件108 在面對隨後可能發生於引腳106處的尖峰或其它電壓增大時的脆弱性。
0021圖3描述了可根據本發明的一個方面實施的實現保護系統152 的部分集成電路150的示例。該保護系統152包括斷開元件，其在圖3 的示例中被描述為烙斷體154。該熔斷體154被連接在IC 150的引腳 156和內部電路158之間。該熔斷體154具有電連接引腳156與內部電 路的第一狀態和將該引腳從內部電路158上電斷開的第二狀態。也就 是說，熔斷體154在處於第二狀態時提供用於將輸入引腳156從內部 電路158上斷開的實質上電永久解決方案，而在處於第一狀態時實質 上提供引腳和內部電路之間的短接電路(例如，約100歐姆的低電阻通路)。由於熔斷體154可以被激活或熔斷以提供引腳156和內部電路
158之間的永久物理隔離勢壘，因此在引腳156和內部電路158之間不 需要ESD保護器件。但是，傳統ESD保護仍可以被提供在引腳156 處，如168處所示。
0022保護系統152還包括控制系統160，該控制系統基於引腳156 處的電壓控制熔斷體154。例如，控制系統160被配置為響應於引腳 156處的瞬態條件來熔斷該烙斷體154 (例如，轉換到所述第二狀態)， 該瞬態條件處於引腳156處信號的正常操作參數之外。在圖3的示例 中，控制系統160包括耦合到電晶體器件164上的瞬態邏輯塊162。例 如，該電晶體器件可以是依尺寸製造以處理高電壓(例如，大於約10V) 的N溝道金屬氧化物半導體場效應電晶體(MOSFET)。該電晶體器件 164被連接在電接地和節點166之間，該節點166互聯熔斷體154和內 部電路158。瞬態邏輯塊162被配置為提供邏輯輸出信號以基於檢測引 腳156處瞬態條件的發生來操作電晶體164。該電晶體器件164操作為 驅動電路以便依據邏輯輸出信號的狀態熔斷該熔斷體154。
0023例如，當瞬態邏輯塊162在節點166處檢測到觸發條件時， 邏輯塊提供邏輯輸出信號來驅動電晶體器件164的柵極以便引導電流 從內部節點166穿過電晶體器件到電接地。通過以這種方式分流電流 穿過電晶體器件164，充足的電流(例如，約100mA或更大)可以在 短時間(例如，約5到10納秒)內被驅使通過熔斷體154以熔斷該熔 斷體，並因此在引腳156和內部電路158之間提供實質的電勢壘。即 使具有熔斷體154所提供的電勢壘，在引腳156處所提供的使能信號 仍然可能通過其它內部電路連接(未圖示)提供給其它電路。但是， 引腳156處的潛在尖峰和其它瞬態被永久地與內部電路158隔離。
0024現在來看瞬態邏輯塊162的內容，該模塊包括電容器C1，該 電容器與電阻器170串行連接(形成RC網絡)在節點166和輸出節點 171之間，該輸出節點被連接到電晶體器件164的柵極。另一個電晶體
(例如，N溝道MOSFET)器件172的柵極也被連接到節點171。第 二電阻器174被連接在電晶體器件172的漏極和節點166之間。該RC 網絡與P溝道電晶體(P溝道MOSFET)器件176並行連接在節點166 和171之間。電晶體器件176的柵極被連接到電晶體器件172的漏極。
10另一個電阻器178被連接在電晶體器件172的柵極和源極之間。
0025電容器Cl和電阻器170被調諧以提供相應的延遲用以基於節 點166處的電壓導通N溝道電晶體器件172。特別地，電容器C1被調 諧以設置在166處建立相應鎖存條件所需的信號變化率閾值。該閾值 不需要被精確地設置。由於電容器C1在節點166處的足夠快瞬態事件 過程中充電，N溝道電晶體172被偏置以傳導電流，且在電阻器174 兩端建立起相應的電壓。電阻器174兩端的電壓接下來激活P溝道晶 體管器件176。 P溝道電晶體器件176導通後，在電阻器178兩端建立 起相應的電壓降。電阻器178兩端的電壓降通過增大的偏壓來操作驅 動N溝道電晶體器件172。這導致節點171處高電壓的快速激活和鎖 存，此高電壓驅動高電壓電晶體器件164至導通條件。高電壓電晶體 器件164汲取充足的電流(例如，在約5ns至10ns內約100mA)通 過熔斷體154以便熔斷該熔絲。
0026當熔斷體154己被熔斷時，它在引腳156和內部電路158之 間提供永久且實質電勢壘。如上面所提到，引腳156處的輸入信號仍 可以通過其它連接(未圖示)被傳遞給IC 150中其它更不易損壞的電 路。電阻器180可以與高電壓電晶體器件164並行連接在節點166和 電接地之間。該電阻器180提供一通路來對瞬態邏輯塊162進行放電 並在熔斷體154已被熔斷後將節點166下拉到電接地。
0027圖4描述了依照本發明的一個方面實現保護系統202的部分 集成電路200的示例。在圖4的示例中，保護系統202被圖示說明為 包括連接在輸入引腳206和內部電路208之間的傳輸門(tgate) 204。 應該理解的是圖4所示的方法不局限於使用tgate類型的斷開元件，因 為其它類型的器件也可用於將引腳206從內部電路208上斷開，如其 它類型的開關、可熔體等。作為示例，傳輸門由N型和一個P型晶體 管組成，這些電晶體並行連接且受相反的柵壓控制。tgate 204可以在 第一 (即，導通)狀態下進行操作以自由地將使能輸入信號從引腳206 傳遞到內部電路208，以及可在第二(即，截止)狀態下進行操作以提 供非常高的阻抗，該阻抗足以阻止使能輸入信號被傳輸穿過tgate到達 內部電路208。
0028作為示例，內部電路208可以是可編程電路，如EERPOM等。數據寄存器214可以通過EEPROM的指令進行編程，比如依照在IC 200的數據引腳(未圖示)處輸入的DATA。例如，數據寄存器214可 以存儲編程數據以及指示EEPROM的操作模式的控制位。響應於進入 編程模式且同時施加編程電壓於引腳206，來自數據寄存器的相應數據 可以被編程到EEPROM內。引腳206處所提供的輸入信號在正常操作 模式過程中處於較低的穩定電壓，而在將數據編程到EEPROM內時則 處於較高的編程電壓。相反，DATA信號(例如，來自數據引腳)被提 供處於或低於穩定電壓。例如，數據引腳處所提供的數據可以作為函 數並處於依照引腳206處所提供的信號的速率而被定時輸入(clock) 到數據寄存器214內。
0029ESD保護電路222可以用在引腳206以及內部以減輕由ESD 事件帶來的損壞。由於對ESD保護電路222應準許引腳206處的較高 電壓以允許對內部電路208如EEPROM的編程存在需求，在缺少保護 系統202時內部電路面對引腳206處的電壓尖峰會變得易於損壞。在 某些環境下這些尖峰會導致對EEPROM的非有意編程。
0030因此，保護系統202包括控制系統210，該控制系統被配置為 響應於檢測到激活條件比如引腳206處的預定瞬態事件來關斷或去激 活tgate 204。也就是說，控制系統210可以包括一邏輯，該邏輯被配 置為基於內部節點212處的信號(對應於引腳206處的信號)的變化 率超過(即，快於)預定變化率來檢測激活條件。控制系統210還包 括被配置為關斷tgate 204的電路，該電路基於其中所實現的控制電路 可以是永久的或可編程的。控制電路210可以通過一個或更多個控制 電路來實現。
0031在圖4的示例中，第一控制電路226包括dv/dt邏輯鎖存器230， 該鎖存器基於引腳206處的信號電壓檢測激活條件。例如，dv/dt邏輯 鎖存器230可以包括一電路(例如，見圖3)，該電路被配置為如果206 處的輸入信號具有至少一個具有預定瞬態(例如，dv/dt)特性的預定 電壓則激活鎖存器。如這裡所提到，該預定瞬態特性不必被精確地設 置。例如，可以配置該電路使得瞬態觸發器需要比引腳206處所提供 的正常信號快得多(例如，約大一個或更多個量級)。例如，引腳206 處的正常輸入信號可以具有大約100 ^的上升時間，而dv/dt鎖存器電路則可能需要引腳206處的1 ias或更快的觸發信號以實現鎖存條件。 如果206處的電壓超過具有至少一個預定瞬態特性的預定閾值電壓， 則dv/dt鎖存器鎖存相應的輸出信號。
0032如這裡和所附權利要求所用的，短語"超過預定閾值"及其 變體意指包括大於正閾值和小於負閾值。可以根據保護系統202的配 置和IC 200內的電壓電平來建立閾值電壓和引腳206處電壓之間的適 當關係。還應認識到保護系統可以被配置為如果引腳206處的電壓大 於正閾值或者小於負閾值時觸發斷開元件204。
0033dv/dt邏輯鎖存器230被耦合以響應於檢測到觸發條件來驅動 電晶體器件232。電晶體器件232與熔斷體234串行連接在穩定電壓(表 示為VIN)和電接地之間。因此，當邏輯鎖存器230提供輸出信號以驅 動電晶體232傳導電流時，熔斷體234被熔斷。當熔斷體234被熔斷 時，tgate 204的控制輸出通過電晶體232被下拉到低電位以便關斷 tgate。由於熔斷體234的熔斷在V^和電晶體器件232之間提供永久的 實質電勢壘，tgate的狀態也是永久的。本領域技術人員將理解並認識 到其它實施方式和構形可以用於tgate 154，其可能需要不同的電壓電 平來關斷tgate。其它永久解決方案也可以用於替代熔斷體234的間接 應用。
0034另一個控制電路240對應於一次(one-time)可編程網絡。控 制電路240包括可操作以檢測激活條件的邏輯鎖存器230。為了簡化說 明，通過與控制電路226中的邏輯鎖存器相同的參考數字來識別邏輯 鎖存器230。應該理解並認識到邏輯鎖存器230可以是與控制電路226 的邏輯鎖存器相同的或不同的。邏輯鎖存器230驅動與電流源244並 聯連接在節點248和電接地之間的電晶體器件242。電流源244可以是 用適當配置和尺寸設計的電晶體器件實現的弱電流源(例如，約1 nA)。 浮柵電晶體器件(例如，浮柵PMOS器件)246被連接在穩定電壓(VIN) 和節點248之間。響應於指示激活模式的控制輸入212和引腳206處 超過預定高壓閾值的電壓(例如，大於約12-14 V)，邏輯鎖存器230 使電晶體器件242導通。當電晶體器件242被激活，浮柵P溝道器件 246的柵極充電，並依次激活該P溝道器件以提供電流(P溝道器件強 於電流源244)，以致使節點248通過浮柵P溝道拉到高電位。248處的信號可以通過反相器300被反轉(假定需要邏輯低電位來關斷tgate) 並被提供作為相應的控制信號來關斷tgate 204。
0035雖然已經在控制tgate 204的情況下描述了圖4的控制系統210， 但應該理解並認識到控制電路226和240中的每一個均可用作依照本 發明的一方面所實現的其它類型保護系統的控制。控制電路226和240 中的每一個可以單獨使用或組合起來作為部分控制系統用以實現依照 本發明一方面的保護系統。可替代地，兩種類型的控制系統均可被使 用以便能夠進行以下選擇tgate 204的永久去激活，或通過一次可編 程器件240將引腳206從內部電路208斷開的可編程類型連接。
0036圖5描述了依照本發明的一方面可以包括保護系統302的另 一類型集成電路300的示例。圖5的示例是在IC 300的一對引腳304 和306的情況下提供的，這一對引腳被用於編程EEPROM 308。因此， 圖5的電路描述了與實現對EEPROM的編程和測試相關的附加電路以 及保護系統302的相關電路。
0037在圖5中，保護系統302包括連接在使能引腳304和EEPROM 308之間的斷開元件310。例如，該斷開元件310可以是熔斷體、tgate 或能夠被從導電狀態觸發到非導電高阻抗狀態的其它器件。該斷開元 件310在正常操作過程中被配置為提供304處所提供的使能(例如， 時鐘)信號至EEPROM和相關使能網絡312。該使能網絡312被配置 為提供使能信號給相關的編程和預覽邏輯塊314。例如，當使能引腳 304處所提供的編程電壓處於第一電平比如對應於穩定電壓電平(VDD) 時，使能網絡312可以提供預覽使能(PREVIEW_EN)信號給邏輯塊 314。 VDD可以在IC300中內部生成或者可以由外部電路經由另一個引 腳提供給該IC。此外，當引腳304處所提供的信號具有更高的編程電 壓時，使能網絡312可以提供編程使能(PROGRAM一EN)信號314。 使能網絡312也可以幫助提供內部CLOCK信號給IC 300的相關電路。
0038輸入數據(INPUT DATA)可以在數據引腳306處被輸入以 便對EEPROM 308進行編程，該輸入數據包括編程數據和模式控制數 據。寄存器318存儲在數據引腳306處所輸入的數據。寄存器318可 以被實現為多位移位寄存器，其提供包括數據(DATA)位和控制
(CONTROL)位的多位輸出。DATA位作為多位輸出被提供給EEPROM 308並包含可以被編程到EEPROM 308內的值(例如，微調 值)。寄存器318的CONTROL位可以被提供給編程預覽邏輯塊314 來控制EEPROM的相應模式。例如，CONTROL位可以對應於多位字， 如不同位被賦值以在不同模式(例如，加載模式、編程模式和預覽模 式)下進行操作。編程預覽邏輯塊314接著提供編程(PROGRAM) 和預覽(PREVIEW)控制信號給EEPROM 308。因此，當寄存器318 所提供的CONTROL位和PROGRAM—EN信號具有某些預定值且在引 腳304處提供編程電壓時，EEPROM 308可以用DATA來編程。類似 地，當CONTROL位和PREVIEW—EN信號具有其它預定值時，編程 預覽邏輯塊314可以激活對待寫入EEPROM 308中的數據的預覽。
0039控制系統320被配置為用於控制斷開元件310。該控制系統 320包括邏輯和驅動電路，二者響應於使能引腳304處的信號的瞬態特 性(例如，dv/dt)協同操作控制斷開元件310。在圖5的示例中，控制 系統320監控經過斷開元件和EEPROM之間的節點連接供給EEPROM 308的引腳304處的電壓。額外的邏輯輸入可以由閾值檢測電路322 提供。例如，該閾值檢測電路322監控使能引腳304處所提供的電壓 並基於該引腳電壓和預定編程閾值(例如，當達到或超過編程閾值電 壓時處於邏輯高電位(HIGH))的對比來提供相應的邏輯輸出。本領 域技術人員將理解並認識到閾值檢測電路322可以使用各種類型的比 較器電路和各種閾值電平來向控制系統320提供相應的輸出。例如， 當該引腳處的電壓至少處於編程EEPROM 308所需的編程電壓時，可 以利用閾值電路來使能控制系統320以便進行瞬態檢測。
0040當來自閾值檢測電路322的信號指示出引腳304處的編程電 壓超過實際高於穩定電壓的預定值，且當使能引腳處所提供的信號具 有至少預定瞬態特性(例如，比期望時鐘信號快幾個量級的上升時間) 時，控制系統320提供控制信號來觸發斷開元件310。控制系統320 可以被配置為將斷開元件310永久地激活到非導電狀態，或者替代地， 該控制系統可以是可編程的，使得該斷開元件可以重新連接使能引腳 304和EEPROM 308。此外，ESD保護裝置324可以在斷開元件310 和EEPROM之間被提供到使能引腳和/或至EEPROM 308的編程輸入 端以便提供本領域已知的相應ESD保護。對ESD保護的需求可能依賴於在系統300中執行的斷開元件310的類型。
0041IC 300也可以包括使能內部邏輯塊326，該使能內部邏輯塊可 以提供相應時鐘信號來使能IC 300的其它內部組件。例如，使能內部 邏輯塊326可以是電路，該電路被配置為不管使能引腳304處所提供 的信號的電壓電平處於穩定電平或處於更高的編程電壓都提供處於或 低於相應穩定電平(VDD)的時鐘信號。
0042通過進一步的示例，數據可以作為串行數據流被提供給數據 引腳306，基於使能引腳304處所提供的時鐘信號該數據被定時輸入到 寄存器318內。在適當的數據流已被加載到寄存器318內之後，例如 通過經由CONTROL位進入預覽模式並觀察數據(例如，通過編程工 具)，可以校驗數據。如果在預覽模式下已輸入到移位寄存器內的數 據被校驗，可以輸入適當的CONTROL位到移位寄存器318內以便進 入相應的編程模式。例如，編程電壓信號(例如，大於約12-14V)可 以被提供給使能引腳304，同時將編程控制位移入移位寄存器，從而利 用移位寄存器的數據輸出來對EEPROM的相應位進行編程。但是，由 於正常編程電壓不具有足以設置控制系統310的鎖存條件的瞬態特性， 所以控制系統將不會觸發斷開元件310。在編程已結束之後，可以在使 能引腳304處提供具有足夠電壓和適當瞬態特性的外部觸發信號，以 致激活條件存在且控制系統320觸發斷開元件310以便將引腳從 EEPROM 308上電斷開。例如，該觸發信號可以由信號發生器或被配 置為提供具有合適瞬態特性的觸發信號的其它電路來提供，以便鎖存 控制輸出信號用以將斷開元件轉換到非導電高阻抗狀態。在EEPROM 308已被編程後，相應的輸出EEPROM數據位328可以被提供給IC中 的其它電路，例如用於微調IC 300的參數。
0043上面已經討論的是本發明的示例性實現方案。本領域技術人 員將認識到這些示例的很多進一步組合、排列和變化是可能的，這些 均處於本發明所要求保護的範圍內。
權利要求
1.一種用於保護集成電路IC中至少一個組件的系統，所述系統包含斷開元件，其被串行電連接在所述IC的輸入終端和所述至少一個組件之間，所述斷開元件被配置為具有第一狀態以電連接所述終端到所述至少一個組件，以及具有第二狀態以相對於所述至少一個組件電隔離所述終端；以及控制系統，其被配置為響應於所述終端處的輸入信號變化率超過預定變化率而促使所述斷開元件從所述第一狀態轉換到所述第二狀態。
2. 根據權利要求1所述的系統，其中所述控制系統迸一步包含邏 輯電路，所述邏輯電路被耦合到所述斷開元件和所述至少一個組件之 間的節點上，所述邏輯電路被配置為將輸出信號鎖存在一電平上以便 觸發所述斷幵元件轉換到所述第二狀態以響應所述節點處的電壓變化 率超過所述預定變化率。
3. 根據權利要求2所述的系統，其中所述邏輯電路包含耦合到所 述節點上的電容器，所述電容器被配置為具有一電容，該電容設置的 所述預定變化率足以使能所述邏輯電路鎖存輸出處的所述輸出信號以 響應所述節點處的電壓變化率超過所述預定變化率。
4. 根據權利要求2或3所述的系統，其中所述節點是所述邏輯電 路的輸入節點，且所述邏輯電路進一步包含電阻-電容網絡，其被連接在所述輸入節點和所述邏輯電路的輸出 之間；第一電晶體，其與所述電阻-電容網絡被並行耦合在所述輸入節點 和所述邏輯電路的所述輸出之間；第二電晶體，其被連接在所述第一電晶體的控制輸入和電壓軌之 間，所述第二電晶體的控制輸入被連接到所述輸出上；第二電阻器，其被連接在所述輸入節點和所述第一電晶體的所述 控制輸入之間；以及第三電阻器，其被連接在所述輸出和所述電壓軌之間。
5. 根據權利要求4所述的系統，其中所述控制系統進一步包含驅動電路，所述驅動電路被連接在所述邏輯電路的所述輸出和所述斷開 元件之間，所述驅動電路被配置為基於所述邏輯電路的所述輸出處所 提供的所述輸出信號來觸發所述斷開元件從所述第一狀態轉換到所述 第二狀態。
6. 根據權利要求5所述的系統，其中所述斷開元件包含熔斷體和 傳輸門中的一個。
7. —種集成電路IC晶片，其包含 第一引腳；斷開元件，其電連接在所述第一引腳和所述IC內的可編程電路之 間，所述斷開元件被配置為具有電連接所述第一引腳到所述可編程電 路的第一條件和相對於所述可編程電路電隔離所述第一引腳的第二條 件，在所述第一引腳處時鐘信號被提供為第一穩定電壓以用於所述IC 的正常操作，且被提供為第二較高編程電壓以用於執行編程所述可編 程電路，所述第二較高編程電壓超過所述第一穩定電壓；以及控制系統，其被配置為監控所述第一引腳處所提供的信號並響應 於檢測到所述第一引腳處所提供的信號變化率超過預定變化率來觸發 斷開元件從所述第一狀態轉換到所述第二狀態，在所述IC的所述正常 操作過程中和所述編程過程中所述時鐘信號的變化率大於所述預定變 化率。
8. —種用於保護集成電路中的可編程電路的系統，所述系統包含 用於從輸入引腳電路電斷開所述可編程電路的裝置，所述用於電斷開的裝置具有用於電連接所述第一引腳到受保護電路的第一狀態和 用於從所述受保護電路將所述第一引腳電斷開的第二狀態，第一信號被正常提供給所述第一引腳，所述第一信號處於或低於所述ic的穩定電壓和所述可編程電路的超過所述穩定電壓的編程電壓中的一個；以 及用於控制的裝置，其響應於所述輸入引腳處的信號超過預定變化 率的瞬態特性，控制所述用於電斷開的裝置以從所述第一狀態永久地 轉換到所述第二狀態。
全文摘要
一個實施例提供用於保護集成電路(IC)(100)中至少一個組件的系統。該系統(102)包括串行電連接在所述IC的輸入終端和所述至少一個組件(108)之間的斷開元件(104)。所述斷開元件被配置為具有第一狀態以電連接所述終端到所述至少一個組件以及對應於高阻抗條件的第二狀態，該高阻抗條件使所述終端相對於所述至少一個組件被電隔離開。控制系統(110)被配置為響應於所述終端處的輸入信號變化率超過預定變化率而促使所述斷開元件從所述第一狀態轉換到所述第二狀態。
文檔編號H02H9/00GK101297451SQ200680039543
公開日2008年10月29日 申請日期2006年8月28日 優先權日2005年8月26日
發明者H·J·比亞吉 申請人:德克薩斯儀器股份有限公司