雙埠靜態存儲器的寫輔助電路的製作方法

2023-07-30 17:54:16 1

本實用新型涉及雙埠靜態存儲器的寫輔助電路。

背景技術：

雙埠靜態存儲器的存儲單元設有兩個埠，且存儲單元一般配有栓鎖電路、A埠字元線、A埠位元線、A埠反相位元線、B埠字元線、B埠位元線以及B埠反相位元線。

A埠位元線和A埠反相位元線可以在A埠字元線控制下將低電平可寫入栓鎖電路。當A埠位元線設為低電平（同時A埠反相位元線設為高電平），且A埠字元線設為高電平（同時B埠字元線設為低電平），則A埠位元線的低電平可寫入栓鎖電路。當A埠反相位元線設為低電平（同時A埠位元線設為高電平），且A埠字元線設為高電平（同時B埠字元線設為低電平），則A埠反相位元線的低電平可寫入栓鎖電路。

同理，B埠位元線和B埠反相位元線可以在B埠字元線控制下將低電平可寫入栓鎖電路。當B埠位元線設為低電平（同時B埠反相位元線設為高電平），且B埠字元線設為高電平（同時A埠字元線設為低電平），則B埠位元線的低電平可寫入栓鎖電路。當B埠反相位元線設為低電平（同時B埠位元線設為高電平），且B埠字元線設為高電平（同時A埠字元線設為低電平），則B埠反相位元線的低電平可寫入栓鎖電路。

但是，在A埠位元線或A埠反相位元線的低電平寫入栓鎖電路的時候（此時A埠字元線設為高電平），如果B埠字元線也被設為高電平，由於B埠位元線和B埠反相位元線的狀態不確定，有可能會影響A埠位元線或A埠反相位元線的寫入動作。

同理，在B埠位元線或B埠反相位元線的低電平寫入栓鎖電路的時候（此時B埠字元線設為高電平），如果A埠字元線也被設為高電平，由於A埠位元線和A埠反相位元線的狀態不確定，有可能會影響B埠位元線或B埠反相位元線的寫入動作。

技術實現要素：

本實用新型的目的在於克服上述缺陷，提供一種雙埠靜態存儲器的寫輔助電路,可提高數據寫入的可靠性。

為實現上述目的，本實用新型的技術方案是設計一種雙埠靜態存儲器的寫輔助電路，所述雙埠靜態存儲器包括雙埠存儲單元，所述雙埠存儲單元包括：A埠字元線、A埠位元線、A埠反相位元線、B埠字元線、B埠位元線以及B埠反相位元線；

所述寫輔助電路包括：將A埠位元線和B埠位元線鎖定在低電平的位元線低電平鎖定模塊，將A埠反相位元線和B埠反相位元線鎖定在高電平的反相位元線高電平鎖定模塊，將A埠反相位元線和B埠反相位元線鎖定在低電平的反相位元線低電平鎖定模塊，將A埠位元線和B埠位元線鎖定在高電平的位元線高電平鎖定模塊，A埠寫入使能控制線，以及B埠寫入使能控制線；

所述位元線低電平鎖定模塊包括：第一反相器、第一NMOS管、第二反相器以及第二NMOS管；第一反相器的輸入端與A埠位元線連接，第一反相器的輸出端與第一NMOS管的柵極連接，第一NMOS管的源極接地，第一NMOS管的漏極與B埠位元線連接；第二反相器的輸入端與B埠位元線連接，第二反相器的輸出端與第二NMOS管的柵極連接，第二NMOS管的源極接地，第二NMOS管的漏極與A埠位元線連接；

所述反相位元線高電平鎖定模塊包括：第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管；第一PMOS管的柵極與A埠位元線連接，第一PMOS管的源極連接電壓源，第一PMOS管的漏極與第二PMOS管的源極連接，第二PMOS管的柵極與A埠寫入使能控制線連接，第二PMOS管的漏極與B埠反相位元線連接；第三PMOS管的柵極與B埠位元線連接，第三PMOS管的源極連接電壓源，第三PMOS管的漏極與第四PMOS管的源極連接，第四PMOS管的柵極與B埠寫入使能控制線連接，第四PMOS管的漏極與A埠反相位元線連接；

所述反相位元線低電平鎖定模塊包括：第三反相器、第三NMOS管、第四反相器以及第四NMOS管；第三反相器的輸入端與A埠反相位元線連接，第三反相器的輸出端與第三NMOS管的柵極連接，第三NMOS管的源極接地，第三NMOS管的漏極與B埠反相位元線連接；第四反相器的輸入端與B埠反相位元線連接，第四反相器的輸出端與第四NMOS管的柵極連接，第四NMOS管的源極接地，第四NMOS管的漏極與A埠反相位元線連接；

所述位元線高電平鎖定模塊包括：第五PMOS管、第六PMOS管、第七PMOS管以及第八PMOS管；第五PMOS管的柵極與A埠反相位元線連接，第五PMOS管的源極連接電壓源，第五PMOS管的漏極與第六PMOS管的源極連接，第六PMOS管的柵極與A埠寫入使能控制線連接，第六PMOS管的漏極與B埠位元線連接；第七PMOS管的柵極與B埠反相位元線連接，第七PMOS管的源極連接電壓源，第七PMOS管的漏極與第八PMOS管的源極連接，第八PMOS管的柵極與B埠寫入使能控制線連接，第八PMOS管的漏極與A埠位元線連接。

優選的，所述雙埠存儲單元還包括栓鎖電路，該栓鎖電路的一輸入節點耦接至A埠位元線和B埠位元線，該栓鎖電路的另一輸入節點耦接至A埠反相位元線和B埠反相位元線。

本實用新型的優點和有益效果在於：提供一種雙埠靜態存儲器的寫輔助電路,可提高數據寫入的可靠性。

附圖說明

圖1是本實用新型的示意圖。

具體實施方式

下面結合附圖和實施例，對本實用新型的具體實施方式作進一步描述。以下實施例僅用於更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護範圍。

本實用新型具體實施的技術方案是：

如圖1所示，一種雙埠靜態存儲器的寫輔助電路，所述雙埠靜態存儲器包括雙埠存儲單元，所述雙埠存儲單元包括：栓鎖電路40、A埠字元線AWL、A埠位元線ABL、A埠反相位元線ABLB、B埠字元線BWL、B埠位元線BBL以及B埠反相位元線BBLB；所述栓鎖電路40的一輸入節點耦接至A埠位元線ABL和B埠位元線BBL，栓鎖電路40的另一輸入節點耦接至A埠反相位元線ABLB和B埠反相位元線BBLB；

所述寫輔助電路包括：將A埠位元線ABL和B埠位元線BBL鎖定在低電平的位元線低電平鎖定模塊，將A埠反相位元線ABLB和B埠反相位元線BBLB鎖定在高電平的反相位元線高電平鎖定模塊，將A埠反相位元線ABLB和B埠反相位元線BBLB鎖定在低電平的反相位元線低電平鎖定模塊，將A埠位元線ABL和B埠位元線BBL鎖定在高電平的位元線高電平鎖定模塊，A埠寫入使能控制線WEAN，以及B埠寫入使能控制線WEBN；

所述位元線低電平鎖定模塊包括：第一反相器11、第一NMOS管21、第二反相器12以及第二NMOS管22；第一反相器11的輸入端與A埠位元線ABL連接，第一反相器11的輸出端與第一NMOS管21的柵極連接，第一NMOS管21的源極接地，第一NMOS管21的漏極與B埠位元線BBL連接；第二反相器12的輸入端與B埠位元線BBL連接，第二反相器12的輸出端與第二NMOS管22的柵極連接，第二NMOS管22的源極接地，第二NMOS管22的漏極與A埠位元線ABL連接；

所述反相位元線高電平鎖定模塊包括：第一PMOS管31、第二PMOS管32、第三PMOS管33以及第四PMOS管34；第一PMOS管31的柵極與A埠位元線ABL連接，第一PMOS管31的源極連接電壓源，第一PMOS管31的漏極與第二PMOS管32的源極連接，第二PMOS管32的柵極與A埠寫入使能控制線WEAN連接，第二PMOS管32的漏極與B埠反相位元線BBLB連接；第三PMOS管33的柵極與B埠位元線BBL連接，第三PMOS管33的源極連接電壓源，第三PMOS管33的漏極與第四PMOS管34的源極連接，第四PMOS管34的柵極與B埠寫入使能控制線WEBN連接，第四PMOS管34的漏極與A埠反相位元線ABLB連接；

所述反相位元線低電平鎖定模塊包括：第三反相器13、第三NMOS管23、第四反相器14以及第四NMOS管23；第三反相器13的輸入端與A埠反相位元線ABLB連接，第三反相器13的輸出端與第三NMOS管23的柵極連接，第三NMOS管23的源極接地，第三NMOS管23的漏極與B埠反相位元線BBLB連接；第四反相器14的輸入端與B埠反相位元線BBLB連接，第四反相器14的輸出端與第四NMOS管23的柵極連接，第四NMOS管23的源極接地，第四NMOS管23的漏極與A埠反相位元線ABLB連接；

所述位元線高電平鎖定模塊包括：第五PMOS管35、第六PMOS管36、第七PMOS管37以及第八PMOS管38；第五PMOS管35的柵極與A埠反相位元線ABLB連接，第五PMOS管35的源極連接電壓源，第五PMOS管35的漏極與第六PMOS管36的源極連接，第六PMOS管36的柵極與A埠寫入使能控制線WEAN連接，第六PMOS管36的漏極與B埠位元線BBL連接；第七PMOS管37的柵極與B埠反相位元線BBLB連接，第七PMOS管37的源極連接電壓源，第七PMOS管37的漏極與第八PMOS管38的源極連接，第八PMOS管38的柵極與B埠寫入使能控制線WEBN連接，第八PMOS管38的漏極與A埠位元線ABL連接。

將A埠位元線ABL的低電平寫入栓鎖電路40的過程：當A埠位元線ABL設為低電平（同時A埠反相位元線ABLB設為高電平），A埠位元線ABL的低電平可通過第一反相器11和第一NMOS管21將B埠位元線BBL強制設為低電平，在A埠字元線AWL設為高電平時，將A埠寫入使能控制線WEAN設為低電平，則A埠位元線ABL的低電平可通過第一PMOS管31和第二PMOS管32將B埠反相位元線BBLB強制設為高電平，此時，A埠位元線ABL和B埠位元線BBL為低電平，A埠反相位元線ABLB和B埠反相位元線BBLB為高電平，即使B埠字元線BWL此時被設為高電平，A埠位元線ABL的低電平也可可靠寫入栓鎖電路40。

將B埠位元線BBL的低電平寫入栓鎖電路40的過程：當B埠位元線BBL設為低電平（同時B埠反相位元線BBLB設為高電平），B埠位元線BBL的低電平可通過第二反相器12和第二NMOS管22將A埠位元線ABL強制設為低電平，在B埠字元線BWL設為高電平時，將B埠寫入使能控制線WEBN設為低電平，則B埠位元線BBL的低電平可通過第三PMOS管33和第四PMOS管34將A埠反相位元線ABLB強制設為高電平，此時，B埠位元線BBL和A埠位元線ABL為低電平，B埠反相位元線BBLB和A埠反相位元線ABLB為高電平，即使A埠字元線AWL此時被設為高電平，B埠位元線BBL的低電平也可可靠寫入栓鎖電路40。

將A埠反相位元線ABLB的低電平寫入栓鎖電路40的過程：當A埠反相位元線ABLB設為低電平（同時A埠位元線ABL設為高電平），A埠反相位元線ABLB的低電平可通過第三反相器13和第三NMOS管23將B埠反相位元線BBLB強制設為低電平，在A埠字元線AWL設為高電平時，將A埠寫入使能控制線WEAN設為低電平，則A埠反相位元線ABLB的低電平可通過第五PMOS管35和第六PMOS管36將B埠位元線BBL強制設為高電平，此時，A埠反相位元線ABLB和B埠反相位元線BBLB為低電平，A埠位元線ABL和B埠位元線BBL為高電平，即使B埠字元線BWL此時被設為高電平，A埠反相位元線ABLB的低電平也可可靠寫入栓鎖電路40。

將B埠反相位元線BBLB的低電平寫入栓鎖電路40的過程：當B埠反相位元線BBLB設為低電平（同時B埠位元線BBL設為高電平），B埠反相位元線BBLB的低電平可通過第四反相器14和第四NMOS管23將A埠反相位元線ABLB強制設為低電平，在B埠字元線BWL設為高電平時，將B埠寫入使能控制線WEBN設為低電平，則B埠反相位元線BBLB的低電平可通過第七PMOS管37和第八PMOS管38將A埠位元線ABL強制設為高電平，此時，B埠反相位元線BBLB和A埠反相位元線ABLB為低電平，B埠位元線BBL和A埠位元線ABL為高電平，即使A埠字元線AWL此時被設為高電平，B埠反相位元線BBLB的低電平也可可靠寫入栓鎖電路40。

以上所述僅是本實用新型的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本實用新型技術原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本實用新型的保護範圍。