一種基於虛擬接口的條碼解碼晶片及條碼解碼裝置的製作方法
2023-06-04 07:30:26
專利名稱：一種基於虛擬接口的條碼解碼晶片及條碼解碼裝置的製作方法
技術領域：
一種基於虛擬接口的條碼解碼晶片及條碼解碼裝置
技術領域：
本實用新型屬於條碼技術領域，特別地，涉及一種基於虛擬接口的條碼解碼晶片 及條碼解碼裝置。
背景技術：
條碼技術是在計算機技術與信息技術基礎上發展起來的一門集編碼、印刷、識別、 數據採集和處理於一身的新興技術。條碼技術由於其識別快速、準確、可靠以及成本低等優 點，被廣泛應用於商業、圖書管理、倉儲、郵電、交通和工業控制等領域，並且勢必在逐漸興 起的「物聯網」應用中發揮重大的作用。目前被廣泛使用的條碼包括一維條碼及二維條碼。一維條碼又稱線形條碼，是由 平行排列的多個「條」和「空」單元組成，條形碼信息靠條和空的不同寬度和位置來表達。一 維條碼只是在一個方向(一般是水平方向)表達信息，而在垂直方向則不表達任何信息，因 此信息容量及空間利用率較低，並且在條碼損壞後即無法識別。二維條碼是由按一定規律在二維方向上分布的黑白相間的特定幾何圖形組成，其 可以在二維方向上表達信息，因此信息容量及空間利用率較高，並具有一定的校驗功能。二 維條碼可以分為堆疊式二維條碼和矩陣式二維條碼。堆疊式二維條碼是由多行短截的一 維條碼堆疊而成，代表性的堆疊式二維條碼包括PDF417、Code 49、Code 16K等。矩陣式 二維條碼是由按預定規則分布於矩陣中的黑、白模塊組成，代表性的矩陣式二維條碼包括 Codeone、Aztec、Data Matrix、OR 石馬等。現有的條碼解碼處理一般是利用軟體解碼的方式實現，需要在處理器中寫入實現 解碼算法的一系列軟體程序，軟體程序容易被反向工程所破解；由於單個處理器只能同時 針對一種特定類型的條碼格式進行解碼處理，因此解碼速度較慢，不能處理多種格式類型 的條碼；再者，由於實現條碼解碼的軟體算法較為複雜，因此所採用的處理器一般而言為高 端的處理器(如32位處理器)，由於高端的處理器價格較為昂貴，因此造成成本升高。另外，現有的條碼解碼設備需要專門的條碼解碼處理器和處理電路才能實現解碼 功能，設備體積較大，通用性差。現有的可攜式電子設備需要對內部結構和處理程序進行修 改才能集成現有的條碼解碼設備，增加了可攜式電子設備的製造成本和使用成本，而且普 通的可攜式電子設備在不進行設備改造的情況下不易實現條碼解碼功能，這限制了條碼技 術的應用領域。因此，針對現有技術存在的以上不足，亟需提供一種條碼解碼方案，以實現條碼解 碼設備的小型化、便攜化及即插即用功能。
發明內容為了克服現有條碼解碼設備體積較為龐大，便攜性不強，無法實現即插即用，本實 用新型提供了一種基於虛擬接口的條碼解碼晶片，以克服上述問題。本實用新型提供一種基於虛擬接口的條碼解碼晶片，包括數據存儲器，用於存
4儲條碼圖像；寄存器組，包括命令寄存器和數據寄存器，命令寄存器用於暫存命令，數據寄 存器用於暫存數據；條碼解碼流水線，用於處理條碼圖像；主控邏輯模塊，從命令寄存器獲 取處理命令，根據處理命令將數據存儲器中存儲的條碼圖像傳輸至條碼解碼流水線進行解 碼；虛擬NAND快閃記憶體總線接口，與寄存器組電連接，用於傳輸符合NAND快閃記憶體接口標準的數據。根據本實用新型的一個優選實施例，條碼解碼晶片進一步包括配置存儲器，配置 存儲器與寄存器組電連接，用於存儲條碼解碼流水線工作時的運算參數以及查表數據，條 碼解碼流水線通過主控邏輯模塊以及寄存器組從配置存儲器獲取運算參數以及查表數據。根據本實用新型的一個優選實施例，條碼解碼晶片進一步包括配置存儲器，配置 存儲器設置在條碼解碼流水線內部，用於存儲條碼解碼流水線工作時的運算參數以及查表 數據。根據本實用新型的一個優選實施例，條碼解碼晶片包括由硬體邏輯實現的多個條 碼解碼流水線，多個條碼解碼流水線對條碼圖像進行並行處理。根據本實用新型的一個優選實施例，虛擬NAND快閃記憶體總線接口包括基本輸入輸出 引腳、命令鎖存使能引腳、地址鎖存使能引腳、片選引腳、寫使能引腳以及讀使能引腳。本實用新型進一步提供一種包括條碼解碼晶片的條碼解碼裝置，包括USB接口， 用於輸入或輸出符合USB通信協議的數據；快閃記憶體數據控制模塊，用於對虛擬NAND快閃記憶體總線 接口進行訪問及輸入輸出數據；USB控制器，用於將從USB接口輸入的符合USB通信協議的 數據轉換為存儲數據輸入快閃記憶體數據控制模塊117，以及將從快閃記憶體數據控制模塊輸出的數據 轉換為符合USB通信協議的數據，經由USB接口輸出；微處理器，用於協調快閃記憶體數據控制模 塊和USB控制器的工作狀態；本實用新型進一步提供一種包括條碼解碼晶片的條碼解碼裝置，包括存儲卡接 口，用於輸入或輸出符合存儲卡通信協議的數據；快閃記憶體數據控制模塊，用於對虛擬NAND閃 存總線接口進行訪問及輸入輸出數據；存儲卡控制器，用於將從存儲卡接口輸入的符合存 儲卡通信協議的數據轉換為存儲數據輸入快閃記憶體數據控制模塊，以及將從快閃記憶體數據控制模塊 輸出的數據轉換為符合存儲卡通信協議的數據，經由存儲卡接口輸出。本實用新型進一步提供一種包括條碼解碼晶片的條碼解碼裝置，包括存儲控制 器，用於對虛擬NAND快閃記憶體總線接口進行訪問及輸入輸出數據；微處理器，通過存儲控制器 訪問基於虛擬接口的條碼解碼晶片。本實用新型進一步提供一種包括條碼解碼晶片的條碼解碼裝置，包括微處理器，與虛擬NAND快閃記憶體總線接口電連接，透過自帶的指令集訪問條碼解碼芯 片。本實用新型提供了一種可攜式的條碼解碼方案，用戶只需通過支持讀取NAND閃 存的設備輸入條碼圖像到基於虛擬接口的條碼解碼晶片中，就可獲取相應的解碼結果，提 高了條碼解碼設備的便攜性，而且現有的支持讀取NAND快閃記憶體的設備無需進行任何改動即 可與條碼解碼設備配合使用，增加了條碼解碼設備的應用範圍和使用靈活性，同時由於採 用了類似並行的硬體解碼方式，因而解碼速度比現有的軟體解碼速度更快。
圖1是根據本實用新型第一優選實施例的基於虛擬接口的條碼解碼晶片及條碼解碼裝置的電路連接框圖。圖2是根據本實用新型第二優選實施例的基於虛擬接口的條碼解碼晶片及條碼 解碼裝置的電路連接框圖。圖3是根據本實用新型第三優選實施例的基於虛擬接口的條碼解碼晶片及條碼 解碼裝置的電路連接框圖。圖4是根據本實用新型第四優選實施例的基於虛擬接口的條碼解碼晶片及條碼 解碼裝置的電路連接框圖。
具體實施方式有關本實用新型的特徵及技術內容，請參考以下的詳細說明與附圖，附圖僅提供 參考與說明，並非用來對本實用新型加以限制。圖1是根據本實用新型第一優選實施例的基於虛擬接口的條碼解碼晶片及條碼 解碼裝置的電路連接框圖。本實用新型所揭示的基於虛擬接口的條碼解碼晶片包括虛擬 NAND快閃記憶體總線接口 116、配置存儲器111、寄存器組103、主控邏輯模塊101、條碼解碼流水線 102以及數據存儲器104。其中，條碼解碼流水線102包括PDF417條碼解碼流水線、一維條碼解碼流水線以 及RSS(Reduced Space Symbology縮小空間碼)條碼解碼流水線，不同類型的條碼解碼流 水線用於處理不同條碼格式的條碼圖像，其利用硬體邏輯實現。數據存儲器104用於存儲從條碼解碼晶片外部獲取的條碼圖像，其具體可利用 RAM (random access memory隨機存取存儲器)來實現。主控邏輯模塊101可根據特定命令觸發特定事件，可以通過觸發與主控邏輯模塊 101電連接的設置開關(未圖示)或從虛擬NAND快閃記憶體總線接口 116獲取外部命令來選取 所需的控制狀態，如從數據存儲器104獲取條碼圖像，將其傳輸至條碼解碼流水線102等。 本實用新型所揭示的主控邏輯模塊101不具備運算功能，而是僅根據一定條件觸發相應事 件，具體可利用現有的狀態機實現。虛擬NAND快閃記憶體總線接口 116與條碼解碼晶片外部的電路連接且進行通訊，以傳輸 符合NAND快閃記憶體接口標準的數據。外部電路通過虛擬NAND快閃記憶體總線接口 116輸入命令以及 條碼圖像。虛擬NAND快閃記憶體總線接口 116與主控邏輯模塊101之間設置有寄存器組103，寄存 器組103包括一系列自定義的寄存器，包括狀態寄存器、數據寄存器以及命令寄存器等，狀 態寄存器用於顯示主控邏輯模塊101的工作狀態，數據寄存器用於暫存數據，命令寄存器 用於暫存命令，主控邏輯模塊101可從數據寄存器讀取數據，從命令寄存器讀取命令，並且 根據特定命令作出特定動作，其中包括從虛擬NAND快閃記憶體總線接口 116輸入的命令。寄存器 組103與主控邏輯模塊101將條碼解碼流水線102與外部電路隔離，可方便以後對條碼解 碼流水線102進行升級(如增加更多可處理其他格式類型的條碼解碼流水線)。另外，配置存儲器111與寄存器組103電連接，用於存儲條碼解碼流水線102工 作時的運算參數以及查表數據(如解碼運算所需的碼錶)，條碼解碼流水線102可通過主 控邏輯模塊101以及寄存器組103從配置存儲器111獲取以上數據，其必須能夠保證在 斷電的情況下不會丟失數據，可用現有的EEPROM(ElectricalIy Erasable ProgrammableRead-Only Memory,電可擦可編程只讀存儲器)來實現，在一些情況下，配置存儲器111可 直接設置在條碼解碼流水線102中。當條碼圖像通過虛擬NAND快閃記憶體總線接口 116輸入至寄存器組103的數據寄存器 中，主控邏輯模塊102可從數據寄存器獲取條碼圖像，並將其保存至數據存儲器104，當主 控邏輯模塊102從寄存器組103的命令寄存器讀取到處理命令時，可將數據存儲器104中 的條碼圖像傳輸至條碼解碼流水線102進行處理，條碼解碼流水線102可對該條碼圖像進 行圖像預處理、灰度提取、二值化、碼字讀取、解碼處理等一系列的條碼解碼處理操作。值得注意的是，由於條碼解碼流水線102包括PDF417條碼解碼流水線、一維條碼 解碼流水線以及RSS條碼解碼流水線等多種針對不同條碼類型的條碼解碼流水線。因此， 在獲取條碼圖像後，例如是一維條碼，那麼該一維條碼圖像會同時傳輸至以上三種條碼解 碼流水線中進行並行處理，而由與其格式相容的一維條碼解碼流水線輸出該條碼圖像的正 確條碼信息。當然，也可以根據需要設置一種或者其他多種格式的條碼解碼流水線。由於與一維條碼圖像格式不相容，PDF417條碼解碼流水線和RSS條碼解碼流水線 在接收到該一維條碼圖像後無法進行相應處理，並輸出正確的條碼信息。同樣地，條碼解 碼流水線102也可對PDF417條碼圖像、RSS條碼圖像進行上述處理。當然，主控邏輯模塊 102也可根據用戶的選擇僅控制多個條碼流水線中的一個條碼流水線對輸入條碼圖像進行 處理。另外，若從虛擬NAND快閃記憶體總線接口 116先後獲取三張條碼圖像A、B、C至數據存儲 器104，三張條碼圖像A、B、C分別對應三種不同類型的條碼格式PDF417條碼、RSS條碼以 及一維條碼，那麼該三張條碼圖像可按獲取的先後次序從數據存儲器104提供至條碼解碼 流水線102，同一時間下，PDF417條碼解碼流水線、一維條碼解碼流水線以及RSS條碼解碼 流水線會首先並行處理條碼圖像A，結果是PDF417條碼解碼流水線會對條碼圖像A作相應 處理，並輸出正確條碼信息，其他兩個條碼解碼流水線則無法對條碼圖像A進行處理。如果 在PDF417條碼解碼流水線對條碼圖像A的處理過程中，一維條碼解碼流水線以及RSS條碼 解碼流水線已確認無法處理A，則會嘗試處理下一張條碼圖像B，其中RSS條碼解碼流水線 會對條碼圖像B進行處理，並輸出正確條碼信息。如果在PDF417條碼解碼流水線和RSS條 碼解碼流水線分別對條碼圖像A、B進行處理的過程中，一維條碼解碼流水線已確認無法處 理條碼圖像B，則會繼續嘗試對下一條碼圖像C進行處理，並且由于格式對應，一維條碼解 碼流水線可對C進行處理，並輸出正確條碼信息。由於不用等待第一張條碼圖像處理完成就可以處理第二張條碼圖像，並且不用等 待第二張條碼圖像處理完成就可以處理第三條碼張圖像，因此以上並行的條碼圖像處理方 式可極大地提高處理不同類型的條碼圖像的速度。條碼解碼流水線102輸出的條碼信息可由主控邏輯模塊101存儲至數據存儲器 104，並在需要輸出時再從數據存儲器104存儲至數據寄存器。當然，條碼解碼流水線102 輸出的條碼信息可由主控邏輯模塊101直接存儲至數據寄存器。存儲至數據寄存器的條碼 信息可經虛擬NAND快閃記憶體總線接口 116傳輸至外部電路。本實用新型所採用的虛擬NAND快閃記憶體總線接口 116包括標準NAND快閃記憶體接口，主要 包括以下引腳，I/Oq-I/O7、CLE、ALE、CS、TO、RE，其中各引腳的功能如下表1. 1所介紹表 1. 權利要求一種基於虛擬接口的條碼解碼晶片，其特徵在於，包括數據存儲器，用於存儲條碼圖像；寄存器組，包括命令寄存器和數據寄存器，所述命令寄存器用於暫存命令，所述數據寄存器用於暫存數據；條碼解碼流水線，用於處理所述條碼圖像；主控邏輯模塊，從所述命令寄存器獲取處理命令，根據所述處理命令將所述數據存儲器中存儲的所述條碼圖像傳輸至所述條碼解碼流水線進行解碼；虛擬NAND快閃記憶體總線接口，與所述寄存器組電連接，用於傳輸符合NAND快閃記憶體接口標準的數據。
2.根據權利要求1所述的條碼解碼晶片，其特徵在於，所述條碼解碼晶片進一步包括 配置存儲器，所述配置存儲器與所述寄存器組電連接，用於存儲所述條碼解碼流水線工作 時的運算參數以及查表數據，所述條碼解碼流水線通過所述主控邏輯模塊以及所述寄存器 組從所述配置存儲器獲取所述運算參數以及所述查表數據。
3.根據權利要求1所述的條碼解碼晶片，其特徵在於，所述條碼解碼晶片進一步包括 配置存儲器，所述配置存儲器設置在所述條碼解碼流水線內部，用於存儲所述條碼解碼流 水線工作時的運算參數以及查表數據。
4.根據權利要求1所述的條碼解碼晶片，其特徵在於，所述條碼解碼晶片包括由硬體 邏輯實現的多個所述條碼解碼流水線，所述多個條碼解碼流水線對所述條碼圖像進行並行 處理。
5.根據權利要求1所述的條碼解碼晶片，其特徵在於，所述虛擬NAND快閃記憶體總線接口包 括基本輸入輸出引腳、命令鎖存使能引腳、地址鎖存使能引腳、片選引腳、寫使能引腳以及 讀使能引腳。
6.一種包括權利要求1-5任一項所述的條碼解碼晶片的條碼解碼裝置，其特徵在於， 包括USB接口，用於輸入或輸出符合USB通信協議的數據；快閃記憶體數據控制模塊，用於對所述虛擬NAND快閃記憶體總線接口進行訪問及輸入輸出數據； USB控制器，用於將從所述USB接口輸入的所述符合USB通信協議的數據轉換為存儲數 據輸入所述快閃記憶體數據控制模塊(117)，以及將從所述快閃記憶體數據控制模塊輸出的數據轉換為 符合所述USB通信協議的數據，經由所述USB接口輸出；微處理器，用於協調所述快閃記憶體數據控制模塊和所述USB控制器的工作狀態。
7.一種包括權利要求1-5任一項所述的條碼解碼晶片的條碼解碼裝置，其特徵在於， 包括存儲卡接口，用於輸入或輸出符合存儲卡通信協議的數據； 快閃記憶體數據控制模塊，用於對所述虛擬NAND快閃記憶體總線接口進行訪問及輸入輸出數據； 存儲卡控制器，用於將從所述存儲卡接口輸入的符合存儲卡通信協議的數據轉換為存 儲數據輸入所述快閃記憶體數據控制模塊，以及將從所述快閃記憶體數據控制模塊輸出的數據轉換為符 合存儲卡通信協議的數據，經由所述存儲卡接口輸出。
8.一種包括權利要求1-5任一項所述的條碼解碼晶片的條碼解碼裝置，其特徵在於， 包括存儲控制器，用於對所述虛擬NAND快閃記憶體總線接口進行訪問及輸入輸出數據； 微處理器，通過所述存儲控制器訪問所述基於虛擬接口的條碼解碼晶片。
9. 一種包括權利要求1-5任一項所述的條碼解碼晶片的條碼解碼裝置，其特徵在於， 包括微處理器，與所述虛擬NAND快閃記憶體總線接口電連接，透過自帶的指令集訪問所述條碼解 碼晶片。
專利摘要本實用新型提供一種基於虛擬接口的條碼解碼晶片及條碼解碼裝置，該條碼解碼晶片包括數據存儲器，用於存儲條碼圖像；寄存器組，包括命令寄存器和數據寄存器，命令寄存器用於暫存命令，數據寄存器用於暫存數據；條碼解碼流水線，用於處理條碼圖像；主控邏輯模塊，從命令寄存器獲取處理命令，根據處理命令將數據存儲器中存儲的條碼圖像傳輸至條碼解碼流水線進行解碼；虛擬NAND快閃記憶體總線接口，與寄存器組電連接，用於傳輸符合NAND快閃記憶體接口標準的數據。透過以上設置，本實用新型提供了一種基於虛擬接口的條碼解碼晶片及條碼解碼裝置，實現了條碼解碼設備的小型化、便攜化及即插即用功能。
文檔編號G06K7/10GK201725349SQ20102021313
公開日2011年1月26日 申請日期2010年6月1日 優先權日2010年6月1日
發明者張義錦, 林建華, 蔡強, 陳永長 申請人:福建新大陸電腦股份有限公司