子塊交織方法及並行子塊交織器的製作方法
2023-06-28 17:23:21 3
專利名稱：子塊交織方法及並行子塊交織器的製作方法
技術領域：
本發明涉及傳輸技術領域，更具體地說，涉及子塊交織方法及並行子塊交織器。
背景技術：
在通信等領域，時常需要對數據流進行子塊交織。子塊交織是一種行列交織，其原理如下將數據流作為目標矩陣A，該目標矩陣可視為由X個列向量組成。對上述X個列向量按預設的列置換規則進行列置換，得到經列置換後的目標矩陣Al。隨後，對目標矩陣Al 進行轉置，得到轉置後的目標矩陣A2，最後將目標矩陣A2中的所有數據按行輸出，即完成子塊交織。基於上述子塊交織原理，發明人發現，在現有技術中，子塊交織器對數據流的處理為串行處理方式，也即將數據流順序寫入存儲介質中，並計算出數據流中每一位數據進行子塊交織後的地址，然後再根據計算出的交織後地址將數據流讀取出來。上述地址計算比較複雜，限制了子塊交織的處理速度。
發明內容
有鑑於此，本發明實施例目的在於提供子塊交織方法及並行子塊交織器，以解決上述一系列問題。為實現上述目的，本發明實施例提供如下技術方案根據本發明實施例的一個方面，提供一種子塊交織方法，用於對數據流進行子塊交織，該方法包括將數據流作為目標矩陣，對所述目標矩陣進行讀寫操作；所述讀寫操作包括根據預設的列置換規則將所述目標矩陣按行寫入存儲介質，並按列讀取寫入的矩陣，對讀取出的數據進行輸出；或者，將所述目標矩陣按行寫入存儲介質，根據預設的列置換規則按列讀取寫入的矩陣，對讀取出的數據進行輸出。根據本發明實施例的另一個方面，提供一種並行子塊交織器，用於對數據流進行子塊交織，其包括主控單元，存儲介質和讀寫單元，所述主控單元包括第一控制單元，其中所述第一控制單元用於指示所述讀寫單元將數據流作為目標矩陣，對所述目標矩陣進行讀寫操作；所述讀寫操作包括根據預設的列置換規則將所述目標矩陣按行寫入所述存儲介質，按列讀取寫入的矩陣，並對讀取出的數據進行輸出；或者，將所述目標矩陣按行寫入所述存儲介質，根據預設的列置換規則按列讀取寫入的矩陣，並對讀取出的數據進行輸出。
從上述的技術方案可以看出，在本發明實施例中，可在寫入或讀取時完成對目標矩陣(背景技術中目標矩陣A)的列置換(得到背景技術中目標矩陣Al)，又由於矩陣的轉置可視為行列互換，因此，本發明實施例通過對經列置換的矩陣(也即背景技術中目標矩陣Al)直接進行列輸出來實現矩陣的轉置及輸出(相當於得到背景技術中目標矩陣A2並對目標矩陣A2按行輸出)，從而將現有技術中複雜的地址計算簡化為列置換和列輸出，進而提高了子塊交織的處理速度。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖Ia為本發明實施例提供的子塊交織方法流程圖；圖Ib為本發明實施例提供的子塊交織方法另一流程圖；圖2為本發明實施例提供的子塊交織方法又一流程圖；圖3為本發明實施例提供的子塊交織方法又一流程圖；圖如為本發明實施例提供的子塊交織方法又一流程圖；圖4b為本發明實施例提供的子塊交織方法又一流程圖；圖5為本發明實施例提供的子塊交織方法又一流程圖；圖6為本發明實施例提供的每一行向量中的32位碼流數據在RAM中的存儲方式示意圖；圖7為本發明實施例提供的每一行向量中的32位碼流數據在RAM中的存儲方式
另一示意圖；圖8為本發明實施例提供的17行數據在BUF組中的整體分布示意圖；圖9為本發明實施例提供的並行子塊交織器結構示意圖；圖lOa-d為本發明實施例提供的並行子塊交織器四種結構示意圖；圖11為本發明實施例提供的並行子塊交織器又一結構示意圖；圖1 和圖12b為本發明實施例提供的第一至第三BUF組的兩種排列方式示意圖；圖13為本發明實施例提供的第一至第三BUF組的另一排列方式示意圖。
具體實施例方式為了引用和清楚起見，下文中使用的技術名詞、簡寫或縮寫總結如下BUF Buffer，緩存；eNB 基站；LTE =Long Term Evolution，長期演進；PDSCH =Physical Downlink Share Channel，物理下行共享信道；PUSCH =Physical Uplink Share Channel，物理上行共享信道；UE =User Equipment，用戶設備；
8
UMTS Universal Mobile Telecommunication System,fflM^^Jfflitl^^ ；RAM random access memory，隨機存儲器。隨機存儲器中存儲單元的內容可按需隨意取出或存入，且存取的速度與存儲單元的位置無關；PSI =Parallel Subblock hterleaver，並行子塊交織器；FPGA Field-Programmable Gate Array，現場可編程門陣列；ASIC Application Specific Integrated Circuit，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。本發明實施例提供一種子塊交織方法，以解決現有子塊交織串行處理方式，地址計算比較複雜，處理速度慢的問題。該子塊交織方法的核心思想是將數據流作為目標矩陣，對該目標矩陣進行讀寫操作。而上述讀寫操作通過對上述目標矩陣進行列置換和有規律的行選擇來實現子塊交
么口
/Ν ο參見圖Ia及圖Ib，上述方法至少包括如下步驟Si、將數據流作為目標矩陣；S2、根據預設的列置換規則將該目標矩陣按行寫入存儲介質；S3、按列讀取寫入的矩陣；S4、對讀取出的數據進行輸出。或者，Si、將上述數據流作為目標矩陣；S5、按行寫入存儲介質；S6、根據預設的列置換規則按列讀取寫入的矩陣；S4、對讀取出的數據進行輸出。本發明所有實施例中的存儲介質可包括至少一個BUF組，而BUF組中又包括至少一個BUF。其中，一個BUF可由一個獨立的RAM構成，也可由多個RAM拼湊而成。在具體實現時，構成一個BUF所需要的RAM的個數視BUF存儲的數據容量決定。可見，在圖Ia所示的方法中，步驟S2在寫入時完成了對目標矩陣(背景技術中目標矩陣A)的列置換(得到背景技術中目標矩陣Al)。又由於矩陣的轉置為行列互換，因此， 步驟S3和S4相配合，在讀取時，通過按列讀取並輸出完成了矩陣轉置，相當於同時完成了由目標矩陣Al變換為目標矩陣A2，並對目標矩陣A2按行輸出。而在圖Ib所示的方法中，步驟6和S4相配合，在讀取時，同時完成了列置換和轉置，也即實現了由目標矩陣A至目標矩陣A2的轉換，並對目標矩陣A2按行輸出。由上可知，在本發明上述實施例中，可在寫入或讀取時對目標矩陣完成列置換，並通過按列讀取(也可稱為有規律的行選擇)，對讀取出的數據進行輸出來完成矩陣轉置，將現有技術中複雜的地址計算簡化為列置換和有規律的行選擇，從而提高了子塊交織的處理速度。並且，由於列置換既可以在寫入時進行，也可以在讀取時進行，可方便使用者根據自身鏈路中子塊交織前後端的複雜程度進行合理配置。
當然，上述列置換加有規律的行選擇的方式也同樣適應於子塊解交織處理，因此， 本發明上述實施例提供的列置換加有規律的行選擇的方式適用於所有行列交織的協議，譬如UMTS協議，LTE協議等等。下面將詳細介紹在LTE協議中如何對上述列置換加有規律的行選擇的方式進行靈活、具體的應用。LTE協議的PDSCH和PUSCH鏈路均為1/3碼率的Turbo編碼鏈路。PDSCH鏈路在 eNB側進行編碼，而PUSCH鏈路在UE (用戶設備)側進行編碼。LTETurbo編碼為分塊編碼， 假設碼塊長度為K (byte)，則編碼後將產生系統位、第一校驗位和第二校驗位3路碼流。上述這3路碼流可統稱為LTE Turbo編碼碼流，其長度均為8K+4(bit)，也即其對應的數據單位為比特(bit)。為了平衡資源與傳輸效率，在信息傳輸過程中降低突發性噪聲幹擾，需要對上述3路碼流進行速率匹配。而速率匹配又分子塊交織、比特匯集和比特選擇。在對上述系統位、第一校驗位和第二校驗位3路碼流進行子塊交織過程中，首先需要在上述三個碼流的前端添加子塊交織 元，使碼流的長度變為32的整數倍，此時，可將前端添加子塊交織啞元的3路碼流分別稱為系統位碼流1、第一校驗位碼流1和第二校驗位碼流1。上述系統位碼流1、第一校驗位碼流1和第二校驗位碼流1可分別視為r_num*32 的矩陣，其中r_num代表行數(r_num的取值範圍為2-193)，32代表列數。另外，根據矩陣與向量之間的關係，進一步的，也可將r_num*32的矩陣視為由32個列向量(也可稱為32 列數據)組成；或者個行向量(也可稱為r_nUm行碼流數據)組成，並且每一個行向量或每一行碼流數據的長度為32數據單位。當然，由於這3路碼流的數據單位為比特， 並且碼流中一位數據佔lbit，因此，每一個行向量或每一行碼流數據包括32位數據。在對LTE Turbo編碼碼流進行子塊交織的傳統方式中，上述系統位碼流1和第一校驗位碼流1的子塊交織方式相同，具體包括將系統位碼流1 (第一校驗位碼流1)視為由32個列向量組成的矩陣，並且這32 個列向量的列序號依次為0-31 ；對上述矩陣按列置換規則進行列置換。在進行列置換後，上述32個列向量的列序號分布變為0,16，8，24，4，20，12，28，2，18，10，26，6，22，14，30，1，17，9，25，5，21，13，29，3， 19，11,27,7,23,15,31；之後，對經列置換的矩陣進行轉置，最後將轉置後的矩陣中的所有數據按行讀取出來，即完成對系統位碼流1或第一校驗位碼流1的子塊交織。而對第二校驗位碼流1的傳統子塊交織方式中，第二校驗位碼流1的列置換規則與系統位碼流1和第一校驗位碼流1的相同，但還需要對其進行一些其他處理。將第二校驗位碼流1視為行數為Ct (也即上述r_num)，列數為C=bl。。k
(C--=32 )的矩陣，其長度為 M Kn =RsTucbblk *C^k )。另外，假設第二校驗位碼流1中的每一位數據在進行子塊交織前排列順序為 n"，>^n-！(以y^k)表示第π (k)位數據)，而在對其進行子塊交織後其排列順序為 vO^1---,V^1 (以Vk表示進行子塊交織後的第K位數據)，則有下述公式vf =Aw (其中，上標表示碼流編號0表示第一路碼流，即系統位；1表示第二路碼流，即第一校驗位；2表示第三路碼流，即第二校驗位)
權利要求
1.一種子塊交織方法，用於對數據流進行子塊交織，其特徵在於，包括 將所述數據流作為目標矩陣，對所述目標矩陣進行讀寫操作；所述讀寫操作包括根據預設的列置換規則將所述目標矩陣按行寫入存儲介質，並按列讀取寫入的矩陣， 對讀取出的數據進行輸出；或者，將所述目標矩陣按行寫入存儲介質，根據預設的列置換規則按列讀取寫入的矩陣，對讀取出的數據進行輸出。
2.如權利要求1所述的方法，其特徵在於所述方法用於對LTE Turbo編碼數據流進行子塊交織，所述LTE Turbo編碼數據流包括LTE Turbo編碼碼流，所述LTE Turbo編碼碼流對應的數據單位為比特；所述LTE Turbo編碼碼流包括系統位碼流、第一校驗位碼流和第二校驗位碼流； 所述將所述數據流作為目標矩陣的具體實現方式包括 對所述系統位碼流、第一校驗位碼流和第二校驗位碼流分別添加子塊交織啞元； 將添加子塊交織 元後的第二校驗位碼流循環左移一數據單位，獲得調整後的第二校驗位碼流，所述調整後的第二校驗位碼流可依照與添加子塊交織啞元後的系統位碼流對應的預設的子塊交織方式進行子塊交織；將添加子塊交織 元後的系統位碼流、添加子塊交織 元後的第一校驗位碼流和所述調整後的第二校驗位碼流分別作為包括r_num行碼流數據的目標矩陣，每一行碼流數據的長度為32數據單位，所述r_num的取值範圍為2至193 ；所述預設的列置換規則具體為所述預設的子塊交織方式對應的列置換規則。
3.如權利要求2所述的方法，其特徵在於，所述存儲介質包括至少一個緩存BUF組，所述BUF組包括至少一個BUF ； 所述按行寫入存儲介質的具體實現方式包括根據並行度按行寫入，以令寫入的矩陣中，每連續2L行數據中位於同一列的數據存儲在同一 BUF組中不同BUF的同一地址上；所述並行度表示平均每時刻輸出的最低有效數據單位數L，所述L = 2~X，所述X為大於等於1小於等於5的正整數。
4.如權利要求3所述的方法，其特徵在於，所述按列讀取的具體實現方式包括根據所述並行度按列讀取。
5.如權利要求4所述的方法，其特徵在於，所述根據所述並行度按列讀取的具體實現方式包括當L = 2時，每次同時讀取一列數據中的4行數據，不足4行時，補充無效數據； 當L = 4，並且2彡r_num彡4時，每次同時讀取完整的2列數據； 當L = 4，並且4 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時，補充無效數據；當L = 8，並且2彡r_num彡4時，每次同時讀取完整的4列數據； 當L = 8，並且5彡r_num彡8時，每次同時讀取完整的2列數據； 當L = 8，並且8 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時，補充無效數據；當L = 16，並且2彡r_num彡4時，每次同時讀取完整的8列數據； 當L = 16，並且5彡r_num彡8時，每次同時讀取完整的4列數據； 當L = 16，並且9彡r_num彡16時，每次同時讀取完整的2列數據； 當L = 16，並且16 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時， 補充無效數據；當L = 32，並且2彡r_num ( 4時，每次同時讀取完整的16列數據； 當L = 32，並且5彡r_num彡8時，每次同時讀取完整的8列數據； 當L = 32，並且9彡r_num彡16時，每次同時讀取完整的4列數據； 當L = 32，並且17 ( r_num ( 32時，每次同時讀取完整的2列數據； 當L = 32，並且32 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時， 補充無效數據。
6.如權利要求5所述的方法，其特徵在於，所述對讀取出的數據進行輸出的具體實現方式包括在每次根據所述並行度按列讀取時產生一個標誌，所述標誌用於表徵本次根據並行度按列讀取出的數據的有效數據單位數；根據所述標誌，去掉本次根據並行度按列讀取出的數據中的無效數據以獲取有效數據；將獲取到的有效數據連結起來，得到有效數據鏈； 每次輸出長度為2L的有效數據鏈。
7.如權利要求2所述的方法，其特徵在於，所述將添加子塊交織 元後的第二校驗位碼流循環左移一數據單位的具體實現方式包括將所述添加子塊交織 元後的第二校驗位碼流的第一個子塊交織 元去掉，在其末端添加一個子塊交織 元。
8.如權利要求3-7任一項所述的方法，其特徵在於，所述BUF組包括至少K個BUF，所述K = 2LM/W，其中M為每行數據在1個地址中存儲的數據單位數，所述W為1個地址用於存儲數據的數據單位數，M可被32整除，W = 2~Z，所述Z為大於等於1小於等於11的正整數，並且LM是W的整數倍。
9.如權利要求2所述的方法，其特徵在於 所述LTE Turbo編碼數據流還包括控制信息流；所述將所述數據流作為目標矩陣的具體實現方式還包括將所述控制信息流作為包括r_num行控制信息數據的目標矩陣，每一行控制信息數據的長度為32數據單位。
10.如權利要求9所述的方法，其特徵在於，所述控制信息流包括系統位控制信息流、第一校驗位控制信息流和第二校驗位控制信息流；所述將所述控制信息流作為包括r_num行控制信息數據的目標矩陣的具體實現方式包括將所述添加子塊交織 元後的第二校驗位碼流對應的第二校驗位控制信息流循環左移一數據單位；將所述添加子塊交織 元後的系統位碼流對應的系統位控制信息流，所述添加子塊交織 元後的第一校驗位碼流對應的第一校驗位控制信息流，以及循環左移一數據單位後的第二校驗位控制信息流，分別作為包括r_num行控制信息數據的目標矩陣。
11.一種並行子塊交織器，用於對數據流進行子塊交織，其特徵在於，包括主控單元， 存儲介質和讀寫單元，所述主控單元包括第一控制單元，其中所述第一控制單元用於指示所述讀寫單元將所述數據流作為目標矩陣，對所述目標矩陣進行讀寫操作；所述讀寫操作包括根據預設的列置換規則將所述目標矩陣按行寫入所述存儲介質，按列讀取寫入的矩陣，並對讀取出的數據進行輸出；或者，將所述目標矩陣按行寫入所述存儲介質，根據預設的列置換規則按列讀取寫入的矩陣，並對讀取出的數據進行輸出。
12.如權利要求11所述的並行子塊交織器，其特徵在於所述並行子塊交織器具體用於對LTE Turbo編碼數據流進行子塊交織，所述LTE Turbo 編碼數據流包括LTE Turbo編碼碼流，所述LTE Turbo編碼碼流對應的數據單位為比特； 所述LTE Turbo編碼碼流包括系統位碼流、第一校驗位碼流和第二校驗位碼流； 所述並行子塊交織器或所述主控單元還包括子塊交織啞元添加單元和第一調整單元， 其中所述子塊交織啞元添加單元用於，對所述系統位碼流、第一校驗位碼流和第二校驗位碼流分別添加子塊交織啞元，或者指示所述讀寫單元對所述系統位碼流、第一校驗位碼流和第二校驗位碼流分別添加子塊交織啞元；所述第一調整單元用於，將添加子塊交織啞元後的第二校驗位碼流循環左移一數據單位，獲得調整後的第二校驗位碼流，所述調整後的第二校驗位碼流可依照與添加子塊交織現元後的系統位碼流對應的預設的子塊交織方式進行子塊交織，或者指示所述讀寫單元將添加子塊交織tt元後的第二校驗位碼流循環左移一數據單位，獲得所述調整後的第二校驗位碼流；所述目標矩陣包括與添加子塊交織 元後的系統位碼流對應的第一目標矩陣，與添加子塊交織 元後的第一校驗位碼流對應的第二目標矩陣，以及與所述調整後的第二校驗位碼流對應的第三目標矩陣，所述第一至第三目標矩陣均包括r_num行碼流數據，每一行碼流數據長度為32數據單位，所述r_num的取值範圍為2至193 ；所述預設的列置換規則具體為所述預設的子塊交織方式對應的列置換規則。
13.如權利要求12所述的並行子塊交織器，其特徵在於，所述存儲介質包括至少一個 BUF組，所述BUF組包括至少一個BUF ；所述讀寫操作中的按行寫入的具體實現方式包括根據並行度按行寫入，以令寫入的矩陣中，每連續2L行數據中位於同一列的數據存儲在同一 BUF組中不同BUF的同一地址上；所述並行度表示平均每時刻輸出的最低有效數據單位數L，所述L = 2~X，所述X為大於等於1小於等於5的正整數。
14.如權利要求13所述的並行子塊交織器，其特徵在於，所述讀寫操作中的按列讀取的具體實現方式包括根據所述並行度按列讀取。
15.如權利要求14所述的並行子塊交織器，其特徵在於，所述根據所述並行度按列讀取的具體實現方式包括當L = 2時，每次同時讀取一列數據中的4行數據，不足4行時，補充無效數據； 當L = 4，並且2彡r_num彡4時，每次同時讀取完整的2列數據； 當L = 4，並且4 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時，補充無效數據；當L = 8，並且2彡r_num彡4時，每次同時讀取完整的4列數據； 當L = 8，並且5彡r_num彡8時，每次同時讀取完整的2列數據； 當L = 8，並且8 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時，補充無效數據；當L = 16，並且2彡r_num彡4時，每次同時讀取完整的8列數據； 當L = 16，並且5彡r_num彡8時，每次同時讀取完整的4列數據； 當L = 16，並且9彡r_num彡16時，每次同時讀取完整的2列數據； 當L = 16，並且16 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時， 補充無效數據；當L = 32，並且2彡r_num ( 4時，每次同時讀取完整的16列數據； 當L = 32，並且5彡r_num彡8時，每次同時讀取完整的8列數據； 當L = 32，並且9彡r_num彡16時，每次同時讀取完整的4列數據； 當L = 32，並且17 ( r_num ( 32時，每次同時讀取完整的2列數據； 當L = 32，並且32 < r_num時，每次同時讀取一列數據中的2L行數據，不足2L行時， 補充無效數據。
16.如權利要求15所述的並行子塊交織器，其特徵在於，所述讀寫操作中的對讀取出的數據進行輸出的具體實現方式包括在每次根據所述並行度按列讀取時產生一個標誌，所述標誌用於表徵本次根據並行度按列讀取出的數據的有效數據單位數；根據所述標誌，去掉本次根據並行度按列讀取出的數據中的無效數據以獲取有效數據；將獲取到的有效數據連結起來，得到有效數據鏈； 每次輸出長度為2L的有效數據鏈。
17.如權利要求13-16任一項所述的並行子塊交織器，其特徵在於， 所述BUF組包括第一至第三BUF組；所述第一 BUF組用於存儲所述第一目標矩陣的碼流數據； 所述第二 BUF組用於存儲所述第二目標矩陣的碼流數據； 所述第三BUF組用於存儲所述第三目標矩陣的碼流數據。
18.如權利要求17所述的並行子塊交織器，其特徵在於，任一所述BUF組包括至少K個 BUF，所述K = 2LM/W，其中M為每行數據在1個地址中存儲的數據單位數，所述W為1個地址用於存儲數據的數據單位數，M可被32整除，W = 2~Z，所述Z為大於等於1小於等於11 的正整數，並且LM是W的整數倍。
19.如權利要求12所述的並行子塊交織器，其特徵在於， 所述LTE Turbo編碼數據流還包括控制信息流；所述目標矩陣還包括與所述控制信息流對應的控制信息目標矩陣，所述控制信息目標矩陣包括r_num行控制信息數據，每一行控制信息數據包括32數據單位。
20.如權利要求19所述的並行子塊交織器，其特徵在於，所述控制信息流包括系統位控制信息流、第一校驗位數據流和第二校驗位控制信息流；所述並行子塊交織器或所述主控單元還包括第二調整單元，所述第二調整單元用於將所述添加子塊交織 元後的第二校驗位碼流對應的第二校驗位控制信息流循環左移一數據單位，或指示所述讀寫單元將所述添加子塊交織 元後的第二校驗位碼流對應的第二校驗位控制信息流循環左移一數據單位；所述控制信息目標矩陣包括第一至第三控制信息目標矩陣；所述第一控制信息目標矩陣與所述添加子塊交織 元後的系統位碼流對應的系統位控制信息流相對應；所述第二控制信息目標矩陣與添加子塊交織 元後的第一檢驗位碼流對應的第一檢驗位控制信息流相對應；所述第三制信息目標矩陣與循環左移一數據單位的第二校驗位控制信息流相對應。
全文摘要
本發明實施例公開了子塊交織方法及並行子塊交織器，以解決現有串行處理方式地址計算較複雜、處理速度較慢的問題。上述方法包括將數據流作為目標矩陣，對目標矩陣進行讀寫操作；該讀寫操作包括根據預設的列置換規則將目標矩陣按行寫入存儲介質，並按列讀取寫入的矩陣，對讀取出的數據進行輸出；或者，將目標矩陣按行寫入存儲介質，根據預設的列置換規則按列讀取寫入的矩陣，對讀取出的數據進行輸出。可以看出，在本發明實施例中，可在寫入或讀取時完成對目標矩陣的列置換，並通過對經列置換的矩陣直接進行列輸出來實現矩陣的轉置及輸出，從而將現有技術中複雜的地址計算簡化為列置換和列輸出，進而提高了子塊交織的處理速度。
文檔編號H04L1/00GK102420674SQ201110340439
公開日2012年4月18日 申請日期2011年11月1日 優先權日2011年11月1日
發明者周揚 申請人:上海華為技術有限公司