Pll過渡響應控制系統和通信系統的製作方法
2023-05-29 14:40:56
專利名稱：Pll過渡響應控制系統和通信系統的製作方法
技術領域：
本發明涉及一種PLL過渡響應控制系統，用於抑制便攜電話機等通信系統中使用的PLL電路的過渡響應，縮短鎖定時間(lockup time)。另外，涉及一種搭載該PLL過渡響應控制系統的通信系統。
背景技術：
近年來，隨著通信技術和半導體技術的急速發展，便攜電話機等通信系統中各種通信方式被建議並被實用化。作為這些通信方式之一的TDMA(time division multiple access)方式是時分一個頻率後得到多個信道的方式，但通信用時隙之間僅允許微小時間。
因此，為了在短時間內切換通信用時隙，構成為2個系統搭載包含VCO(voltage-controlled oscillator)的PLL(phase locked loop)電路。在該構成中，在通信中使用一個VCO期間，使另一VCO鎖定在下一時隙所需的頻率，在通信時隙之間切換VCO的輸出。
另外，最近有如下系統，其一個系統使用鎖定時間快的PLL電路，在通信時隙之間切換頻率。另外，鎖定時間是指當將PLL電路中的發送頻率切換為不同的希望頻率時，到達該希望頻率前的時間。
圖13是現有PLL系統的框圖，示出2個系統具備PLL電路的構成。
圖13中，PLL系統具備晶體振蕩器101、緩衝器102、計數器103、混頻器104、第1PLL電路110、和第2PLL電路120。第1PLL電路110具備相位比較器(PDPhase Ditector)111、低通濾波器(下面稱為LPF)112、VCO113和計數器114。另外，第2PLL電路120具備相位比較器121、LPF122、VCO123和計數器124。
圖13中，由包含晶體振蕩器101和緩衝器102的基準頻率發生電路生成的基準頻率fREF信號被輸入到第1PLL電路110的相位比較器111，同時，被輸入到計數器103。被輸入到計數器103的基準頻率fREF信號在被分頻至50kHz之後，被輸入到第2PLL電路120的相位比較器121。
第1PLL電路110中，相位比較器111比較基準頻率fREF與從計數器114提供的頻率，將對應於相位差的相位差信號輸出到LPF112。LPF112積分從相位比較器111提供的相位差信號，生成直流控制信號，並將該直流控制信號輸出到VCO113。VCO113根據從LPF112提供的直流控制信號振蕩，將振蕩頻率fVC1輸出到混頻器104，同時，反饋輸出到計數器114。計數器114以規定的分頻比N1分頻從VCO113輸出的振蕩頻率fVC1後，輸出到相位比較器111。另外，計數器114的分頻比可由從外部輸入的控制信號來設定。
另一方面，在第2PLL電路120中，相位比較器121比較基準頻率fREF與從計數器124提供的頻率，將對應於相位差的相位差信號輸出到LPF122。LPF122積分從相位比較器121提供的相位差信號，生成直流控制信號，並將該直流控制信號輸出到VCO123。VCO123根據從LPF122提供的直流控制信號振蕩，將振蕩頻率fVC2輸出到混頻器104，同時，反饋輸出到計數器124。計數器124以規定的分頻比N2分頻從VCO123輸出的振蕩頻率fVC2後，輸出到相位比較器121。另外，計數器124的分頻比可由從外部輸入的控制信號來設定。
混頻器104混合從VCO113輸出的振蕩頻率fVC1、與從VCO123輸出的振蕩頻率fVC2，輸出輸出頻率fOUT。
圖14表示現有PLL系統中的過渡響應時的頻率波動。圖14中，P21表示VCO113的輸出信號中的頻率波動。P22表示VCO123的輸出信號中的頻率波動。P23表示混頻器104的輸出信號中的頻率波動。
圖14中，如P22所示，第2PLL電路120由於頻率被鎖定，所以為穩定狀態，無頻率波動。但是，如P21所示，通過變化為期望的頻率，從VCO113輸出的振蕩頻率fVC1產生過渡響應引起的頻率波動。
通過從VCO113輸出的振蕩頻率fVC1中產生頻率波動，如P23所示，混頻器104的輸出頻率fOUT受到振蕩頻率fVC1的影響，產生頻率波動。
這種頻率波動有可能例如在發生基站間的偏離同步時產生。即，若產生基站間的偏離同步，則通信時隙的開頭部分中，會產生第1PLL電路110的過渡響應引出的頻率波動，有可能導致傳輸速率的下降。
降低這種傳輸速率下降的方法之一記載於專利文獻1(專利第3248453號公報)中。即，專利文獻1公開如下構成，混合從兩個VCO輸出的信號後，進行頻率混合，得到期望的輸出頻率，進行動作，使從一個VCO輸出的信號頻率補償從另一VCO輸出的信號頻率。由此，由於CPU在輸出期望的輸出頻率之後，只要僅計算PLL電路的分頻比即可，所以可使算出分頻比的控制程序的執行步驟減少，使處理速度提高。
但是，在專利文獻1公開的構成中，即使控制程序的執行步驟減少，PLL電路的過渡響應時間也未變快。
發明內容
本發明的目的在於提供一種PLL過渡響應控制系統，可縮短由外部控制信號變更PLL電路的頻率時的過渡響應時間。另外，提供一種使用這種PLL過渡響應控制系統的通信系統。
本發明的第1PLL過渡響應控制系統構成為具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備
第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，至所述第1電壓控制振蕩器的反饋電壓被加到至所述第2電壓控制振蕩器的反饋電壓。
本發明的第2PLL過渡響應控制系統，構成為具備晶體振蕩器，產生基準頻率信號；第3PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第4電壓控制振蕩器，輸入從所述第3PLL電路輸出的控制電壓；和混頻器，混合從所述第3PLL電路輸出的振蕩頻率與從所述第4電壓控制振蕩器輸出的振蕩頻率，其特徵在於所述第3PLL電路具備第3電壓控制振蕩器，進行動作，使得控制電壓越高，則振蕩頻率越高；第3計數器，按可變分頻比來分頻所述第3電壓控制振蕩器的輸出信號；第3相位比較電路，進行所述第3計數器的輸出信號與基準頻率信號的相位比較；和第3低通濾波器，根據所述第3相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第3電壓控制振蕩器，所述第4電壓控制振蕩器進行動作，使得控制電壓越高，則振蕩頻率越低，將至所述第3電壓控制振蕩器的反饋電壓加到至所述第4電壓控制振蕩器的反饋電壓上。
本發明的第1通信系統具備PLL過渡響應控制系統，該PLL過渡響應控制系統具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，進行動作，使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓，輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓，輸出到所述第2電壓控制振蕩器，所述通信系統具備第2混頻器，混合所述第1混頻器的輸出信號與無線頻率的信號；低通濾波器，將所述第2混頻器的輸出信號變換為直接轉換(direct conversion)方式的信號；和帶通濾波器，將所述第2混頻器的輸出信號變換為低IF方式的信號。
本發明的第2通信系統具備PLL過渡響應控制系統，該PLL過渡響應控制系統具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統具備第1分頻電路，將所述第1混頻器的輸出信號分頻至1/n；第2混頻器，混合所述第1混頻器的輸出信號與無線頻率的信號；帶通濾波器，僅使所述第2混頻器的輸出信號中規定頻帶的信號通過；和第3混頻器，混合所述第1分頻電路的輸出信號與所述帶通濾波器的輸出信號，輸出超外差方式的信號。
本發明的第3通信系統具備PLL過渡響應控制系統，該PLL過渡響應控制系統具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統具備第2分頻電路，將所述第1電壓控制振蕩器的輸出信號分頻至1/m；第2混頻器，混合所述第1混頻器的輸出信號與無線頻率的信號；帶通濾波器，僅使所述第2混頻器的輸出信號中規定頻帶的信號通過；和第3混頻器，混合所述第2分頻電路的輸出信號與所述帶通濾波器的輸出信號，輸出超外差方式的信號。
圖1是表示本發明實施方式1的PLL過渡響應控制系統的框圖。
圖2是表示圖1的PLL過渡響應控制系統的動作曲線圖。
圖3是表示本發明實施方式2的PLL過渡響應控制系統的框圖。
圖4是表示圖3的PLL過渡響應控制系統的動作曲線圖。
圖5是表示本發明實施方式3的PLL過渡響應控制系統的框圖。
圖6是表示本發明實施方式4的PLL過渡響應控制系統的框圖。
圖7是表示本發明實施方式4的PLL過渡響應控制系統的框圖。
圖8是表示本發明實施方式5的PLL過渡響應控制系統的框圖。
圖9是表示本發明實施方式6的PLL過渡響應控制系統的框圖。
圖1O是表示本發明實施方式7的PLL過渡響應控制系統的框圖。
圖11是表示本發明實施方式8的PLL過渡響應控制系統的框圖。
圖12是表示本發明實施方式8的變形例之PLL過渡響應控制系統的框圖。
圖13是現有PLL系統的框圖。
圖14是表示現有PLL系統的動作曲線圖。
具體實施例方式
本發明最佳實施方式的PLL過渡響應控制系統在包含所述一個電壓控制振蕩器的PLL電路的過渡響應完成的時刻，停止將至所述一個電壓控制振蕩器的反饋電壓加到至所述另一電壓控制振蕩器的反饋電壓上的動作。根據該構成，由於包含一個電壓控制振蕩器的PLL電路在過渡響應完成並變為穩定狀態之後，不向另一電壓控制振蕩器施加反饋電壓，所以可避免包含一個電壓控制振蕩器的PLL電路之穩態誤差引起的另一電壓控制振蕩器的調製，提高C/N比。
本發明另一最佳實施方式的PLL過渡響應控制系統具有調整所述另一電壓控制振蕩器的f/V特性之部件，使所述一個電壓控制振蕩器的f/V特性與所述另一電壓控制振蕩器的f/V特性彼此反向，且絕對值基本相等。根據該構成，在兩個電壓控制振蕩器的f/V特性(絕對值)由於製造差異等原因而相對變動的情況下，通過調整，使得這些值相等，從而可適當消除PLL過渡響應引起的頻率波動。
本發明再一最佳實施方式的PLL過渡響應控制系統具備將所述混頻器的輸出信號分頻至1/n的分頻電路；和將兩個所述電壓控制振蕩器中任一輸出信號分頻至1/m的分頻電路。根據該構成，還可將伴隨各分頻電路的輸出信號之過渡響應的頻率波動進一步降低至1/n或1/m。
根據本發明的PLL過渡響應控制系統和使用該系統的通信系統，由於在兩個電壓控制振蕩器的輸出之間消除為了變更設定為期望頻率而在由外部控制信號設定計數器的分頻比之後產生的頻率波動，所以縮短PLL電路的鎖定時間。就作為通信系統的一個方式被常用的TDMA方式而言，即便基站間產生偏離同步(不同步)，鎖定也會在通信時隙前完成，可得到良好的傳輸速率。
(實施方式1)圖1是表示本發明實施方式1的PLL過渡響應控制系統的框圖。另外，圖2是表示圖1的PLL過渡響應控制系統中各部的頻率特性曲線圖。
該PLL過渡響應控制系統具備晶體振蕩器11、第1緩衝器12、混頻器13、第2緩衝器14、第1PLL電路31和第2PLL電路41。第1PLL電路31具備第1相位比較器32、第1LPF33、第1VCO34和第1計數器35，形成閉環。另外，第2PLL電路41具備第2相位比較器42、第2LPF43、第2VCO44和第2計數器45，形成閉環。將第1緩衝器12的輸出提供給第1相位比較器32和第2相位比較器42。將第1LPF33的輸出提供給第2緩衝器14。將第2緩衝器14的輸出提供給第2VCO44。將第1VCO34的輸出提供給第1計數器35以及混頻器13。將第2VCO44的輸出提供給第2計數器45以及混頻器13。
第1VCO34在控制電壓越高時，頻率越高。另外，第2VCO44在控制電壓越高時，頻率越低。另外，設置用於將第1VCO34的輸出信號分頻之第1計數器35、和用於將第2VCO44的輸出信號分頻之第2計數器45，這些計數器35和45的分頻比可由從外部輸入的控制信號N1和N2(可變分頻比)來設定。
下面，說明動作。
將從包含晶體振蕩器11和緩衝器12的基準頻率發生電路輸出的基準頻率fREF的信號提供給第1相位比較器32和第2相位比較器42。
第1相位比較器32進行第1計數器35的輸出信號與基準頻率fREF的信號之相位比較，將作為比較結果的相位誤差信號提供給第1LPF33。第1LPF33去除從第1相位比較器32輸出的相位誤差信號之高頻分量。將第1LPF33的輸出信號提供給第1VCO34與第2緩衝器14。作為第1LPF33的輸出信號之直流電壓成為至第1VCO34的反饋電壓，同時，經僅通過交流分量的第2緩衝器14，變為至第2VCO44的反饋電壓。
另一方面，第2相位比較器42進行第2計數器45的輸出信號與基準頻率fREF的信號之相位比較，輸出作為比較結果的相位誤差信號將從第2相位比較器42輸出的相位誤差信號輸入到第2LPF43。第2LPF43去除從第2相位比較器42輸出的相位誤差信號之高頻分量。將第2LPF43的輸出信號輸入到第2VCO44。作為第2LPF43的輸出信號之直流電壓變為至第2VCO44的反饋電壓。
在上述PLL過渡響應控制系統的電路中，利用從外部提供的控制信號事先來將第2VCO44鎖定在中頻(中間頻率)。這裡，為了得到期望的頻率，利用外部控制信號對第1計數器35設定數據，則在第1VCO34開始過渡響應，並且經第2緩衝器14將該過渡響應的電壓施加到第2VCO44上。
第1VCO34與第2VCO44相對於一個反饋電壓的上升沿，使振蕩頻率增減。例如，當第1VCO34使頻率fV1增加時，第2VCO44使頻率fV2減少。之後，由混頻器13合成(乘法)從第1VCO34輸出的信號V1與從第2VCO44輸出的信號V2，而若相加兩信號的頻率(fV1+fV2)，則混頻器13的輸出信號V11的頻率波動如圖2中的P3所示那樣變小。由此，PLL的鎖定時間之終止定時從T2提前至T1，可使鎖定時間縮短。
如上所述，根據本實施方式，第1PLL電路31中具備控制電壓越高、則振蕩頻率越高的第1VCO34，第2PLL電路41中具備控制電壓越高、則振蕩頻率越低的第2VCO44，使從第1PLL電路31輸出的交流分量反饋到第2PLL電路41，第1VCO34的輸出信號V1與第2VCO44的輸出信號V2由混頻器13合成，由此結構，當過渡響應時，可消除第1PLL電路31和第2PLL電路41中產生的頻率波動，使過渡響應時間縮短。
另外，要需事先利用從外部提供的控制信號將包含施加反饋電壓的第2VCO44之第2PLL電路41鎖定在中頻(中間頻率)，過渡響應完成。另外，利用從外部提供的控制信號設定分頻比，以便包含輸出反饋電壓的第1VCO34之第1PLL電路31鎖定在得到期望頻率所需的剩餘頻率。結果，第1PLL電路31的過渡響應開始。
(實施方式2)圖3是表示本發明實施方式2的PLL過渡響應控制系統的框圖。另外，圖4是表示圖3的PLL過渡響應控制系統中各部的頻率特性曲線圖。圖3中，對與圖1所示構成相同的構成單元賦予相同符號，並省略詳細說明。圖3所示的構成向圖1所示構成附加使第2緩衝器14的動作停止的開關15、輸入鎖定檢測信號的端子16、電流源17。
當端子16被輸入鎖定檢測信號時，開關15動作，以便斷開。若開關15斷開，則電流源17產生的電流經開關15輸入到第2緩衝器14的控制端子。若控制端子未流過電流，則第2緩衝器14停止動作。
PLL電路通常在過渡響應完了的時刻輸出鎖定檢測信號。因此，在本實施方式的PLL過渡響應控制系統中，利用在第1PLL電路31完成過渡響應的時刻輸出的鎖定檢測信號，而使從第1LPF33至第2VCO44的反饋電壓切斷。
即，如圖3所示，當開關15響應於被輸入到端子16的鎖定檢測信號而斷開，則電流源17產生的電流不流過第2緩衝器14的控制端子。由於電流不流過控制端子，因此第2緩衝器14停止動作。
由此，如圖4的曲線圖所示，在第1PLL電路31完成過渡響應的定時T12，第2緩衝器14的動作停止，從第1LPF33至第2VCO44的反饋電壓被切斷。結果，第1PLL電路31的穩態誤差不會施加於至第2VCO44的反饋電壓上，可改善定時T12以後的混頻器13之輸出信號P13的C/N比。
另外，如圖4的定時T11-T12之間所示，在過渡響應發生期間，與所述實施方式1一樣，至第1VCO34的反饋電壓經第2緩衝器14反饋到第2VCO44。由此，如圖4的P13所示，在過渡響應時，可消除第1PLL電路31和第2PLL電路41中產生的頻率波動。從而，可將鎖定時間的終止定時從T12提前至T11，使過渡響應時間縮短。
如上所述，根據本實施方式，可縮短鎖定時間，同時，可改善混頻器13之輸出信號V11的C/N比。
(實施方式3)圖5是表示本發明實施方式3的PLL過渡響應控制系統的框圖。在圖5所示的構成中，對與圖1所示構成相同的構成單元賦予相同符號，而省略詳細說明。圖5所示的構成是在圖1所示構成上附加f/V特性調整部18。
電壓控制振蕩器(VCO)通常由線圈、變容二極體、和靜電電容為固定值的電容器等構成，但由於各個電路元件具有的特性差異(偏差)，f/V特性(振蕩頻率與控制電壓的關係)有差異。為了減少第1PLL電路31的過渡響應時的、混頻器13的輸出信號V11之頻率波動，期望第1VCO34與第2VCO44相對反饋電壓而可使頻率彼此反向變化，並且，變化量的絕對值基本上相同。因此，在本實施方式的PLL過渡響應控制系統中，具備可調整第2VCO44的f/V特性之f/V特性調整部18。
f/V特性調整部18如圖5所示，並聯連接多組串聯連接開關18a與電容器18b的組合來構成。其中，通過接通或斷開一個或多個開關18a，可使第2VCO44中包含的電容器的靜電電容增減，並可使第2VCO44的f/V特性任意變化。
如上所述，根據本實施方式，由於可利用f/V特性調整部18來使第2VCO44中包含的電容器的靜電電容增減，所以可使第2VCO44中的f/V特性的偏差降低。從而，第1VCO34與第2VCO44針對反饋電壓而可使頻率彼此反向變化，並可使變化量的絕對值基本上相同。
(實施方式4)實施方式4是利用分頻電路抑制頻率波動的構成。
圖6是表示本發明實施方式4的PLL過渡響應控制系統的第1構成的框圖。另外，圖6中，對與圖1所示構成相同的構成單元賦予相同符號，並省略詳細說明。該PLL過渡響應控制系統構成為在圖1所示的PLL過渡響應控制系統附加了將混頻器13的輸出信號V11分頻至1/n(n為整數)的分頻電路19。
分頻電路19通過將過渡響應快的混頻器13的輸出信號V11進行1/n分頻，可得到期望頻率的信號。從而，可將在過渡響應時、第1PLL電路31和第2PLL電路41中產生的頻率波動降低至1/n。
圖7是表示本發明實施方式4的PLL過渡響應控制系統的第2構成的框圖。另外，圖7中，對與圖1所示構成相同的構成單元賦予相同符號，省略詳細說明。該PLL過渡響應控制系統構成為在圖1所示的PLL過渡響應控制系統中附加了將第1VCO34的輸出信號V1進行1/m(m為整數)分頻的分頻電路21。
分頻電路21由於被輸入有過渡響應的第1VCO34之輸出信號V1，所以與圖6所示、輸入過渡響應快的混頻器13之輸出信號(V1+V2)的情況相比，過渡響應慢，但可將其頻率波動量降低至1/m。
如上所述，根據本實施方式，可將在過渡響應時、第1PLL電路31和第2PLL電路41中產生的頻率波動降低至1/n或1/m。
另外，在圖7所示的構成中，可縮小電路規模，同時，可抑制功耗。即，分頻電路19與分頻電路21可得到相同程度的頻率輸出，但第1VCO34的頻率fV1(或第2VCO44的頻率fV2)比混頻器13之輸出信號V11的頻率(fV1+fV2)低。從而，圖7所示的分頻電路21至少可將電路規模縮小得比圖6所示的分頻電路19小。另外，圖7所示的分頻電路21與分頻電路19相比，可抑制功耗。
圖7所示的分頻電路21構成為將第1VCO34的輸出信號V1分頻，但也可構成為將第2VCO44的輸出信號V2分頻。
另外，也可構成為具備分頻電路19與分頻電路21兩者。
(實施方式5)圖8是表示本發明實施方式5的PLL過渡響應控制系統的框圖。另外，圖8中，對與圖1所示構成相同的構成單元賦予相同符號，並省略詳細說明。
該PLL過渡響應控制系統具備晶體振蕩器11、第1緩衝器12、混頻器13、第2緩衝器14、第3PLL電路51和第4VCO61。第3PLL電路51具備第3相位比較器52、第3LPF53、第3VCO54和第3計數器55，形成閉環。將第1緩衝器12的輸出提供給第3相位比較器52。將第3LPF53的輸出提供給第2緩衝器14。將第2緩衝器14的輸出提供給第4VCO61。將第3VCO54的輸出提供給第3計數器55以及混頻器13。將第4VCO61的輸出提供給混頻器13。
第3VCO54具有如下特性，即在控制電壓越高時，頻率越高。另外，第4VCO61具有如下特性，即在控制電壓越高時，頻率越低。另外，第3計數器55將第3VCO54的輸出信號分頻。第3計數器55的分頻比可由從外部輸入的控制信號N1和N2(可變分頻比)來設定。另外，設置包含晶體振蕩器11和第1緩衝器12的基準頻率發生電路，將作為其輸出的基準頻率信號fREF被輸入到第3相位比較器52。第3相位比較器52進行第3計數器55的輸出信號與基準頻率fREF的信號之相位比較，將作為比較結果的相位誤差信號輸入到第3LPF53。第3LPF53輸出去除了從第3相位比較器52輸出的相位誤差信號之高頻分量後的信號。第3LPF53的輸出信號成為至第3VCO54的反饋電壓。另外，第3LPF53的輸出信號經僅通過交流分量的第2緩衝器14，還加至第4VCO61的反饋電壓上。第3VCO54的輸出信號V3與第4VCO61的輸出信號V4由混頻器13合成(乘法運算)，並輸出輸出信號V12。此時，將輸出信號V3的頻率fV3與輸出信號V4的頻率fV4相加(fV3+fV4)。
實施方式5的PLL過渡響應控制系統與實施方式1的PLL過渡響應控制系統的不同之處在於，不用PLL來控制第4VCO61。即，不構成包含第4VCO61的第2PLL電路。這裡，若由外部控制信號對第3計數器55設定數據以得到期望的頻率，則第3VCO54開始過渡響應，該過渡響應時的電壓經僅通過交流分量的第2緩衝器14，還施加於第4VCO61上。第3VCO54與第4VCO61向對一個反饋電壓的上升沿，彼此反向增減振蕩頻率。例如，當第3VCO54使頻率增加時，第4VCO61使頻率減少。
而且，第3VCO54的輸出信號V3與第4VCO61的輸出信號V4由混頻器13合成(乘法運算)，若頻率被相加(fV3+fV4)，則其輸出信號V12的頻率波動變小，可使鎖定時間降低。
(實施方式6)圖9是表示本發明實施方式6的PLL過渡響應控制系統的框圖。在圖9中，對與圖8所示構成相同的構成單元賦予相同符號，並省略詳細說明。該PLL過渡響應系統在圖8所示的PLL過渡響應系統附加調整第4VCO61的f/V特性之f/V特性調整部18。
電壓控制振蕩器(VCO)通常由線圈、變容二極體、和靜電電容為固定值的電容器等構成，但由於各個電路元件具有的特性偏差，f/V特性(振蕩頻率與控制電壓的關係)有差偏。為了減少第3PLL電路51的過渡響應時的、混頻器13的輸出信號V12之頻率波動，期望第3VCO54與第4VCO61相對一個反饋電壓彼此使頻率沿反向變化，並且，變化量的絕對值基本上相同。因此，在本實施方式的PLL過渡響應控制系統中，具備調整第4VCO61的f/V特性之f/V特性調整部18。
f/V特性調整部18如圖9所示，並聯連接多組串聯連接開關18a與電容器18b的組合來構成。其中，通過接通或斷開一個或多個開關18a，可使構成第4VCO61的電容器的靜電電容增減，並可使第4VCO61的f/V特性任意變化。
如上所述，根據本實施方式，由於可利用f/V特性調整部18來使第4VCO61中包含的電容器的靜電電容增減，所以可使第4VCO61中的f/V特性的差異(偏差)降低。從而，第3VCO54與第4VCO61可相對於反饋電壓彼此沿反向使頻率變化，同時，可使變化量的絕對值基本上相同。
(實施方式7)圖1O是表示本發明實施方式7的PLL過渡響應控制系統的框圖。在圖1O中，對與圖1所示構成相同的構成單元賦予相同符號，省略詳細說明。該PLL過渡響應系統在圖1所示的PLL過渡響應系統附加混頻器22、LPF23、BPF(band pass filter)24。
混頻器22輸入從混頻器13輸出的本地信號V11、和具有無線頻率的信號V12。混頻器22混合被輸入的各信號的頻率，輸出具有中頻的信號V13(IF信號)。LPF23截止從混頻器22輸出的信號V13的高頻分量，並輸出信號V14。BPF24輸出從混頻器22輸出的信號V13中的規定中間頻帶的信號V15。
下面說明動作。
例如，就採用TDMA方式的GSM(global system for mobilecommunications)而言，一般使用直接轉換方式(零IF方式)或低IF方式的接收系統。在直接轉換方式中，有本地信號＝無線頻率。
將從混頻器22輸出的信號V13輸入到LPF23。LPF23截止信號V13的高頻分量，去除無用信號。
另一方面，在低IF方式，本地信號＝無線頻率-IF頻率。
將從混頻器22輸出的信號V13輸入到BPF24。BPF24僅使信號V13中的規定頻帶通過，去除無用信號。另外BPF24可將通過頻帶設定在低頻段，由此，可在直接轉換方式與低IF方式下共享濾波器，所以在半導體晶片上進行構成是較容易的。
另外，PLL電路就本地信號的C/N比而言，存在嚴格的標準。在一般的PLL電路中，由於C/N比與鎖定時間存在權衡(trade-off)關係，所以若改善C/N比，則鎖定時間變慢，若加快鎖定時間，則C/N比會惡化。
在實施方式7中，使包含第1VCO34的第1PLL電路31的鎖定時間變慢，以改善C/N比。即，由混頻器13將第1VCO34的輸出頻率fV1與第2VCO44的輸出頻率fV2合成(乘法運算)，邊降低鎖定時間，邊實現C/N比的改善。
(實施方式8)圖11是表示本發明實施方式8的PLL過渡響應控制系統的框圖。在圖11中，對與圖1所示構成相同的構成單元賦予相同符號，省略詳細說明。該PLL過渡響應系統在圖1所示的PLL過渡響應系統附加了分頻電路19、混頻器25、BPF26、混頻器27。
分頻電路19將從混頻器13輸出的信號V11進行1/n分頻，並輸出信號V16。混頻器25輸入從混頻器13輸出的本地信號V11、和具有無線頻率的信號V12。混頻器25混合被輸入的各信號的頻率，輸出具有中頻的信號V13(IF信號)。BPF26輸出從混頻器25輸出的信號V13中的規定中間頻帶的信號V15。混頻器27混合從分頻電路19輸出的信號V16與從BPF26輸出的信號V15，並輸出信號V17。
下面說明動作。
作為通信系統的一般方式，公知的是超外差方式。超外差方式必需兩個本地信號，與所述實施方式7中說明的低IF方式相比，可增大第1中頻fIN1。從而，容易去除圖象信號。
在實施方式8中，使用混頻器13的輸出信號V11(本地信號)，生成第1中頻fIN1的信號。另外，使用由分頻電路19將混頻器13的輸出信號V11(本地信號)進行了1/n分頻的信號V16，生成第2中頻fIN2的信號。
即，當設無線頻率為fR、信號V11的頻率為fV11時，混頻器22生成的第1中頻fIN1為fIN1＝fR-fV11另外，混頻器25生成的第2中頻fIN2為fIN2＝(fR-fV11)±fV11/n。
n為分頻電路19的分頻比。
另外，實施方式8的PLL過渡響應控制系統也可如圖12所示構成。圖12所示的構成是用分頻電路21將從第1VCO24輸出的信號V1進行1/m分頻，將分頻後的信號V18輸入到混頻器27，混頻器27根據從BPF26輸出的信號V15與從分頻電路21輸出的信號V18，生成第2中頻fIN2的信號V17。
即，當設無線頻率為fR、信號V1的頻率為fV1、信號V11的頻率為fV11、分頻電路21的分頻比為m時，混頻器27生成的第2中頻fIN2為fIN2＝(fR-fV11)±fV1/m另外，也可構成為由分頻電路21將第2VCO44的輸出信號V2進行1/m分頻，使用分頻後的信號，生成第2中頻fIN2。即，當設無線頻率為fR、信號V2的頻率為fV2、信號V11的頻率為fV11、分頻電路21的分頻比為m時，混頻器25生成的第2中頻fIN2為fIN2＝(fR-fV11)±fV2/m在任一情況下，都必需設定第1VCO34和第2VCO44的頻率，以在期望的頻帶內不發生由第1VCO34和第2VCO44發生的亂真(spurious)。由於各個頻率fV11/n、fV1/m和fV2/m降低過渡響應引起的頻率波動，所以作為整體，實現鎖定時間的縮短。
本發明不限於上述實施方式或變形例，可以各種方式實施。
本發明的PLL過渡響應控制系統適用於構成PLL電路的半導體集成電路裝置中。尤其適用於TDMA方式的通信系統中。
權利要求
1.一種PLL過渡響應控制系統，具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於，所述第1PLL電路具備第1電壓控制振蕩器，其動作以使控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比來對所述第1電壓控制振蕩器的輸出信號進行分頻；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比來對所述第2電壓控制振蕩器的輸出信號進行分頻；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，至所述第1電壓控制振蕩器的反饋電壓被加到至所述第2電壓控制振蕩器的反饋電壓上。
2.根據權利要求1所述的PLL過渡響應控制系統，其特徵在於在所述第1PLL電路的過渡響應完成的時刻，停止將給所述第1電壓控制振蕩器的反饋電壓加到至所述第2電壓控制振蕩器的反饋電壓上的動作。
3.根據權利要求1所述的PLL過渡響應控制系統，其特徵在於還具備f/V特性調整部，所述f/V特性調整部調整所述第2電壓控制振蕩器的頻率/電壓特性，使所述第1電壓控制振蕩器的頻率/電壓特性與所述第2電壓控制振蕩器的頻率/電壓特性彼此是反向的，且絕對值基本相等。
4.根據權利要求1所述的PLL過渡響應控制系統，其特徵在於具備第1分頻電路，將所述混頻器的輸出信號分頻至1/n；和第2分頻電路，將所述第1和第2電壓控制振蕩器中任一方的輸出信號分頻至1/m。
5.一種PLL過渡響應控制系統，具備晶體振蕩器，產生基準頻率信號；第3PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第4電壓控制振蕩器，輸入從所述第3PLL電路輸出的控制電壓；和混頻器，混合從所述第3PLL電路輸出的振蕩頻率與從所述第4電壓控制振蕩器輸出的振蕩頻率，其特徵在於所述第3PLL電路具備第3電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第3計數器，對所述第3電壓控制振蕩器的輸出信號進行分頻；第3相位比較電路，進行所述第3計數器的輸出信號與基準頻率信號的相位比較；和第3低通濾波器，根據所述第3相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第3電壓控制振蕩器，所述第4電壓控制振蕩器進行動作，使得控制電壓越高，則振蕩頻率越低，至所述第3電壓控制振蕩器的反饋電壓被加到至所述第4電壓控制振蕩器的反饋電壓上。
6.根據權利要求5所述的PLL過渡響應控制系統，其特徵在於具有調整所述第2電壓控制振蕩器的f/V特性之手段，使所述第1電壓控制振蕩器的f/V特性與所述第2電壓控制振蕩器的f/V特性彼此是反向的，且絕對值基本相等。
7.一種具備PLL過渡響應控制系統的通信系統，該PLL過渡響應控制系統具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比對所述第1電壓控制振蕩器的輸出信號進行分頻；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比對所述第2電壓控制振蕩器的輸出信號分頻；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統具備第2混頻器，混合所述第1混頻器的輸出信號與無線頻率的信號；低通濾波器，將所述第2混頻器的輸出信號變換為直接轉換方式的信號；和帶通濾波器，將所述第2混頻器的輸出信號變換為低IF方式的信號。
8.一種具備PLL過渡響應控制系統的通信系統，該PLL過渡響應控制系統具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比對所述第1電壓控制振蕩器的輸出信號進行分頻；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比對所述第2電壓控制振蕩器的輸出信號進行分頻；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統具備第1分頻電路，將所述第1混頻器的輸出信號分頻至1/n；第2混頻器，混合所述第1混頻器的輸出信號與無線頻率的信號；帶通濾波器，僅使所述第2混頻器的輸出信號中規定頻帶的信號通過；和第3混頻器，混合所述第1分頻電路的輸出信號與所述帶通濾波器的輸出信號，輸出超外差方式的信號。
9.一種具備PLL過渡響應控制系統的通信系統，該PLL過渡響應控制系統具備晶體振蕩器，產生基準頻率信號；第1PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；第2PLL電路，輸入從所述晶體振蕩器輸出的基準頻率信號；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特徵在於所述第1PLL電路具備第1電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越高；第1計數器，按可變分頻比來對所述第1電壓控制振蕩器的輸出信號進行分頻；第1相位比較電路，進行所述第1計數器的輸出信號與基準頻率信號的相位比較；和第1低通濾波器，根據所述第1相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動作以使得控制電壓越高，則振蕩頻率越低；第2計數器，按可變分頻比對所述第2電壓控制振蕩器的輸出信號進行分頻；第2相位比較電路，進行所述第2計數器的輸出信號與基準頻率信號的相位比較；和第2低通濾波器，根據所述第2相位比較電路的輸出信號，生成反饋電壓，並作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統具備第2分頻電路，將所述第1電壓控制振蕩器的輸出信號分頻至1/m；第2混頻器，混合所述第1混頻器的輸出信號與無線頻率的信號；帶通濾波器，僅使所述第2混頻器的輸出信號中規定頻帶的信號通過；和第3混頻器，混合所述第2分頻電路的輸出信號與所述帶通濾波器的輸出信號，輸出超外差方式的信號。
全文摘要
本發明通過具備2個系統的PLL電路，在第1PLL電路(31)中使用控制電壓越高、則振蕩頻率越高的第1電壓控制振蕩器(34)，並且，在第2PLL電路(41)中使用控制電壓越高、則振蕩頻率越低的第2電壓控制振蕩器(44)，將至第1電壓控制振蕩器(34)的反饋電壓加到至第2電壓控制振蕩器(44)的反饋電壓上，由混頻器(13)合成兩個電壓控制振蕩器(34)和(44)的輸出信號，從而消除兩個PLL電路(31)和(41)的過渡響應，混頻器(13)的輸出信號的過渡響應變快。
文檔編號H03L7/183GK1960185SQ20061013669
公開日2007年5月9日 申請日期2006年10月31日 優先權日2005年10月31日
發明者橫田哲朗, 山口悟司, 片岡茂 申請人:松下電器產業株式會社