非易失性半導體存儲器設備及其生產方法

2023-06-17 12:38:01 2

專利名稱：非易失性半導體存儲器設備及其生產方法
技術領域：
本發明涉及一種非易失性半導體存儲器設備，更具體來說，本發明涉及一種利用 了可變電阻元件的非易失性半導體存儲器設備，所述可變電阻元件具有第一電極、第二電 極以及形成在這些電極之間的可變電阻器，其中通過在這兩個電極之間施加電壓來使得由 這兩個電極之間的電流-電壓特性所表示的電阻態可逆地變換到兩個或更多個不同電阻 態，並且可以按照非易失性的方式保持所述變換後的電阻態；本發明還涉及一種用於生產 所述非易失性半導體存儲器設備的方法。
背景技術：
隨著移動電子設備的流行，需要大容量且便宜的非易失性存儲器能夠在斷電時保 持所存儲的數據。為了滿足這一要求，已經陸續開發出多種非易失性存儲器，比如閃速存儲 器、鐵電存儲器(FeRAM),磁阻改變存儲器(MRAM)、相位改變存儲器(PCRAM)、固態電解質存 儲器(CBRAM)、以及電阻改變存儲器(RRAM)(參照W. W Zhuang等人的「Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)"， IEDM Technical Digest，第193-196頁，2002年12月)。在上述的非易失性存儲器中，所 述RRAM特別引人注意，這是因為可以執行高速寫入，並且可以把簡單的二元過渡金屬氧化 物用作其材料，從而可以令其容易生產並且對於現有的CMOS工藝具有高度親和性。在利用了所述RRAM的存儲器單元陣列中，可以實施最高容量的存儲器單元與陣 列結構的組合是具有IR結構的交叉點型存儲器單元陣列。然而，當使用具有IR結構的所述 交叉點型存儲器單元陣列時，必須採取措施防止洩漏電流。因此，作為避免所述洩漏電流問 題的電流限制元件，已經提出了具有電晶體的被稱作ITlR結構的或者具有二極體的IDlR 結構的存儲器單元結構(參照日本專利申請特許公開No. 2004-363604 ；日本專利申請特 許公開No. 2008-198941 ；I. G. Baek等人的「Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses，，， IEDM Technical Digest, 2004 年 12 月；以及 Z. Wei 等人的 「Highly Reliable TaOx ReRAM and Direct Evidence of Redox Reaction Mechanism，，，IEDM Technical Digest, 第 293-296 頁，2008 年 12 月)。圖12是根據上述常規技術的非易失性半導體存儲器設備的存儲器單元陣列500 的橫截面結構圖，以及圖13是等效電路圖。在這種配置中，一個存儲器單元由選擇電晶體 502和可變電阻元件504構成。所述選擇電晶體502由柵極絕緣膜510、柵極電極512、漏極 區514和源極區516構成，並且被形成在半導體襯底508的上表面上，其中元件隔離區506 被形成在所述半導體襯底508中。另外，所述可變電阻元件504由下方電極522、可變電阻 器524、以及上方電極5 構成。所述電晶體502的柵極電極512充當字線(WL)，以及源極線(SL) 518通過形成在 第一層間絕緣膜532中的接觸插頭536被電連接到所述電晶體502的源極區516。另外， 位線(BL)520通過形成在第三層間絕緣膜534中的接觸插頭539被電連接到被所述層間絕緣膜5；34所覆蓋的所述可變電阻元件504的上方電極526，同時所述可變電阻元件504的 下方電極522通過形成在第二層間絕緣膜533中的接觸插頭538和金屬布線(wiring) 519 以及形成在所述第一層間絕緣膜532中的接觸插頭537被電連接到所述電晶體502的漏極 區514。此外，所述位線520還通過接觸插頭535被連接到下層金屬布線521，以便連接到 外圍電路。另外，在所述存儲器單元陣列500中，如圖13中的等效電路圖所示，兩個存儲器 單元共享一條源極線518。因此，根據其中所述選擇電晶體502和所述可變電阻元件504被串聯布置的配置， 通過所述字線512的電位改變而選擇的存儲器單元中的電晶體被接通，並且只有在通過所 述位線520的電位改變而選擇的存儲器單元中的可變電阻元件504中才能選擇性地執行編 程或擦除。圖12中示出的常規的存儲器單元陣列500通常是根據圖14中所示的流程圖來生 產的。另外，下面的描述中的步驟分別對應於圖14中所示的流程圖的步驟。首先，通過公知的技術在所述半導體襯底508上形成所述元件隔離區506 (比如 STI 淺溝槽隔離)和所述電晶體502(比如MOS電晶體)，通過公知的技術形成所述第一層間 絕緣膜532，形成用於連接到所述電晶體502的源極區516的接觸插頭536和用於連接到所 述電晶體502的漏極區514的接觸插頭537，並且分別在所述接觸插頭536和接觸插頭537 上形成所述金屬布線(源極線)518和金屬布線519 (步驟#601 金屬布線形成步驟)。隨後，形成所述第二層間絕緣膜533 (步驟#602 層間絕緣膜形成步驟)，並且通過 公知的技術在通過所述接觸插頭537連接到所述電晶體502的漏極區514的金屬布線519 上方形成開口以便穿透所述金屬布線519上的層間絕緣膜533(步驟#603 開口形成步驟)。隨後，通過公知的技術填充所述金屬布線519上方的開口以形成所述接觸插頭
538(步驟#604 插頭形成步驟)，並且隨後順序地沉積所述可變電阻元件504的下方電極 522、可變電阻器5M和上方電極5 (步驟#605 下方電極膜沉積步驟；步驟#606 可變電 阻器膜沉積步驟；步驟#607 上方電極膜沉積步驟)。隨後，通過公知的光刻和蝕刻來模製(pattern)所述下方電極522、可變電阻器 5 和上方電極526，以便形成所述可變電阻元件504(步驟#608 可變電阻元件形成步驟)。隨後，形成所述第三層間絕緣膜534 (步驟#609 層間絕緣膜形成步驟)，並且隨後 通過公知的技術在所述可變電阻元件504的上方電極5 上方形成開口(步驟#610 開口 形成步驟)。隨後，通過公知的技術填充所述上方電極5 上方的開口以形成所述接觸插頭
539(步驟#611 插頭形成步驟)，隨後沉積所述金屬膜(步驟#612 金屬膜沉積步驟)，並且 隨後通過公知的光刻和蝕刻模製所述金屬膜，從而形成連接到所述接觸插頭539的所述上 層金屬布線(位線)520 (步驟#613 金屬布線形成步驟)。因此，在生產常規的非易失性半導體存儲器設備時，必須通過重複利用了光刻的 所述工藝步驟來形成所述可變電阻元件504、電連接所述下方電極522與所述金屬布線519 的所述接觸插頭538、電連接所述上方電極526與所述金屬布線520的所述接觸插頭539、 以及電連接外圍電路中的所述下層金屬布線521與所述上層金屬布線520的所述接觸插頭 535，這使得光掩模的數目增加並且使得各生產步驟變得複雜。

發明內容
鑑於上述問題而作出了本發明，本發明的一個目的在於提供一種非易失性半導體 存儲器設備及其生產方法，所述非易失性半導體存儲器設備具有的結構使得，光掩模的數 目減少，生產步驟的數目減少，成本低，並且生產率和產能較高。作為第一特徵，用以實現上述目的的根據本發明的非易失性半導體存儲器設備包 括布置成矩陣形式的多個可變電阻元件，所述可變電阻元件包括第一電極、第二電極以及 夾在所述第一電極和所述第二電極之間的可變電阻器，其中通過在所述第一電極和所述第 二電極之間施加電壓來使得由所述第一電極與第二電極之間的電流-電壓特性所表示的 電阻態變換到兩個或更多個不同狀態，並且按照非易失性的方式保持所述變換後的電阻 態，其中，在第一金屬布線上方形成第一開口以便穿透提供在所述第一金屬布線上的層間 絕緣膜，在與所述第一金屬布線提供為同一層的第二金屬布線上方形成第二開口以便穿透 提供在所述第二金屬布線上的層間絕緣膜，在具有底部和側壁的所述第一開口的至少整個 底部上形成所述可變電阻器以便與所述第一金屬布線相接觸，並且所述第一電極被形成為 覆蓋提供在所述底部上的所述可變電阻器，使得所述可變電阻元件由所述可變電阻器、所 述第一電極、以及作為所述第一金屬布線的至少一部分的所述第二電極形成，所述可變電 阻器沿著所述第二開口的側壁存在於其底部的內周部分，在所述第二開口的底部的中心部 分提供不具有所述可變電阻器的接觸區，並且第三金屬布線被形成為通過所述接觸區被直 接連接到所述第二金屬布線。除了所述第一特徵之外，作為第二特徵，在根據本發明的非易失性半導體存儲器 設備中，所述第一開口的側壁和所述第二開口的側壁都被所述可變電阻器所覆蓋。除了所述第一或第二特徵之外，作為第三特徵，在根據本發明的非易失性半導體 存儲器設備中，所述第一電極以插頭的形式被填充在所述第一開口中。關於根據所述第一到第三特徵中的任一個的非易失性半導體存儲器設備，所述兩 種開口被形成在同一層間絕緣膜中以便穿透該層間絕緣膜，所述可變電阻元件被形成在所 述第一開口中的所述第一金屬布線上，並且在所述第二金屬布線上形成一個通路孔(via hole)，以便在所述第二開口中連接所述第二金屬布線與所述第三金屬布線。因此，由於不需要單獨形成用以連接所述第一金屬布線與所述第二電極的接觸插 頭，所以所提供的非易失性半導體存儲器設備具有的結構使得，光掩模的數目減少，成本 低，並且生產率和產能較高。此外，所提供的非易失性半導體存儲器設備具有的結構使得，可以利用一個簡單 的生產步驟，通過所述第二開口來確保把所述第一開口中的所述可變電阻元件的形成與所 述第二金屬布線和所述第三金屬布線之間的歐姆接觸分開。除了所述第一到第三特徵中的任一個之外，作為第四特徵，在根據本發明的非易 失性半導體存儲器設備中，所述第二開口的開口面積大於所述第一開口的開口面積。關於根據所述第四特徵的非易失性半導體存儲器設備，通過使得所述第一開口與 第二開口之間的開口面積有差異，確保分別在具有小的開口面積的所述第一開口和具有大 的開口面積的所述第二開口中分開形成所述可變電阻元件和用以連接所述第二金屬布線 與第三金屬布線的所述通路孔。此外，由於所述第二開口的開口面積大，因此所述第二開口中的接觸區的面積大，從而減小了所述第二金屬布線與第三金屬布線之間的接觸電阻並且實施了優選的歐姆接 觸。除了所述第一到第四特徵中的任一個之外，作為第五特徵，在根據本發明的非易 失性半導體存儲器設備中，所述第三金屬布線被直接連接到所述第二金屬布線和形成在所 述第一開口中的第一電極。關於根據所述第五特徵的非易失性半導體存儲器設備，由於所述第二金屬布線通 過所述第三金屬布線被電連接到所述第一電極，因此所述第三金屬布線可以構成部分布 線，從而所提供的非易失性半導體存儲器設備具有的結構使得，成本低，並且生產率和產能 較高。除了所述第一到第五特徵中的任一個之外，作為第六特徵，在根據本發明的非易 失性半導體存儲器設備中，按照矩陣的形式在行和列的方向上把多個第一開口布置在所述 第一金屬布線上方，屬於同一列的第一電極通過在所述列方向上延伸的第三金屬布線彼此 連接，關於每個所述第一開口來提供多個選擇元件，每個所述選擇元件的一端通過島狀的 第一金屬布線被連接到所述第二電極，屬於同一行的選擇元件的另一端通過在所述行方向 上延伸的第四布線彼此連接。關於根據所述第六特徵的非易失性半導體存儲器設備，由於所述存儲器單元具有 串聯連接的可變電阻元件和選擇元件，因此能夠以低成本實施高度可靠的非易失性半導體 存儲器設備，其中防止洩漏電流並且可以穩定地執行所述可變電阻元件的寫和讀操作。除了所述第六特徵之外，作為第七特徵，在根據本發明的非易失性半導體存儲器 設備中，所述選擇元件是電晶體。除了所述第七特徵之外，作為第八特徵，在根據本發明的非易失性半導體存儲器 設備中，所述選擇元件是薄膜電晶體。關於根據所述第七或第八特徵的非易失性半導體存儲器設備，由於在生產工藝中 可以使用常規上所用的通用LSI工藝，因此所提供的非易失性半導體存儲器設備具有的結 構使得，可以容易地制定所述工藝。另外，由於把薄膜電晶體(TFT)用作所述選擇元件，因 此可以容易地在被用來生產液晶顯示器的玻璃襯底上生產所提供的非易失性半導體存儲 器設備的結構。除了所述第一到第五特徵中的任一個之外，作為第九特徵，在根據本發明的非易 失性半導體存儲器設備中，按照矩陣的形式在行和列的方向上把多個第一開口布置在所述 第一金屬布線上方，屬於同一列的第一電極通過在所述列方向上延伸的第三金屬布線彼此 連接，屬於同一行的第二電極通過在所述行方向上延伸的第一金屬布線彼此連接。關於根據所述第九特徵的非易失性半導體存儲器設備，由於所述第一開口被形成 於在所述行方向上延伸的第一金屬布線與在所述列方向上延伸的第三金屬布線的交叉處， 並且所述可變電阻元件被形成在所述第一開口中，因此可以提供成本低並且生產率和產能 較高的交叉點型非易失性半導體存儲器設備。除了所述第一到第九特徵中的任一個之外，作為第十特徵，在根據本發明的非易 失性半導體存儲器設備中，所述可變電阻器由過渡金屬氧化物或氧化鋁或者過渡金屬氮氧 化物形成。除了所述第十特徵之外，作為第十一特徵，在根據本發明的非易失性半導體存儲器設備中，所述可變電阻器由包含從至少Ni、Co、Ti、Ta、Hf、W、Cu和Al中選擇的一種元素 的氧化物或氮氧化物形成。關於根據所述第十一特徵的非易失性半導體存儲器設備，由於可以使用常規上在 半導體工藝中所用的通用材料，因此所提供的非易失性半導體存儲器設備具有的結構使 得，可以容易地制定所述工藝。作為第一特徵，用於生產根據本發明的非易失性半導體存儲器設備以實現上述目 的的方法是用於生產根據所述第一特徵的非易失性半導體存儲器設備的方法，其包括以下 步驟在襯底上形成第一金屬布線和第二金屬布線，並且在所述第一金屬布線和所述第二 金屬布線上形成可變電阻器；在整個表面上形成層間絕緣膜以覆蓋所述可變電阻器；在所 述第一金屬布線上的所述層間絕緣膜中形成其深度達到所述可變電阻器的第一開口，並且 在所述第二金屬布線上的所述層間絕緣膜中形成其深度達到所述可變電阻器的第二開口； 在整個表面上沉積第一電極，以便完全填充所述第一開口，但是不完全填充並且不覆蓋所 述第二開口 ；對所述第一電極進行背蝕刻，直到在所述第二開口中暴露出所述可變電阻器 的表面，其中所述第一開口被所述第一電極填充；對所述第二金屬布線上的所述可變電阻 器進行背蝕刻，直到在所述第二開口中暴露出所述第二金屬布線的表面，其中所述第一開 口被所述第一電極填充；在所述第二開口中所暴露出的第二金屬布線上以及在所述第一開 口中所形成的第一電極上形成第三金屬布線。除了所述第一特徵之外，作為第二特徵，在用於生產根據本發明的非易失性半導 體存儲器設備的方法中，在形成所述可變電阻器的步驟中把所述可變電阻器沉積在整個表 面上。作為第三特徵，用於生產根據本發明的非易失性半導體存儲器設備以實現上述目 的的方法是用於生產根據所述第一特徵的非易失性半導體存儲器設備的方法，其包括以下 步驟在襯底上形成全都包含最上方氧化目標金屬膜的第一金屬布線和第二金屬布線；在 整個表面上形成層間絕緣膜以覆蓋所述第一金屬布線和所述第二金屬布線；在所述第一金 屬布線上的所述層間絕緣膜中形成其深度達到所述氧化目標金屬膜的第一開口，並且在所 述第二金屬布線上的所述層間絕緣膜中形成其深度達到所述氧化目標金屬膜的第二開口； 對暴露於所述第一開口和所述第二開口的底部的所述氧化目標金屬膜進行氧化，並且形成 包含所述氧化目標金屬膜的氧化物的可變電阻器；在整個表面上沉積第一電極，以便完全 填充所述第一開口，但是不完全填充並且不覆蓋所述第二開口 ；對所述第一電極進行背蝕 刻，直到在所述第二開口中暴露出所述可變電阻器的表面，其中所述第一開口被所述第一 電極填充；通過背蝕刻去除在所述第二開口中所暴露出的所述可變電阻器，其中所述第一 開口被所述第一電極填充；在所述第二開口中所暴露出的第二金屬布線上以及在所述第一 開口中所形成的第一電極上形成第三金屬布線。作為第四特徵，用於生產根據本發明的非易失性半導體存儲器設備以實現上述目 的的方法是用於生產根據所述第二到第五特徵中的任一個的非易失性半導體存儲器設備 的方法，其包括以下步驟在襯底上形成第一金屬布線和第二金屬布線；在整個表面上形 成層間絕緣膜以覆蓋所述第一金屬布線和所述第二金屬布線；在所述第一金屬布線上的所 述層間絕緣膜中形成其深度達到所述第一金屬布線的第一開口，並且在所述第二金屬布線 上的所述層間絕緣膜中形成其深度達到所述第二金屬布線的第二開口 ；在整個表面上沉積可變電阻器，以便不完全填充所述第一開口和所述第二開口，並且不覆蓋所述第一開口和 所述第二開口 ；在整個表面上沉積第一電極，以便完全填充所述第一開口，但是不完全填充 並且不覆蓋所述第二開口 ；對所述第一電極進行背蝕刻，直到在所述第二開口中暴露出所 述可變電阻器的表面，其中所述第一開口被所述第一電極填充；對所述可變電阻器進行背 蝕刻，直到在所述第二開口中暴露出所述第二金屬布線的表面，其中所述第一開口被所述 第一電極填充；在所述第二開口中所暴露出的第二金屬布線上以及在所述第一開口中所形 成的第一電極上形成第三金屬布線。關於生產根據所述第一到第四特徵中的任一個的非易失性半導體存儲器設備的 方法，在同一層間絕緣膜中同時形成所述兩種開口以便穿透該層間絕緣膜，在沉積了所述 第一電極之後，在所述第一金屬布線上的第一開口中形成所述可變電阻元件，並且同時通 過背蝕刻在所述第二金屬布線上的第二開口中形成用以連接所述第二金屬布線與第三金 屬布線的通路孔。因此，所生產的非易失性半導體存儲器設備具有的結構使得，在生產時光 掩模的數目減少，成本低，並且生產率和產能較高。當在所述第一開口和所述第二開口中沉積所述金屬膜時，例如通過調節所沉積的 金屬膜的厚度使得所述第一開口被所述金屬膜完全填充，同時所述第二開口被所述金屬膜 不完全填充。結果，在所述金屬布線上方全部沉積了所述金屬膜之後，當對所述金屬膜進行 背蝕刻並且將之去除直到在所述第二開口中暴露出底部金屬布線層的表面時，所述金屬膜 被留在所述第二開口的側壁上，同時在底部暴露出所述金屬布線層，從而可以形成連接各 金屬布線層的通路孔。與此同時，在所述背蝕刻之後，所填充的金屬膜保留在所述第一開口 的底部和側壁上。根據本發明，在形成了所述第一和第二開口之後，至少全部沉積所述第一 電極和所述可變電阻器，並且執行所述背蝕刻，其中可以在所述第一開口中處理所述可變 電阻元件的第一電極，並且同時在所述第二開口的底部形成其中暴露出所述第二金屬布線 的接觸區。因此，所述第二金屬布線和所述第三金屬布線可以在所述接觸區中直接相連。因此，可以利用一個簡單的生產步驟，通過所述第二開口確保把所述第一開口中 的所述可變電阻元件的形成與所述第二金屬布線和所述第三金屬布線之間的歐姆接觸分 開。此外，由於可以減少所述可變電阻元件的第一電極和第二電極以及所述可變電阻 器的處理步驟數目，並且不需要分開形成用以連接所述第一金屬布線和第二電極的接觸插 頭，因此所提供的非易失性半導體存儲器設備具有的結構使得，成本低，並且生產率和產能 較高。除了所述第一到第四特徵中的任一個之外，作為第五特徵，在用於生產根據本發 明的非易失性半導體存儲器設備的方法中，在形成所述第一開口和所述第二開口的步驟 中，所述第二開口的開口面積被形成為大於所述第一開口的開口面積。根據本發明，基於將要蝕刻的所述金屬膜和可變電阻器的膜厚度以及蝕刻方法來 設置所述開口的尺寸和形狀，從而通過背蝕刻在所述第一開口中形成所述可變電阻元件， 並且在所述第二開口中形成所述通路孔。關於生產根據所述第五特徵的非易失性半導體存 儲器設備的方法，通過使得所述第一和第二開口的開口面積有差異，確保在具有小的開口 面積的所述第一開口和具有大的開口面積的所述第二開口中分開形成所述可變電阻元件 和用以連接所述第二金屬布線與第三金屬布線的所述通路孔。此外，由於所述第二開口的開口面積大，因此所述第二開口中的接觸區的面積大，從而減小了所述第二金屬布線與第 三金屬布線之間的接觸電阻並且實現了優選的歐姆接觸。此外，除了所述第一到第五特徵中的任一個之外，作為第六特徵，用於生產根據本 發明的非易失性半導體存儲器設備的方法還包括形成連接到所述可變電阻元件的第二電 極的選擇元件的步驟。關於生產根據所述第六特徵的非易失性半導體存儲器設備的方法，由於所述存儲 器單元具有串聯連接的可變電阻元件和選擇元件，因此能夠在低成本下以高可靠性實施所 生產的非易失性半導體存儲器設備，其中防止洩漏電流並且可以穩定地執行所述可變電阻 元件的寫和讀操作。除了所述第六特徵之外，作為第七特徵，在用於生產根據本發明的非易失性半導 體存儲器設備的方法中，所述選擇元件是電晶體。除了所述第七特徵之外，作為第八特徵，在用於生產根據本發明的非易失性半導 體存儲器設備的方法中，所述選擇元件是薄膜電晶體。關於生產根據所述第七或第八特徵的非易失性半導體存儲器設備的方法，由於把 電晶體用作所述選擇元件，因此可以使用常規上所用的通用LSI工藝，從而可以容易地制 定所述工藝。另外，由於把薄膜電晶體(TFT)用作所述選擇元件，因此可以容易地在被用來 生產液晶顯示器的玻璃襯底上提供所生產的非易失性半導體存儲器設備。除了所述第一到第八特徵中的任一個之外，作為第九特徵，在用於生產根據本發 明的非易失性半導體存儲器設備的方法中，所述可變電阻器由過渡金屬氧化物或氧化鋁或 者過渡金屬氮氧化物形成。除了所述第九特徵之外，作為第十特徵，在用於生產根據本發明的非易失性半導 體存儲器設備的方法中，所述可變電阻器由包含從至少Ni、Co、Ti、Ta、Hf、W、Cu和Al中選 擇的一種元素的氧化物或氮氧化物形成。關於生產根據所述第十特徵的非易失性半導體存儲器設備的方法，由於可以使用 常規上在半導體工藝中所用的通用材料，因此可以容易地制定所述工藝。因此，本發明所提供的非易失性半導體存儲器設備具有的結構使得，光掩模的數 目減少，生產步驟減少或簡化，成本低，並且生產率和產能較高。


圖1是根據本發明的非易失性半導體存儲器設備的存儲器單元陣列的示意性橫 截面結構圖2是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖3是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖4是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖5是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖；圖6是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖7是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖8是根據本發明的非易失性半導體存儲器設備的一個生產步驟中的示意性橫截面 結構圖9是示出根據本發明的非易失性半導體存儲器設備的生產步驟的流程圖； 圖10是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖11是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖12是常規的非易失性半導體存儲器設備的存儲器單元陣列的示意性橫截面結構
圖13是所述常規的非易失性半導體存儲器設備的存儲器單元陣列的等效電路圖； 圖14是示出所述常規的非易失性半導體存儲器設備的生產步驟的流程圖； 圖15是根據本發明第二實施例的非易失性半導體存儲器設備的存儲器單元陣列的示 意性橫截面結構圖16是根據本發明第二實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖17是根據本發明第二實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖18是根據本發明第二實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖19是根據本發明第二實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖20是根據本發明第二實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖21是根據本發明第二實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖22是示出根據本發明第二實施例的非易失性半導體存儲器設備的生產步驟的流程
圖23是根據本發明第三實施例的非易失性半導體存儲器設備的存儲器單元陣列的示 意性橫截面結構圖M是根據本發明第三實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖25是根據本發明第三實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖26是根據本發明第三實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖；圖27是根據本發明第三實施例的非易失性半導體存儲器設備的一個生產步驟中的示 意性橫截面結構圖觀是示出根據本發明第三實施例的非易失性半導體存儲器設備的生產步驟的流程
圖四是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖30是根據本發明的所述另一個實施例的非易失性半導體存儲器設備的一個生產步 驟中的示意性橫截面結構圖31是根據本發明的所述另一個實施例的非易失性半導體存儲器設備的一個生產步 驟中的示意性橫截面結構圖32是根據本發明的所述另一個實施例的非易失性半導體存儲器設備的一個生產步 驟中的示意性橫截面結構圖33是根據本發明的所述另一個實施例的非易失性半導體存儲器設備的一個生產步 驟中的示意性橫截面結構圖34是根據本發明的所述另一個實施例的非易失性半導體存儲器設備的一個生產步 驟中的示意性橫截面結構圖35是根據本發明的所述另一個實施例的非易失性半導體存儲器設備的一個生產步 驟中的示意性橫截面結構圖36是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖37是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖38是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖；以及
圖39是根據本發明另一個實施例的非易失性半導體存儲器設備的存儲器單元陣列的 示意性橫截面結構圖。
具體實施例方式第一實施例。下文中將參照附圖描述根據本發明的一個實施例的非易失性半導體存儲器設備 (下文中偶爾稱為「本發明的設備100」)及其生產方法(下文中偶爾稱為「本發明的方法 1」)。圖1是根據本實施例的本發明的設備100中的存儲器單元陣列200的示意性橫截 面結構圖。另外，在下面的示意性橫截面結構圖中，適當地強調了重要的部分，並且圖中的 每個組件的尺寸比例不總是與實際尺寸比例相符。在後面的各實施例中也是如此。如圖1中所示，通過按照矩陣的形式在行方向和列方向上布置形成在第一開口 128中的島狀第一金屬布線119上的各個可變電阻元件104 (參照圖4)來配置所述存儲器 單元陣列200。第三金屬布線120在所述列方向上延伸，並且充當由屬於同一列的各可變 電阻元件的第一電極1 藉以彼此連接的位線。與此同時，電晶體102的柵極電極112在所述行方向(垂直於圖1的紙面)上延伸並且充當字線，以及源極線118在所述行方向上延 伸並且通過形成在第一層間絕緣膜132中的接觸插頭136被電連接到所述電晶體102的源 極區116。另外，所述電晶體102通過漏極區114、形成在所述第一層間絕緣膜132中的接 觸插頭137、以及所述島狀第一金屬布線119被連接到所述可變電阻元件104的第二電極 122。因此，所述存儲器單元陣列200具有ITlR結構。在每個第一開口 1 中，形成可變電阻器124以便覆蓋所述第一開口 1 的底部 和側壁的整個表面，並且形成插頭形狀的所述第一電極126以便覆蓋所述可變電阻器124。 因此，所述可變電阻元件104由所述第一電極(上方電極)126、充當所述第一金屬布線119 的最上層的第二電極(下方電極)122、以及所述可變電阻器IM構成。所述可變電阻器由過 渡金屬氧化物或氧化鋁或者過渡金屬氮氧化物形成，並且這裡由氧化鉭(Ta2O5)形成。作為 其他優選的材料，可以使用Ni、Co、Ti、Hf、W、Cu、Al的氧化物或氮氧化物。此外，在與所述第一金屬布線119提供為同一層的第二金屬布線121上方形成其 開口面積大於所述第一開口 1 的開口面積的第二開口 129 (參照圖4)。雖然所述第二開 口 1 的側壁的整個表面都被所述可變電阻器IM覆蓋，但是所述第二開口 1 的底部的 中心部分並不被所述可變電阻器所覆蓋，並且存在藉以暴露出所述第二金屬布線121的接 觸區，從而所述第二金屬布線121和所述位線120通過所述接觸區被直接相連。因此，所述 位線120通過形成在所述第二開口 1 中的通路孔被連接到所述第二金屬布線121，從而所 述存儲器單元陣列200被連接到諸如位線解碼器(未示出)或讀取電路(未示出)之類的外 圍電路。所述存儲器單元陣列200的每條位線被連接到所述位線解碼器，並且每條字線被 連接到字線解碼器，從而構成本發明的設備100。當通過所述位線解碼器或字線解碼器把選 擇電壓施加到所選擇的存儲器單元並且把非選擇電壓施加到未選擇的存儲器單元時，本發 明的設備100可以向存儲器單元寫入數據以及從存儲器單元讀取數據。另外，關於所述位 線解碼器和字線解碼器的具體配置以及在所述存儲器單元的讀寫操作中被施加到每個存 儲器單元的所述選擇電壓和非選擇電壓，可以使用多種公知的配置，因此這裡省略其描述。 另外，對於在所述讀取操作中使用的讀取電路的配置也可以使用多種公知的配置，但是這 些並非本發明的要點，因此省略其描述。接下來將參照附圖詳細描述用於生產本發明的設備100的方法(本發明的方法 1)。圖2到圖8是用以生產本發明的設備100的步驟中的示意性橫截面結構圖。另外， 圖9是示出本發明的設備100的生產步驟的流程圖。另外，下面的描述中的每個步驟代表 圖9中的流程圖的每個步驟。另外，在每個生產步驟中沉積的每個膜的膜厚度的數值僅僅 是一個例子，並且所述膜厚度不限於該值。在後面的各實施例中也是如此。首先，如圖2中所示，在半導體襯底108上形成元件隔離區106以及由柵極絕緣膜 110、柵極電極112、漏極區114和源極區116構成的電晶體102，隨後在其上沉積第一層間 絕緣膜132，並且適當地形成用以連接到所述源極區116的接觸插頭136和用以連接到所述 漏極區114的接觸插頭137。隨後，例如通過公知的蝕刻形成所述源極線118、第一金屬布 線119、以及第二金屬布線121(其具有通過例如濺射法沉積的TiN/Ti/AlCu/TiN/Ti結構)， 這是利用通過公知的光刻形成的抗蝕圖案作為掩模而實現的(步驟#301 金屬布線形成步驟)。被形成為所述第一金屬布線119中的具有大約60nm膜厚度的最上層的TiN膜充當所 述可變電阻元件的下方電極(第二電極)122。可替換地，可以按照以下方式形成所述源極線118、第一金屬布線119和第二金屬 布線121 在形成層間絕緣膜之後，通過公知的金屬鑲嵌技術利用Cu填充在所述層間絕緣 膜中形成的溝槽。隨後，如圖3中所示，通過等離子CVD在整個表面上沉積充當第二層間絕緣膜的 SiO2膜133，以便在所述金屬布線上例如以200nm的厚度覆蓋所述第一和第二金屬布線(步 驟#302 層間絕緣膜形成步驟)。可替換地，此時可以通過等離子CVD來沉積厚度為SOOnm 的所述第二層間絕緣膜133，並且隨後通過公知的CMP在所述第一和第二金屬布線上研磨 成200nm的厚度。隨後，如圖4中所示，利用通過公知的光刻形成的抗蝕圖案作為掩模，在所述第一 金屬布線119上的第二層間絕緣膜133中的可變電阻元件形成區中形成所述第一開口 1 以便達到所述第一金屬布線119，並且在所述第二金屬布線121上的第二層間絕緣膜133中 的接觸孔形成區中形成所述第二開口 1 以便達到所述第二金屬布線121，這是通過公知 的蝕刻同時實現的(步驟#303 開口形成步驟)。此時，所述第一開口 1 和第二開口 1 的形狀和尺寸被設置成使得在下面將描 述的沉積上方電極(第一電極)的步驟中，所述第一開口 1 被所述第一電極完全填充，同時 所述第二開口 1 被所述第一電極不完全填充。舉例來說，可以通過以下措施來控制所述 第一電極在各開口中的填充狀態當所述開口為橢圓形時使其短徑有差異，以及當所述開 口為矩形時使其短邊有差異。另外，為了令所述第一開口 1 被所述第一電極完全填充並 且令所述第二開口 1 被所述第一電極不完全填充，所述第二開口 1 的開口面積優選地 大於所述第一開口 1 的開口面積。這裡，所述第一開口的直徑為200nm，所述第二開口的 直徑為600nm。隨後，如圖5中所示，作為所述可變電阻器的一個例子，通過濺射法在整個表面上 沉積厚度為IOnm的Ta2O5膜124，以便不完全填充所述第一開口 1 和第二開口 1 並且 不覆蓋所述第一開口 1 和第二開口 129 (步驟#304:可變電阻器膜沉積步驟)。另外，例如恰好在沉積所述可變電阻器IM之前，此時優選地通過用氬氣進行反 濺射來對充當所述下方電極122的金屬布線119執行表面清潔處理。隨後，如圖6中所示，作為所述上方電極(第一電極)的一個例子，例如通過濺射法 和CVD在整個表面上沉積厚度為200nm/10nm/20nm的具有W/TiN/Ta結構的膜126，以便完 全填充所述第一開口 1 但是不完全填充所述第二開口 129 (步驟#305:上方電極膜沉積 步驟)。隨後，如圖7中所示，對所述第一電極1 進行背蝕刻，直到在所述第二開口 1 的底部暴露出所述可變電阻器1 的表面(通過利用3&進行幹蝕刻實現)，從而例如去除形 成在所述第二層間絕緣膜133上的第一電極126。此外，對所述可變電阻器IM進行背蝕刻， 直到在所述第二開口 1 的底部暴露出所述第二金屬布線的表面，從而去除所述第二開口 129的底部中的所述可變電阻器124 (步驟#306 背蝕刻步驟)。另外，對所述第一電極1 的背蝕刻和對所述可變電阻器124的背蝕刻是順序地執行的。此時，對背蝕刻時間進行調 節，從而在所述第一開口 1 中提供所述可變電阻元件104時使得所述第一電極1 保持插頭的形狀，並且所述Ta2O5膜作為所述可變電阻器IM夾在所述第一電極1 與所述第二 電極122之間。因此，在所述第一開口 1 中形成所述可變電阻元件104，同時在所述第二開口 129中形成用以連接所述第二金屬布線121和上方金屬布線的通路孔130。隨後，如圖8中所示，通過濺射法或類似方法在整個表面上沉積具有TiN/Ti/ AlCu/TiN/Ti結構的金屬膜120(步驟#307 金屬膜沉積步驟)，隨後利用通過公知的光刻形 成的抗蝕圖案作為掩模，通過公知的蝕刻來模製所述金屬膜，從而形成被連接到所述可變 電阻元件104的第一電極1 和所述第二金屬布線121的第三金屬布線120 (步驟#308 金屬布線形成步驟)。因此提供如圖1中所示的存儲器單元陣列200。隨後，在一個後續步驟中，在整個表面上沉積一個層間絕緣膜。當需要時，在該層 間絕緣膜上可以形成用以連接所述存儲器單元陣列200的外圍電路的上方布線。這樣就生 產出本發明的設備100。第二實施例。在第一實施例中描述了以下情況形成所述第一開口 1 和第二開口 129，隨後在 整個表面上沉積所述可變電阻器IM和第一電極126，隨後進行背蝕刻，從而在所述第一開 口 1 中形成所述可變電阻元件104並且同時在所述第二開口 1 中形成所述通路孔130， 但是可以在形成所述第一開口和第二開口之前形成所述可變電阻器124以便穿透所述層 間絕緣膜。下文中將參照附圖描述根據本發明一個實施例的非易失性半導體存儲器設備(下 文中偶爾稱為「本發明的設備100a」)及其生產方法(下文中偶爾稱為「本發明的方法2」)。 圖15是本發明的設備IOOa中的存儲器單元陣列203的示意性橫截面結構圖。如圖15中所示，與第一實施例中的存儲器單元陣列200類似，通過按照矩陣的形 式在行方向和列方向上布置各個可變電阻元件104來配置所述存儲器單元陣列203，所述 存儲器單元陣列203具有ITlR結構，其由在所述列方向上延伸的第三金屬布線(位線)120、 在所述行方向上延伸的電晶體102的柵極電極(字線)112、以及在所述行方向上延伸的源極 線118構成。在所述島狀第一金屬布線119上形成可變電阻器124，並且在所述可變電阻器IM 上方形成第一開口 1 以便穿透所述可變電阻器1 上的層間絕緣膜133。每個第一開 口 1 被插頭形式的第一電極所填充，從而所述可變電阻元件104由第一電極(上方電極) 126、充當第一金屬布線119的最上層的第二電極(下方電極)122、以及所述可變電阻器IM 構成。所述可變電阻器由過渡金屬氧化物或氧化鋁或者過渡金屬氮氧化物形成，並且這裡 由氧化鉭(Ta2O5)形成。作為其他優選的材料，可以使用Ni、Co、Ti、Hf、W、Cu、Al的氧化物 或氮氧化物。與此同時，在與所述第一金屬布線119提供為同一層的第二金屬布線121上方形 成其開口面積大於所述第一開口 1 的開口面積的第二開口 129(參照圖18)。所述第一電 極1 被形成在所述第二開口 1 的側壁上，所述可變電阻器沿著所述側壁保留在所述第 二開口 1 的底部的內周部分。與此同時，在所述第二開口 1 的底部的中心部分提供未 在其中形成所述可變電阻器並且暴露出所述第二金屬布線121的接觸區，所述第二金屬布 線121和所述位線120通過所述接觸區被直接相連。因此，所述位線120還通過形成在所述第二開口 1 中的通路孔被連接到所述第二金屬布線121，從而所述存儲器單元陣列203 被連接到諸如位線解碼器(未示出)或讀取電路(未示出)之類的外圍電路。所述存儲器單元陣列203的每條位線被連接到所述位線解碼器，並且每條字線被 連接到字線解碼器，從而構成本發明的設備100a。與根據第一實施例的存儲器單元陣列 200類似，當通過所述位線解碼器或字線解碼器把選擇電壓施加到所選擇的存儲器單元並 且把非選擇電壓施加到未選擇的存儲器單元時，本發明的設備IOOa可以向存儲器單元寫 入數據以及從存儲器單元讀取數據。下文中將參照附圖詳細描述用於生產本發明的設備IOOa的方法(本發明的方法 2)。圖16到圖21是用以生產本發明的設備IOOa的步驟中的示意性橫截面結構圖。另 外，圖22是示出本發明的設備IOOa的生產步驟的流程圖。另外，下面的描述中的每個步驟 代表圖22中的流程圖的每個步驟。首先，如圖16中所示，在半導體襯底108上形成元件隔離區106以及由柵極絕緣 膜110、柵極電極112、漏極區114和源極區116構成的電晶體102，隨後沉積第一層間絕緣 膜132，並且適當地形成用以連接到所述源極區116的接觸插頭136和用以連接到所述漏 極區114的接觸插頭137。隨後，通過濺射法來沉積厚度大約為300nm的所述源極線118、 第一金屬布線119和第二金屬布線121 (其具有TiN/Ti/AlCu/TiN/Ti結構)，並且沉積厚度 為大約IOnm的氧化鉭膜( )以作為所述金屬布線118、119和121上的可變電阻器124， 其中所述金屬布線是利用(通過公知的光刻形成的)抗蝕圖案作為掩模通過公知的蝕刻而 模製的(步驟#701 金屬布線和可變電阻器形成步驟)。被形成為所述第一金屬布線119中 的具有大約60nm膜厚度的最上層的TiN膜充當所述可變電阻元件的下方電極(第二電極) 122。可替換地，可以按照以下方式形成所述源極線118、第一金屬布線119和第二金屬 布線121 在沉積了所述層間絕緣膜之後，通過公知的金屬鑲嵌技術填充在所述層間絕緣 膜中形成的溝槽。隨後，如圖17中所示，通過等離子CVD在整個表面上沉積充當所述第二層間絕緣 膜的SiO2膜133，以便在所述金屬布線上例如以200nm的厚度覆蓋所述可變電阻器124(步 驟#702 層間絕緣膜形成步驟)。可替換地，此時可以通過等離子CVD來沉積厚度為SOOnm 的所述第二層間絕緣膜133，並且隨後通過公知的CMP在所述第一和第二金屬布線上研磨 成200nm的厚度。隨後，如圖18中所示，利用通過公知的光刻形成的抗蝕圖案作為掩模，在所述第 一金屬布線119上的第二層間絕緣膜133中的可變電阻元件形成區中形成達到所述第一金 屬布線119的第一開口 128，並且在所述第二金屬布線121上的第二層間絕緣膜133中的接 觸孔形成區中形成達到所述第二金屬布線121的第二開口 129，這是通過公知的蝕刻同時 實現的(步驟#703:開口形成步驟)。此時，與第一實施例類似，所述第一開口 1 和第二開 口 1 的形狀和尺寸被設置成使得在下面將描述的沉積上方電極(第一電極)的步驟中，所 述第一開口 1 被所述第一電極完全填充，並且所述第二開口 1 被所述第一電極不完全 填充。這裡，所述第一開口的直徑為200nm，所述第二開口的直徑為600nm。隨後，如圖19中所示，作為所述上方電極(第一電極)的一個例子，例如通過濺射法和CVD在整個表面上沉積厚度為200nm/10nm/20nm的具有W/TiN/Ta結構的膜126，以便完 全填充所述第一開口 128，而不完全填充並且不覆蓋所述第二開口 129 (步驟#704:上方電 極膜沉積步驟)。隨後，如圖20中所示，對所述第一電極1 進行背蝕刻，直到在所述第二開口 1 的底部暴露出所述可變電阻器1 的表面(通過利用3&進行幹蝕刻實現)，從而例如去除所 述第二層間絕緣膜133上的第一電極126。隨後，對所述可變電阻器IM進行背蝕刻，直到 在所述第二開口 1 的底部暴露出所述第二金屬布線的表面，從而去除所述第二開口 1 的底部中的所述可變電阻器124 (步驟#705:背蝕刻步驟)。另外，對所述第一電極126的 背蝕刻和對所述可變電阻器1 的背蝕刻是順序地執行的。此時，對背蝕刻時間進行調節， 從而在所述第一開口 1 中提供所述可變電阻元件104時使得所述第一電極126以插頭的 形式留下，並且使得作為所述可變電阻器1 的Ta2O5膜夾在所述第一電極1 與所述第二 電極122之間。因此，在所述第一開口 1 中形成所述可變電阻元件104，同時在所述第二開口 129中形成用以連接所述第二金屬布線121和上方金屬布線的通路孔130。隨後，如圖21中所示，通過濺射法或類似方法在整個表面上沉積厚度為大約 300nm的具有TiN/Ti/AlCu/TiN/Ti結構的所述金屬膜120 (步驟#706 金屬膜沉積步驟)， 隨後利用通過公知的光刻形成的抗蝕圖案作為掩模，通過公知的蝕刻來模製所述金屬膜， 從而形成被連接到所述可變電阻元件104的第一電極1 和所述第二金屬布線121的第三 金屬布線120 (步驟#707:金屬布線形成步驟)。因此提供如圖15中所示的存儲器單元陣 列 203。隨後，在一個後續步驟中，在整個表面上沉積一個層間絕緣膜。當需要時，在該層 間絕緣膜上可以形成用以連接所述存儲器單元陣列203的外圍電路的上方布線。這樣就生 產出本發明的設備100a。第三實施例。下文中將參照附圖描述根據本發明一個實施例的非易失性半導體存儲器設備(下 文中偶爾稱為「本發明的設備100b」)及其生產方法(下文中偶爾稱為「本發明的方法3」)。 圖23是本發明的設備IOOb中的存儲器單元陣列204的示意性橫截面結構圖。如圖23中所示，與第一實施例中的存儲器單元陣列200類似，通過按照矩陣的形 式在行方向和列方向上布置各個可變電阻元件104來配置所述存儲器單元陣列204，所述 存儲器單元陣列204具有ITlR結構，其由在所述列方向上延伸的第三金屬布線(位線)120、 在所述行方向上延伸的電晶體102的柵極電極(字線)112、以及在所述行方向上延伸的源極 線118構成。在島狀第一金屬布線119的最上層上形成可變電阻器124，並且在所述可變電阻 器IM上方形成第一開口 1 以便穿透所述可變電阻器IM上的層間絕緣膜133。每個第一 開口 1 被插頭形式的第一電極1 所填充，所述第一電極1 在所述第一開口的底部與 所述可變電阻器1 相接觸，從而所述可變電阻元件104由所述第一電極(上方電極)126、 充當所述第一金屬布線119的一部分的第二電極(下方電極)122、以及所述可變電阻器124 構成。所述可變電阻器由過渡金屬氧化物或氧化鋁或者過渡金屬氮氧化物形成，並且這裡 由氧化鉭(Ta2O5)形成。作為其他優選的材料，可以使用Ni、Co、Ti、Hf、W、Cu、Al的氧化物或氮氧化物。與此同時，在與所述第一金屬布線119提供為同一層的第二金屬布線121上方形 成其開口面積大於所述第一開口 1 的開口面積的第二開口 129 (參照圖M)。所述第一 電極1 被形成在所述第二開口 1 的側壁上，所述可變電阻器沿著所述側壁保留在所述 第二開口 1 的底部的內周部分。另一方面，在所述第二開口 1 的底部的中心提供未在 其中形成所述可變電阻器並且暴露出所述第二金屬布線121的接觸區，所述第二金屬布線 121和所述位線120通過所述接觸區被直接相連。因此，所述位線120通過形成在所述第二 開口 1 中的通路孔被連接到所述第二金屬布線121，從而所述存儲器單元陣列203被連接 到諸如位線解碼器(未示出)或讀取電路(未示出)之類的外圍電路。所述存儲器單元陣列204的每條位線被連接到所述位線解碼器，並且每條字線被 連接到字線解碼器，從而構成本發明的設備100b。與根據第一實施例的存儲器單元陣列 200類似，當通過所述位線解碼器或字線解碼器把選擇電壓施加到所選擇的存儲器單元並 且把非選擇電壓施加到未選擇的存儲器單元時，所述存儲器單元陣列204可以向存儲器單 元寫入數據以及從存儲器單元讀取數據。下文中將參照附圖詳細描述用於生產本發明的設備IOOb的方法(本發明的方法 3)。圖2到圖4以及圖M到圖27是用以生產本發明的設備IOOb的步驟中的示意性 橫截面結構圖。另外，圖觀是示出本發明的設備IOOb的生產步驟的流程圖。另外，下面的 描述中的每個步驟代表圖觀中的流程圖的每個步驟。首先，與圖2中的第一實施例類似，在所述電晶體102被形成於其上的襯底上形成 所述源極線118、第一金屬布線119和第二金屬布線121，這是利用(通過公知的光刻形成 的)抗蝕圖案作為掩模通過公知的蝕刻而實現的(步驟#801 金屬布線形成步驟)。這裡應 當注意，在本實施例中，通過在第一實施例中的TiN/Ti/AlCu/TiN/Ti結構上進行濺射而進 一步沉積膜厚度為大約IOnm的Ta以作為所述金屬布線層118、119和121。通過下面將描 述的氧化處理步驟，形成為所述第一金屬布線119的最上層的膜厚度大約為IOnm的所述Ta 膜的一部分發生氧化並且變為所述可變電阻器124，並且緊接在所述Ta膜下方形成的膜厚 度大約為60nm的所述TiN膜變為所述可變電阻元件的下方電極(第二電極)122。隨後，與圖3中的第一實施例類似，通過等離子CVD在整個表面上沉積充當第二層 間絕緣膜的SW2膜133，以便在所述金屬布線上例如以200nm的厚度覆蓋所述第一和第二 金屬布線(步驟#802 層間絕緣膜形成步驟)。隨後，與圖4中的第一實施例類似，利用通過公知的光刻形成的抗蝕圖案作為掩 模，在所述第一金屬布線119上的第二層間絕緣膜133中的可變電阻元件形成區中形成達 到所述第一金屬布線119的第一開口 128，並且在所述第二金屬布線121上的第二層間絕緣 膜133中的接觸孔形成區中形成達到所述第二金屬布線121的第二開口 129，這是通過公知 的蝕刻同時實現的(步驟#803 開口形成步驟)。與第一和第二實施例類似，所述第一開口 128和第二開口 1 的形狀和尺寸被設置成使得在下面將描述的沉積上方電極(第一電極) 的步驟中，所述第一開口 1 被所述第一電極完全填充，並且所述第二開口 1 被所述第一 電極不完全填充。這裡，所述第一開口的直徑為200nm，所述第二開口的直徑為600nm。隨後，如圖M中所示，在包含氧氣的大氣中，在250到450°C (這裡是400°C)下對充當暴露於所述第一開口 1 底部的所述第一金屬布線119的最上層的所述Ta膜進行熱 氧化，從而在所述第一開口 1 的底部形成充當所述可變電阻器的一個例子的所述Ta2O5膜 124(步驟#804 氧化處理步驟)。此時，充當暴露於所述第二開口 1 底部的所述第二金屬 布線121的最上層的所述Ta膜也被氧化，從而在所述第二開口 1 的底部形成充當所述可 變電阻器的所述Tii2O5膜124。隨後，如圖25中所示，作為所述上方電極(第一電極)的一個例子，例如通過濺射法 和CVD在整個表面上沉積厚度為200nm/10nm/20nm的具有W/TiN/Ta結構的膜126，以便完 全填充所述第一開口 128，而不完全填充並且不覆蓋所述第二開口 129 (步驟#805:上方電 極膜沉積步驟)。隨後，如圖沈中所示，對所述第一電極1 進行背蝕刻，直到在所述第二開口 1 的底部暴露出所述可變電阻器1 的表面(通過利用3&進行幹蝕刻實現)，從而例如去除所 述第二層間絕緣膜133上的第一電極126。此外，對所述可變電阻器IM進行背蝕刻，直到 在所述第二開口 1 的底部暴露出緊接在所述可變電阻器1 下方的所述第二金屬布線的 TiN膜，從而去除所述第二開口 1 底部的所述可變電阻器124 (步驟#806:背蝕刻步驟)。 另外，對所述第一電極126的背蝕刻和對所述可變電阻器124的背蝕刻是順序地執行的。此 時，對背蝕刻時間進行調節，從而在所述第一開口 1 中提供所述可變電阻元件104時使得 所述第一電極126以插頭的形式留下，並且使得作為所述可變電阻器IM的Ta2O5膜夾在所 述第一電極126與所述第二電極122之間。因此，在所述第一開口 1 中形成所述可變電阻元件104，同時在所述第二開口 129中形成用以連接所述第二金屬布線121和上方金屬布線的通路孔130。隨後，如圖27中所示，通過濺射法或類似方法在整個表面上沉積厚度大約為 300nm的具有TiN/Ti/AlCu/TiN/Ti結構的所述金屬膜120 (步驟#807 金屬膜沉積步驟)， 隨後利用通過公知的光刻形成的抗蝕圖案作為掩模，通過公知的蝕刻來模製所述金屬膜， 從而形成被連接到所述可變電阻元件104的第一電極1 和所述第二金屬布線121的第三 金屬布線120 (步驟#808:金屬布線形成步驟)。因此提供如圖23中所示的存儲器單元陣 列 204。隨後，在一個後續步驟中，在整個表面上沉積一個層間絕緣膜。當需要時，在該層 間絕緣膜上可以形成用以連接所述存儲器單元陣列204的外圍電路的上方布線。這樣就生 產出本發明的設備100b。根據本發明的上述方法1到3，在所述第一金屬布線119上的第一開口 1 中形成 所述可變電阻元件104，與此同時在所述第二金屬布線121上的第二開口 1 中形成用以連 接所述第二金屬布線121和所述第三金屬布線120的所述通路孔，從而與圖12中所示的常 規的存儲器單元陣列500的生產步驟相比，不需要分開形成用以連接金屬布線519和第二 電極522的接觸插頭538、用以連接金屬布線520和第一電極526的接觸插頭539、以及用以 連接金屬布線520和金屬布線521的接觸插頭535。結果，在實施所述非易失性半導體存儲 器設備時使得，光掩模的數目減少，生產步驟的數目減少，成本低，並且生產率和產能較高。也就是，根據本發明的方法1到3以及本發明的設備IOOUOOa和IOOb中的任何 一項，通過使得形成在所述層間絕緣膜中的各金屬布線上方的開口的尺寸和形狀有差異， 可以同時形成所述可變電阻元件和用以連接所述各金屬布線的通路孔，從而與常規的步驟相比，所述非易失性半導體存儲器設備具有的結構使得，光掩模的數目減少，生產步驟的數 目減少，成本降低，並且生產率和產能較高。另外，上述實施例是本發明的優選實施例的例子，因此本發明的實施例不限於上 述實施例，並且在不偏離本發明的範圍的情況下可以作出多種修改。下文中將描述其他實施例。(1)根據第二實施例的本發明的設備IOOa的生產方法，在具有TiN/Ti/AlCu/TiN/ Ti結構的所述金屬膜上沉積了所述可變電阻器IM之後，同時通過蝕刻形成所述源極線 118、第一金屬布線119、第二金屬布線121和可變電阻器124，但是可以在通過蝕刻形成所 述第一金屬布線119和第二金屬布線121之後在整個表面上沉積所述可變電阻器。圖四是 採用上述生產方法的存儲器單元陣列205的示意性橫截面結構圖。另外，圖30到圖35是 通過上述生產方法來生產所述存儲器單元陣列205的步驟中的示意性橫截面結構圖。圖30 到圖35中所示的生產步驟分別對應於示出了在第二實施例中描述的本發明的方法2的生 產步驟的圖16到圖21。當形成所述膜之後的可變電阻器124的狀態是絕緣體並且在第一 電極1 與第二電極122之間施加預定電壓脈衝時(也就是執行所謂的成形工藝)，只有提 供在第一開口底部並且夾在所述第一電極1 和第二電極122之間的所述可變電阻器IM 中的電阻被降低，從而可以使用可變電阻元件來把所述第一電極126與第二電極122之間 的電流-電壓特性變換到兩個或更多個不同狀態。因此，即使當所述可變電阻器1 被沉 積在整個表面上時，所述存儲器單元陣列的操作也不受其影響。(2)雖然在上述實施例中利用具有ITlR結構(其中在襯底上形成選擇電晶體並且 在其上形成可變電阻元件)的存儲器單元陣列200描述了本發明的配置，但是本發明並不限 於這種配置。圖10是當應用本發明的方法1來生產具有IR結構的存儲器單元陣列時的存 儲器單元陣列201的橫截面結構圖。在絕緣膜132上形成第一金屬布線119和第二金屬布 線121，並且在所述第一金屬布線119上的每個行方向(相對於紙面的垂直方向)和每個列 方向(相對於附圖的水平方向)上布置各第一開口 128 (參照圖4)，從而具有矩陣形式。因 此，屬於同一列的各可變電阻元件的第一電極126通過充當在所述列方向上延伸的位線的 第三金屬布線120彼此相連，並且屬於同一行的各可變電阻元件的第二電極122通過在所 述行方向上延伸的第一金屬布線119彼此相連，從而構成所述存儲器單元陣列。此外，充當 所述位線的第三金屬布線120通過形成在第二開口 1 中的通路孔被連接到所述第二金屬 布線121 (參照圖4)。類似地，圖36示出當應用本發明的方法2來生產具有IR結構的存儲器單元陣列 時的存儲器單元陣列206的橫截面結構圖，圖37示出當應用本發明的方法3來生產具有IR 結構的存儲器單元陣列時的存儲器單元陣列207的橫截面結構圖。類似地，本發明的方法可以生產具有IDlR結構的存儲器單元陣列的非易失性半 導體存儲器設備，所述IDlR結構具有二極體或非線性元件以作為將被連接到所述第一金 屬布線119的選擇元件。(3)另外，在上述實施例中的沉積所述可變電阻器膜的步驟中，可以通過使用適當 的沉積技術來控制所述可變電阻器的膜厚度，比如準直濺射、長拋濺射或電離濺射之類的 定向濺射或者CVD方法、ALD方法。(4)另外，雖然上面把氧化鉭(Ta2O5)用於所述可變電阻器，但是也可以使用諸如NiO、CoO2, TiO2或HfO2之類的過渡金屬氧化物、氧化鋁或者過渡金屬氮氧化物。(5)此外，雖然在上述實施例中所述基本襯底是半導體襯底，但是也可以使用玻璃 襯底或塑料襯底。另外，雖然在上面充當選擇元件的電晶體是MOS電晶體，但是也可以使用 雙極型電晶體或薄膜電晶體(TFT)。在這種配置中，可以在用於液晶顯示器的襯底上形成所 述非易失性半導體存儲器設備。圖11示出把薄膜電晶體用作本發明的設備100中的選擇元件的配置，其中薄膜晶 體管102由柵極絕緣膜110、柵極電極112、漏極電極115和源極電極117構成並且被形成 在玻璃襯底108的上表面上，所述薄膜電晶體102的漏極電極115通過接觸插頭137和第 一金屬布線119被連接到所述可變電阻元件104，從而形成存儲器單元陣列202。類似地，圖38示出把薄膜電晶體用作本發明的設備IOOa中的選擇元件的存儲器 單元陣列208，圖39示出把薄膜電晶體用作本發明的設備IOOb中的選擇元件的存儲器單元 陣列209。本發明可以應用於非易失性半導體存儲器設備，並且可以特別應用於具有可變電 阻元件的非易失性半導體存儲器設備，在所述可變電阻元件中，通過施加電壓來變換電阻 態，並且按照非易失性的方式保持其變換後的電阻態。
權利要求
1.一種非易失性半導體存儲器設備，包括布置成矩陣形式的多個可變電阻元件，每個所述可變電阻元件包括第一電極、第二電 極、以及夾在所述第一電極和所述第二電極之間的可變電阻器，其中通過在所述第一電極 和所述第二電極之間施加電壓來使得由所述第一電極與所述第二電極之間的電流-電壓 特性所表示的電阻態變換到兩個或更多個不同狀態，並且按照非易失性的方式保持所述變 換後的電阻態，其中，在第一金屬布線上方形成第一開口，以便穿透提供在所述第一金屬布線上的層間絕緣膜；在與所述第一金屬布線提供為同一層的第二金屬布線上方形成第二開口，以便穿透提 供在所述第二金屬布線上的層間絕緣膜；在具有底部和側壁的所述第一開口的至少整個底部上形成所述可變電阻器以便與所 述第一金屬布線相接觸，並且所述第一電極被形成為覆蓋所述第一開口中的所述可變電阻 器，使得所述可變電阻元件由所述可變電阻器、所述第一電極、以及作為所述第一金屬布線 的至少一部分的所述第二電極形成；以及所述可變電阻器沿著所述第二開口的側壁存在於其底部的內周部分，在所述第二開口 的底部的中心部分提供不具有所述可變電阻器的接觸區；以及第三金屬布線被形成為通過所述接觸區被直接連接到所述第二金屬布線。
2.根據權利要求1所述的非易失性半導體存儲器設備，其中，所述第一開口的側壁和所述第二開口的側壁都被所述可變電阻器所覆蓋。
3.根據權利要求1或2所述的非易失性半導體存儲器設備，其中， 所述第一電極以插頭的形式被填充在所述第一開口中。
4.根據權利要求1或2所述的非易失性半導體存儲器設備，其中， 所述第二開口的開口面積大於所述第一開口的開口面積。
5.根據權利要求1或2所述的非易失性半導體存儲器設備，其中，所述第三金屬布線被直接連接到所述第二金屬布線和形成在所述第一開口中的第一 電極。
6.根據權利要求1或2所述的非易失性半導體存儲器設備，其中，按照矩陣的形式在行和列的方向上把多個第一開口布置在所述第一金屬布線上方； 屬於同一列的第一電極通過在所述列方向上延伸的第三金屬布線彼此連接； 關於每個所述第一開口來提供多個選擇元件，每個所述選擇元件的一端通過島狀的第 一金屬布線被連接到所述第二電極；以及屬於同一行的選擇元件的另一端通過在所述行方向上延伸的第四布線彼此連接。
7.根據權利要求6所述的非易失性半導體存儲器設備，其中， 所述選擇元件是電晶體。
8.根據權利要求7所述的非易失性半導體存儲器設備，其中， 所述選擇元件是薄膜電晶體。
9.根據權利要求1或2所述的非易失性半導體存儲器設備，其中，按照矩陣的形式在行和列的方向上把多個第一開口布置在所述第一金屬布線上方； 屬於同一列的第一電極通過在所述列方向上延伸的第三金屬布線彼此連接；以及屬於同一行的第二電極通過在所述行方向上延伸的第一金屬布線彼此連接。
10.根據權利要求1或2所述的非易失性半導體存儲器設備，其中， 所述可變電阻器由過渡金屬氧化物或氧化鋁或者過渡金屬氮氧化物形成。
11.根據權利要求10所述的非易失性半導體存儲器設備，其中，所述可變電阻器由包含從至少Ni、Co、Ti、Ta、Hf、W、Cu和Al中選擇的一種元素的氧化 物或氮氧化物形成。
12.一種用於生產非易失性半導體存儲器設備的方法，包括在襯底上形成第一金屬布線和第二金屬布線，並且在所述第一金屬布線和所述第二金 屬布線上形成可變電阻器；在整個表面上形成層間絕緣膜以覆蓋所述可變電阻器；在所述第一金屬布線上的所述層間絕緣膜中形成其深度達到所述可變電阻器的第一 開口，並且在所述第二金屬布線上的所述層間絕緣膜中形成其深度達到所述可變電阻器的第二開口 ；在整個表面上沉積第一電極，以便完全填充所述第一開口，但是不完全填充並且不覆 蓋所述第二開口；對所述第一電極進行背蝕刻，直到在所述第二開口中暴露出所述可變電阻器的表面， 其中所述第一開口被所述第一電極填充；對所述第二金屬布線上的所述可變電阻器進行背蝕刻，直到在所述第二開口中暴露出 所述第二金屬布線的表面，其中所述第一開口被所述第一電極填充；以及在所述第二開口中所暴露出的第二金屬布線上以及在所述第一開口中所形成的第一 電極上形成第三金屬布線。
13.一種用於生產非易失性半導體存儲器設備的方法，包括在襯底上形成全都包含最上方氧化目標金屬膜的第一金屬布線和第二金屬布線； 在整個表面上形成層間絕緣膜以覆蓋所述第一金屬布線和所述第二金屬布線； 在所述第一金屬布線上的所述層間絕緣膜中形成其深度達到所述氧化目標金屬膜的 第一開口，並且在所述第二金屬布線上的所述層間絕緣膜中形成其深度達到所述氧化目標 金屬膜的第二開口；對暴露於所述第一開口和所述第二開口的底部的所述氧化目標金屬膜進行氧化，並且 形成包含所述氧化目標金屬膜的氧化物的可變電阻器；在整個表面上沉積第一電極，以便完全填充所述第一開口，但是不完全填充並且不覆 蓋所述第二開口；對所述第一電極進行背蝕刻，直到在所述第二開口中暴露出所述可變電阻器的表面， 其中所述第一開口被所述第一電極填充；通過背蝕刻去除在所述第二開口中所暴露出的所述可變電阻器，其中所述第一開口被 所述第一電極填充；以及在所述第二開口中所暴露出的第二金屬布線上以及在所述第一開口中所形成的第一 電極上形成第三金屬布線。
14.一種用於生產非易失性半導體存儲器設備的方法，包括 在襯底上形成第一金屬布線和第二金屬布線；在整個表面上形成層間絕緣膜以覆蓋所述第一金屬布線和所述第二金屬布線； 在所述第一金屬布線上的所述層間絕緣膜中形成其深度達到所述第一金屬布線的第 一開口，並且在所述第二金屬布線上的所述層間絕緣膜中形成其深度達到所述第二金屬布 線的第二開口；在整個表面上沉積可變電阻器，以便不完全填充所述第一開口和所述第二開口，並且 不覆蓋所述第一開口和所述第二開口 ；在整個表面上沉積第一電極，以便完全填充所述第一開口，但是不完全填充並且不覆 蓋所述第二開口；對所述第一電極進行背蝕刻，直到在所述第二開口中暴露出所述可變電阻器的表面， 其中所述第一開口被所述第一電極填充；對所述可變電阻器進行背蝕刻，直到在所述第二開口中暴露出所述第二金屬布線的表 面，其中所述第一開口被所述第一電極填充；以及在所述第二開口中所暴露出的第二金屬布線上以及在所述第一開口中所形成的第一 電極上形成第三金屬布線。
15.根據權利要求12所述的用於生產所述非易失性半導體存儲器設備的方法，其中， 在形成所述可變電阻器的步驟中，在整個表面上沉積所述可變電阻器。
16.根據權利要求12到14中的任一項所述的用於生產所述非易失性半導體存儲器設 備的方法，其中，在形成所述第一開口和所述第二開口的步驟中，所述第二開口的開口面積被形成為大 於所述第一開口的開口面積。
17.根據權利要求12到14中的任一項所述的用於生產所述非易失性半導體存儲器設 備的方法，還包括形成連接到所述第一金屬布線的選擇元件。
18.根據權利要求17所述的用於生產所述非易失性半導體存儲器設備的方法，其中， 所述選擇元件是電晶體。
19.根據權利要求18所述的用於生產所述非易失性半導體存儲器設備的方法，其中， 所述選擇元件是薄膜電晶體。
20.根據權利要求12到14中的任一項所述的用於生產所述非易失性半導體存儲器設 備的方法，其中，所述可變電阻器由過渡金屬氧化物或氧化鋁或者過渡金屬氮氧化物形成。
21.根據權利要求20所述的用於生產所述非易失性半導體存儲器設備的方法，其中， 所述可變電阻器由包含從至少Ni、Co、Ti、Ta、Hf、W、Cu和Al中選擇的一種元素的氧化物或氮氧化物形成。
全文摘要
本發明公開了非易失性半導體存儲器設備及其生產方法。所述非易失性半導體存儲器設備具有的結構使得，成本低，並且生產率和產能較高。在第一金屬布線119和第二金屬布線121上方同時分別形成第一開口128和第二開口129，所述第一金屬布線119和所述第二金屬布線121被提供為在其上形成用於選擇存儲器單元的電晶體的襯底上的同一層。隨後，在整個表面上沉積可變電阻器124和上方電極126，以便用所述上方電極126完全填充所述第一開口128但是用其不完全填充所述第二開口129。其後，在所述第一開口128中形成可變電阻元件104並且同時在所述第二開口129中形成用以連接到第三金屬布線(位線)的通路孔。
文檔編號H01L21/768GK102104047SQ20101059156
公開日2011年6月22日 申請日期2010年12月16日 優先權日2009年12月16日
發明者井上雄史 申請人:夏普株式會社