薄膜電晶體陣列面板的製作方法
2023-09-13 16:47:20 1
薄膜電晶體陣列面板的製作方法
【專利摘要】本發明提供了一種薄膜電晶體陣列面板。該薄膜電晶體陣列面板包括：柵線；數據線，與柵線絕緣並且交叉柵線；以及短接條，設置在顯示區域外側，在顯示區域中柵線交叉數據線。短接條交疊數據線的設置在顯示區域外側的部分。短接條包括半導體材料。
【專利說明】
薄膜電晶體陣列面板
【技術領域】
[0001]示例性實施例涉及一種薄膜電晶體陣列面板、其製造方法以及包括該薄膜電晶體陣列面板的顯示裝置。
【背景技術】
[0002]常規顯示裝置包括例如液晶顯示器、有機發光顯示器、等離子體顯示器、場發射顯示器、電泳顯示器、電潤溼顯示器等。這些顯示器一般地包括顯示面板和配置為驅動該顯示面板的驅動器。顯示面板可以包括上顯示面板和其上形成薄膜電晶體的薄膜電晶體陣列面板。顯示面板通常分成顯示區域和圍繞顯示區域的外圍區域。驅動器和其他的配線一般地形成在外圍區域中。
[0003]薄膜電晶體陣列面板通常利用幾個蝕刻工藝形成。當配線的寬度(通常設計為彼此相同)由於例如蝕刻工藝中的處理差異而形成為具有不同的寬度時，出現影響顯示品質的問題。例如，當數據線的線寬度彼此不同時，通過與數據線連接的像素顯示的圖像可以顯示得比預期的更暗或更亮。
[0004]在此背景部分公開的以上信息僅用於增強對本發明構思的背景的理解，因此其可以包含不形成本國中為本領域普通技術人員已經知曉的現有技術的信息。
【發明內容】
[0005]示例性實施例提供一種薄膜電晶體陣列面板以及其製造方法，該薄膜電晶體陣列面板配置為防止(或另外地減少)至少部分地由製造期間的靜電積累和/或放電引起的缺陷。
[0006]示例性實施例提供包括該薄膜電晶體陣列面板的顯示裝置。
[0007]另外的方面將在以下的詳細說明中被闡述，並將部分地從此公開而變得明顯，或者可以通過實踐本發明構思而掌握。
[0008]根據示例性實施例，一種薄膜電晶體陣列面板包括:柵線；數據線，與柵線絕緣並且交叉柵線；以及短接條，設置在顯示區域外側，在顯示區域中柵線交叉數據線。短接條分別交疊數據線的設置在顯示區域外側的部分。短接條包括半導體材料。
[0009]根據示例性實施例，一種製造薄膜電晶體陣列面板的方法包括:在基板上形成柵線；在柵線上形成柵絕緣層；在柵絕緣層上形成半導體材料；在半導體材料上形成導電材料；在導電材料上形成光致抗蝕劑；以及圖案化光致抗蝕劑。圖案化的光致抗蝕劑包括:第一區域，暴露導電材料的部分；第一厚度的第二區域；以及第二厚度的第二區域，第二厚度不同於第一厚度。該方法還包括:通過使用圖案化的光致抗蝕劑作為掩模蝕刻導電材料和半導體材料而形成數據線、電晶體電極、半導體層以及連接到數據線的短接條；以及通過蝕刻短接條形成短接條部分。
[0010]根據示例性實施例，一種顯示裝置包括:柵線；數據線，與柵線絕緣並且交叉柵線，數據線包括第一端部和第二端部，第一端部包括數據焊盤，第二端部設置在半導體材料的島上；以及像素，連接到柵線和數據線，像素配置為響應於經由柵線和數據線接收的信號而顯示圖像。
[0011]根據示例性實施例，短接條可以使用連接到配線的半導體層形成在顯示裝置的外圍區域中。以這樣的方式，當靜電在製造配線的工藝期間產生時，靜電可以被分配到短接條，從而分配到多條配線。在形成配線之後，短接條可以被斷開，從而靜電可以從每條配線去除並且每條配線可以傳輸獨立的信號。此外，示例性實施例使得薄膜電晶體陣列面板的配線能夠形成為具有基本上一致的寬度以防止(或至少減少)與亮度惡化有關的問題，在配線形成為具有不同的寬度時與亮度惡化有關的問題否則會發生。
[0012]以上的概括說明和隨後的詳細說明是示例性的和說明性的，並且旨在提供對所要求保護的主題的進一步說明。
【專利附圖】
【附圖說明】
[0013]附圖被包括以提供對本發明構思的進一步理解，附圖被併入並且構成本說明書的一部分，附圖示出本發明構思的示例性實施例，並與描述一起用來解釋本發明構思的原理。
[0014]圖1是根據示例性實施例的薄膜電晶體陣列面板的布局圖。
[0015]圖2是根據示例性實施例的圖1的薄膜電晶體陣列面板的短接條部分的放大布局圖。
[0016]圖3是根據示例性實施例的圖2的短接條部分沿剖面線I1-1I截取的截面圖。
[0017]圖4至圖6是根據示例性實施例的處於各個製造階段的薄膜電晶體陣列面板的相應截面圖。
[0018]圖7和圖8是根據示例性實施例的處於各個製造階段的薄膜電晶體陣列面板的相應截面圖。
[0019]圖9是根據示例性實施例的薄膜電晶體陣列面板的部分區域的放大布局圖。
[0020]圖10是根據示例性實施例的圖9的薄膜電晶體陣列面板的部分區域沿剖面線X-X截取的截面圖。
[0021]圖11至圖18是根據示例性實施例的處於各個製造階段的圖10的薄膜電晶體陣列面板的顯示區域和外圍區域的相應截面圖。
[0022]圖19是根據示例性實施例的薄膜電晶體陣列面板的截面圖。
【具體實施方式】
[0023]在以下的描述中，為了說明的目的，闡述了許多具體細節以便提供對各個示例性實施例的透徹理解。然而，顯然的是，可以實施各個示例性實施例，而沒有這些具體的細節或具有一種或多種等同布置。在其他情形下，已知的結構和裝置以方框圖的形式示出以便避免不必要地模糊各個示例性實施例。
[0024]在附圖中，為了清晰和描述的目的，層、膜、面板、區域等的尺寸和相對尺寸可以被誇大。此外，相同的附圖標記表示相同的元件。
[0025]當稱一個元件或層「在」另一元件或層「上」、「連接到」或「聯接到」另一元件或層時，它可以直接在另一元件或層上、直接連接到或聯接到另一元件或層，或者可以存在居間元件或層。然而，當稱一個元件「直接在」另一元件或層「上」、「直接連接到」或「直接聯接至IJ」另一元件或層時，不存居間元件或層。為了此公開的目的，「x、Y和Z中的至少一個」和「從由x、Y和Z構成的組中選擇的至少一個」可以被解釋為僅X、僅Y、僅Z或Χ、Υ和Z中的兩個或更多的任意組合，諸如例如XYZ、XYY、YZ和TL。相同的附圖標記始終指代相同的元件。如這裡所使用的，術語「和/或」包括一個或多個相關列舉項目的任意和所有組合。
[0026]雖然這裡可以使用術語第一、第二等來描述各種元件、組件、區域、層和/或部分，但這些元件、組件、區域、層和/或部分不應受到這些術語限制。這些術語被用於將一個元件、組件、區域、層和/或部分與另一元件、組件、區域、層和/或部分區別開。因此，以下討論的第一元件、組件、區域、層和/或部分可以稱為第二元件、組件、區域、層和/或部分而沒有背離本公開的教導。
[0027]為了描述的目的，這裡可以使用諸如「在…之下」、「在...下面」、「下」、「在…之上」、「上」等空間關係術語以描述如附圖中所示的一個元件或特徵與另一個(些)元件或特徵的關係。空間關係術語旨在涵蓋除了附圖中所示取向之外裝置在使用、操作和/或製造中的不同取向。例如，如果附圖中的裝置翻轉過來，被描述為「在」其他元件或特徵「之下」或「下面」的元件將會取向在其他元件或特徵「之上」。因此，示例性術語「在...下面」能夠涵蓋之上和之下兩種取向。此外，裝置可以另外地取向(旋轉90度或在其他取向)，因此這裡所使用的空間關係描述語應相應地解釋。
[0028]這裡所使用的術語是為了描述特定實施例的目的，並非要進行限制。如這裡所使用的，除非上下文另有明確表述，否則單數形式「一」和「該」均旨在也包括複數形式。而且，術語「包括」和/或「包含」，當在本說明書中使用時，指明了所述特徵、整體、步驟、操作、元件、部件和/或其組的存在，但並不排除一個或多個其他特徵、整體、步驟、操作、元件、部件和/或其組的存在或增加。
[0029]這裡參照截面圖描述各個示例性實施例，這些圖為理想化示例性實施例和/或中間結構的示意圖。因而，由例如製造技術和/或容差引起的圖示形狀的差異是可能發生的。因此，這裡公開的示例性實施例不應被解釋為限於示出的區域的特定形狀，而是包括由例如製造引起的形狀偏差。例如，圖示為矩形的注入區將通常具有圓化或彎曲的特徵和/或在其邊緣處的注入濃度的梯度而不是從注入區到非注入區的二元變化。類似地，通過注入形成的埋入區可以導致在埋入區與通過其發生注入的表面之間的區域中的某些注入。因此，附圖中所示的區域在本質上是示意性的，它們的形狀並非要示出器件的區域的實際形狀，也並非要進行限制。
[0030]除非另行定義，這裡使用的所有術語(包括技術術語和科學術語)都具有本公開為其一部分的領域內的普通技術人員所通常理解的同樣的含義。諸如通用詞典中所定義的術語，除非這裡加以明確定義，否則應當被解釋為具有與它們在相關領域的語境中的含義相一致的含義，而不應被解釋為理想化的或過度形式化的意義。
[0031]圖1是根據示例性實施例的薄膜電晶體陣列面板的布局圖。
[0032]根據示例性實施例，薄膜電晶體陣列面板100可以包括包含像素PX的顯示區域300和在顯示區域300外側(例如，圍繞顯示區域300)的外圍區域。上顯示面板(未示出)可以設置在薄膜電晶體陣列面板100的上側以形成顯示面板。顯示面板可以與例如液晶顯示面板、有機發光顯示面板、等離子體顯示面板、場發射顯示面板、電泳顯示面板、電潤溼顯示面板等結合地使用。
[0033]在第一(例如，水平)方向上延伸的柵線121可以形成在薄膜電晶體陣列面板100上。柵極焊盤129可以形成在柵線121的一側的端部處。柵極焊盤129可以被暴露於密封構件380的外側。在第二(例如，垂直)方向上延伸的數據線171也可以形成在薄膜電晶體陣列面板100上。數據線171可以與柵線121絕緣並且交叉柵線121。數據線171和柵線121可以電連接到像素PX。也就是說，每個像素PX可以連接到至少一條柵線121和至少一條數據線171。應注意，取決於實施方式，像素PX可以由通過柵線121交叉數據線171形成的相應劃分來限定。數據焊盤179可以形成在數據線171的一側的端部處。數據焊盤179可以被暴露於密封構件380的外側。
[0034]如圖1所示，切斷的短接條(cut shorting bar) 159可以位於相應的數據線171的另一側。也就是說，對於每條數據線171，第一端部可以連接到數據焊盤179，第二端部可以連接到切斷的短接條159。切斷的短接條159可以在第一方向上延伸，從而交叉並交疊數據線171。應指出，切斷的短接條159不與數據線171絕緣。切斷的短接條159可以由任何適合的半導體材料形成。取決於配置，切斷的短接條159可以在垂直於數據線171的方向(例如，水平方向)上暴露，或者可以不在垂直於數據線171的方向(例如，水平方向)上暴露。
[0035]根據示例性實施例，數據線171和切斷的短接條159可以被鈍化層(未示出)覆蓋，如將參照圖4更詳細地描述的。為此，通過其可暴露下層(未示出)的接觸孔(未示出)可以形成在鈍化層中，切斷的短接條159的切斷部分可以對應於接觸孔，或者可以被接觸孔切斷。這將在後面更詳細地描述。
[0036]密封構件380可以圍繞顯示區域300的外圍區域，並可以交疊切斷的短接條159。當密封構件380交疊切斷的短接條159時，可以減小外圍區域的尺寸。然而，應注意，密封構件380可以不完全地覆蓋外圍區域。
[0037]將參照圖2和圖3更詳細地描述切斷的短接條159的結構。
[0038]圖2是根據示例性實施例的圖1的薄膜電晶體陣列面板的短接條部分的放大布局圖。圖3是根據示例性實施例的圖2的短接條部分沿剖面線I1-1I截取的截面圖。應注意，圖2對應於圖1的區域A。
[0039]如圖2所示，切斷的短接條159可以在數據線171的端部(例如，在數據線171的下側的端部)處在第一方向上伸長。切斷的短接條159的縱向方向可以垂直(或基本上垂直)於數據線171延伸的方向。然而，應考慮到，切斷的短接條159的縱向方向可以不垂直(或基本垂直)於數據線171延伸的方向。例如，切斷的短接條159可以平行(或基本上平行)於數據線171的縱向方向而縱向地延伸。
[0040]根據示例性實施例，切斷的短接條159可以由與數據線171的下部接觸的半導體形成，並且形成在與數據線171延伸的縱向方向垂直(或基本上垂直)的方向上。歐姆接觸層(未示出)可以形成在數據線171和短接條159之間。短接條159可以由任何適合的半導體材料形成，諸如例如氧化物半導體材料，例如非晶矽、銦鎵鋅氧化物(IGZO)等。當短接條159被切斷時，可能在數據線171中產生高電壓諸如靜電。高電壓還可以通過由半導體材料形成的短接條159傳輸到其他數據線171，使得當數據線171正在形成時靜電可以跨過大量數據線171分配，如將在結合圖11-圖18的描述中變得更明顯的。
[0041]在示例性實施例中，切斷的短接條159可以通過形成布置在水平方向上(例如，設置在相鄰的數據線171之間)的接觸孔(例如，接觸孔189)而被切斷。也就是說，當在平面圖中觀看時，接觸孔189的邊界表面可以對應於切斷的短接條159的端部。
[0042]開路/短路(OS)焊盤178可以形成在數據線171中切斷的短接條159的內側。開路/短路焊盤178可以用於施加電壓到對應的焊盤，諸如在製造數據線171的工藝之後，以檢查在相鄰的數據線171中是否存在短路或斷路。這可以稱為OS測試。當經由開路/短路焊盤178進行OS測試時，短接條159可以被斷開並可以被認為是切斷的短接條159。
[0043]參照圖3的截面圖，柵絕緣層140可以設置在絕緣基板110上。切斷的短接條159可以設置在柵絕緣層140上，數據線171可以分別設置在切斷的短接條159上。數據線171和短接條159可以被鈍化層180覆蓋，或換言之，鈍化層180可以設置在數據線171和短接條159上。接觸孔189可以形成在鈍化層180中。每個接觸孔189被定位為使得短接條159的切斷面被暴露。
[0044]將參照圖4至圖6描述製造切斷的短接條159的方法。
[0045]圖4至圖6是根據示例性實施例的處於各個製造階段的薄膜電晶體陣列面板的相應截面圖。
[0046]柵線(未示出)形成在絕緣基板110上。包括柵線121的絕緣基板110被柵絕緣層140覆蓋，或換言之，柵絕緣層140形成在柵線121和絕緣基板110上。半導體材料159』和用於數據線171的材料171』形成在柵絕緣層140上。也就是說，半導體材料159』可以形成在柵絕緣層140上並且材料171』可以形成在半導體材料159』上。如所示，數據線171形成為單層，因而用於數據線171的材料171』形成為單層。然而，可想到的是，數據線171可以形成為多層結構。因而，用於數據線171的材料171』可以形成為單層或多層。
[0047]光致抗蝕劑可以形成在用於數據線的材料171』上。光致抗蝕劑可以利用掩模(未示出)來曝光以形成光致抗蝕劑圖案。應注意，可以在形成於絕緣基板110上的結構的一個或多個部分(未示出)中去除光致抗蝕劑(或光致抗蝕劑圖案)。此示例結合圖13被更詳細地描述。形成有光致抗蝕劑的區域包括具有彼此不同的高度的兩個區域280-1和280-1』，如圖4所示。第一區域280-1』是具有相對小的高度的區域，第二區域280-1是具有相對大的高度的區域。應注意，掩模的形成第一區域280-1』的區域可以包括狹縫圖案、半透射半反射圖案或任何其他適合的圖案以能夠形成較小的高度與較大的高度。
[0048]如圖5所示，可以進行蝕刻工藝。在其中沒有形成光致抗蝕劑的區域中，用於數據線的材料171』和半導體材料159』兩者被蝕刻。以這樣的方式，柵絕緣層140的相應部分可以被暴露。在其中光致抗蝕劑形成得較薄的區域諸如第一區域280-1』中，用於數據線的材料171』被蝕刻，但是半導體材料159』沒有被蝕刻。在其中光致抗蝕劑形成得較厚的區域諸如第二區域280-1中，用於數據線的材料171』沒有被蝕刻，光致抗蝕劑280-1的至少一些可以在蝕刻工藝之後保留。數據線171的圖案可以在完成上述蝕刻工藝時完成。半導體材料159』也可以被蝕刻以完成短接條159的形成。以這樣的方式，半導體材料159』可以設置在數據線171下面，形成在其中沒有設置數據線171的區域中的半導體材料159』可以對應於短接條159或薄膜電晶體的溝道。
[0049]光致抗蝕劑280-1可以被去除，如圖6所示。鈍化層180可以形成在數據線171和短接條159上。接觸孔189可以形成在鈍化層180中，如圖3所示。在示例性實施例中，接觸孔189可以通過蝕刻鈍化層180並且同時切斷短接條159以形成切斷的短接條159而形成。由於當接觸孔189被蝕刻時切斷的短接條159被切斷，所以接觸孔189的內表面的一部分可以對應於短接條159的暴露表面(例如，切斷面)。
[0050]然而，可想到的是，切斷的短接條159可以以任何適合的方式諸如關於圖7和圖8描述的方式來配置。
[0051]圖7和圖8是根據示例性實施例的處於各個製造階段的薄膜電晶體陣列面板的相應截面圖。
[0052]如圖7所示，切斷的短接條159具有其中數據線171的側表面對應於短接條159的切斷面的結構。以這樣的方式，覆蓋數據線171的鈍化層180的接觸孔189被形成以對應於數據線171的寬度，或者短接條159通過單獨的蝕刻工藝被切斷以對應於數據線171的寬度。然而，應注意，由於在切斷的短接條159的蝕刻工藝中的底切，所以短接條159的橫向端部可以從數據線171的橫向端部向內定位。
[0053]圖8示出將相鄰的數據線171之間的短接條159切斷成兩個或更多部分的結構。也就是說，在通過在相鄰的數據線171之間的鈍化層180中形成兩個或更多接觸孔189來形成接觸孔時，不交疊數據線171的島狀短接條159-1可以形成在切斷的短接條159之間。如圖8所示，形成兩個島形短接條；然而，可以形成任何適合數目的島狀短接條159-1。如圖8中可見，切斷的短接條159的結構可以通過在鈍化層180中形成三個接觸孔189而形成。還可想到的是，短接條159可以經由單獨的蝕刻工藝來蝕刻以便切斷短接條159。
[0054]現在將結合包括形成為薄膜電晶體陣列面板的部分的像素電極和公共電極的液晶顯示器實施方式來描述示例性薄膜電晶體陣列面板以及其製造方法。將參照圖9和圖10主要地描述薄膜電晶體陣列面板的切斷的短接條159的一部分。將結合圖11-圖18描述製造該薄膜電晶體陣列面板的方法。
[0055]圖9是根據示例性實施例的薄膜電晶體陣列面板的部分區域的放大布局圖。圖10是圖9的薄膜電晶體陣列面板的局部區域沿剖面線X-X截取的截面圖。
[0056]圖9示出了設置在數據線171的一端部處的薄膜電晶體陣列面板的一部分，該端部與數據線171的可設置數據焊盤的端部相反，數據焊盤配置為施加數據電壓到數據線171。示出的部分可以包括其中可形成修復配線的修復部分177、方便於進行OS測試的開路/短路焊盤部分178以及切斷的短接條159。修復部分177可以設置在數據線171的包括數據焊盤的相反端部和開路/短路焊盤部分178之間。開路/短路焊盤部分178可以設置在修復部分177與切斷的短接條159之間。
[0057]根據示例性實施例，修復部分177可以不與數據線171直接連接。為此，修復部分177可以包括在關於數據線171將要進行修復時可連接到數據線171的結構。還想到的是，代替修復部分177(或除了修復部分177之外)，可以提供靜電防止部分。例如，靜電防止部分可以設置在其中設置修復部分177的位置處。靜電防止部分可以包括薄膜電晶體以及配置為將靜電從薄膜電晶體陣列面板安全地釋放到例如圖9的薄膜電晶體陣列面板之外的一個或多個結構。
[0058]開路/短路焊盤部分178可以包括連接到相應的數據線171的多個開路/短路焊盤。數據線171的寬度可以增大以形成開路/短路焊盤。開路/短路焊盤部分178可以用於確定是否數據線171包括與相鄰的數據線的短路或者是否數據線171包括斷路。應注意，經由開路/短路焊盤的OS測試可以在已經形成數據線171之後通過施加電壓到相應的開路/短路焊盤來進行。
[0059]多個短接條159可以布置在第一(例如，水平)方向上，第一方向可以垂直(或基本上垂直)於數據線171縱向地延伸的第二(例如，垂直)方向。短接條159可以設置在開路/短路焊盤部分178和薄膜電晶體陣列面板的顯示區域的外圍部分之間。以這樣的方式，短接條159可以交疊密封構件380。
[0060]短接條159可以由半導體材料形成，其是與用於形成數據線171不同的材料。短接條159用於在短接條159與數據線171接觸時從數據線171轉移靜電。應注意，在完成數據線171之前，短接條159沒有從數據線171斷開，使得產生的靜電可以從數據線171去除。當數據線171完成時，短接條159被斷開。在短接條159被斷開之後，OS測試可以利用各個不同的數據電壓使用開路/短路焊盤部分178進行。
[0061]根據示例性實施例，當短接條159被蝕刻以在覆蓋數據線171的鈍化層180和185中形成接觸孔189時，短接條159可以被斷開。此蝕刻工藝將短接條159彼此斷開，從而將短接條159從數據線171斷開。此外，短接條159可以交疊密封構件380的一部分以減小顯示區域DA的外部外圍區域的寬度。
[0062]參照圖10，柵絕緣層140可以設置在絕緣基板110上，短接條159可以設置在柵絕緣層140上，數據線171可以分別設置在短接條159上。數據線171和短接條159可以被鈍化層180和185覆蓋。接觸孔189可以形成在鈍化層180和185中。接觸孔189可以定位為使得短接條159的切斷面被暴露於接觸孔189的內部區域。換句話說，短接條159的切斷面可以形成接觸孔189的內表面的一部分。接觸孔189可以被密封構件380填充，密封構件380還可以設置在鈍化層185上。以這樣的方式，短接條159可以被稱為切斷的短接條159。
[0063]將參照圖11至圖18描述製造切斷的短接條159的方法。除了製造和切斷短接條159的工藝之外，還將描述形成液晶顯示面板中的薄膜電晶體、像素電極191和公共電極270的工藝。
[0064]圖11至圖18是根據示例性實施例的處於各個製造階段的圖10的薄膜電晶體陣列面板的顯示區域和外圍區域的相應截面圖。在圖11至圖18中，截面圖的左側示出顯示區域DA內的像素，截面圖的右側示出外圍區域中包括將要形成的短接條的區域。
[0065]如圖11所示，包括柵電極124的柵線可以通過在顯示區域中的絕緣基板110上形成用於柵線的金屬並且蝕刻設置在絕緣基板110上的金屬以圖案化包括柵電極124的柵線121而形成。柵絕緣層140可以形成為覆蓋包括柵電極124的柵線121。應注意，用於柵線121的金屬可以在外圍區域的短接條形成區域中形成然後被完全地去除。為此，柵絕緣層140形成在絕緣基板110上。
[0066]參照圖12，半導體材料159』和用於數據線171的材料171』形成在柵絕緣層140上。也就是說，半導體材料159』形成在柵絕緣層140上，用於數據線171的材料171』形成在半導體材料159』上。當數據線171形成為單層結構時，用於數據線171的材料171』形成為單層。然而，當數據線171形成為多層結構時，用於數據線171的材料171』可以形成為多於一層。半導體材料159』可以是任何適合的氧化物半導體材料，諸如例如非晶矽、IGZO等。儘管未示出，但是用於歐姆接觸層的材料可以形成在用於數據線171的材料171』和半導體材料159』之間。在用於歐姆接觸層的材料被形成的情形下，用於歐姆接觸層的材料可以被蝕刻為與用於數據線171的材料171』相同的圖案。
[0067]述及圖13，光致抗蝕劑形成在用於數據線171的材料171』上，光致抗蝕劑使用掩模(未示出)來曝光以形成光致抗蝕劑圖案。光致抗蝕劑(或光致抗蝕劑圖案)可以在一個或多個區域中被去除。第一區域280-1』可以形成為具有相對小的厚度，第二區域280-1可以形成為具有相對大的厚度。其中光致抗蝕劑被去除的區域可以對應於用於數據線171的材料171』和半導體材料159』兩者都將被去除的位置。形成為具有相對小的厚度的第一區域280-1』對應於用於數據線的材料171』將被去除但是半導體材料159』將保留的位置。形成為具有相對大的厚度的第二區域280-1對應於用於數據線171的材料171』和半導體材料159』將保留的位置。應注意，數據線171、數據焊盤、源電極173和漏電極175將形成在其中用於數據線171的材料171』保留的顯示區域中。短接條159將形成在用於數據線171的材料171』保留在外圍區域的示出部分中的位置。為此，半導體材料159』保留在其中用於數據線171的材料171』保留的那些位置下面。
[0068]根據示例性實施例，顯示區域中的用於數據線171的材料171將被去除但是半導體材料159』將保留的位置可以形成到薄膜電晶體的溝道區(例如，源電極和漏電極之間的空間)中，外圍區域中的用於數據線171的材料171』將被去除但是半導體材料159』將保留的位置對應於將形成短接條159的位置。
[0069]如圖14所示，用於數據線的材料171』或半導體材料159』使用光致抗蝕劑圖案作為掩模來蝕刻，直到光致抗蝕劑圖案當中的第一區域280-1』被去除。以這樣的方式，在其中沒有形成光致抗蝕劑圖案的區域中的用於數據線171的材料171』或半導體材料159』被蝕刻，例如在顯示區域中的區域。
[0070]參照圖15，半導體材料159在其中沒有形成光致抗蝕劑圖案的區域中被去除，位於光致抗蝕劑圖案中的第一區域280-1』中的用於數據線171的材料171』被去除。位於光致抗蝕劑圖案中的第二區域280-1中的用於數據線171的材料171』沒有被蝕刻以形成數據線171。柵絕緣層140也可以在其中沒有形成光致抗蝕劑圖案的區域中被部分地蝕刻。
[0071]當蝕刻進行直到圖15時，數據線171、數據焊盤、源電極173和漏電極175被形成。半導體材料159』保留在數據線171、數據焊盤、源電極173和漏電極175下面。暴露的半導體層154位於源電極173和漏電極175之間。暴露的半導體層154形成薄膜電晶體的溝道。
[0072]根據示例性實施例，數據線171在外圍區域中延伸的結構對應於在第一(例如，水平)方向上延伸的短接條159，第一方向垂直(或基本上垂直)於數據線171縱向地延伸的方向。以這樣的方式，短接條159形成在外圍區域中。短接條159將多個數據線171連接在一起。由於短接條159由半導體材料形成，所以當高電壓諸如靜電被施加時，電壓可以經由短接條159而分配到相鄰的數據線171，使得靜電不集中在特定的數據線171中。
[0073]上述蝕刻工藝是其中由金屬形成的數據線171失去電子以被離子化的氧化反應。當數據線171具有負靜電時，氧化反應惡化並且蝕刻速度降低。因而，具有負靜電的數據線171的配線的寬度會增大，因而，顯示缺陷會由於相對於其他數據線171的電阻差異而產生，其可以是與相鄰的數據線171的短路或數據線171的配線的寬度增大的結果。然而，在示例性實施例中，由於短接條159在數據線171正在被蝕刻時將數據線171連接在一起，所以靜電被分配到短接條159並遍及數據線171。因而，當靜電在蝕刻工藝之前或在數據線171的蝕刻工藝期間產生時，數據線171不表現出負靜電或至少被維持在相對相同的電壓水平。結果，可以均勻地形成數據線171的配線的寬度，因而可以改善顯示品質。
[0074]述及圖16，第一鈍化層180形成在柵絕緣層140、源電極173、半導體層154的暴露部分、漏電極175、短接條159和數據線171上。公共電極(例如，板狀的公共電極)270形成在顯示區域中的第一鈍化層180上。公共電極270可以由任何適合的透明導電材料形成。應注意，透明導電材料可以形成在外圍區域中的第一鈍化層180上，然後在透明導電材料被蝕刻時被去除以形成公共電極270。
[0075]如圖17所示，第二鈍化層185形成為覆蓋第一鈍化層180和公共電極270。接觸孔186和189通過去除第二鈍化層185和第一鈍化層180而形成。在顯示區域中，鈍化層180和185被蝕刻以便形成第一接觸孔186，漏電極175的一部分通過第一接觸孔186暴露。在短接條形成區域中，當第二接觸孔189形成在鈍化層180和185中時暴露的短接條159也被蝕刻以去除短接條159的部分。因而，形成切斷的短接條159。由於切斷的短接條159在形成第二接觸孔189時被切斷，所以第二接觸孔189的內表面和短接條159的切斷面可以對應於彼此。
[0076]參照圖18，在顯示區域中，像素電極191和連接像素電極191與漏電極的部分191-1形成在第二鈍化層185上。像素電極191可以由任何適合的透明導電材料形成。在短接條形成區域中，用於像素電極的材料可以形成並在像素電極191被圖案化(例如被蝕亥Ij)時去除。應注意，圖18示出其中密封構件380形成在短接條形成區域上的結構的一部分。包括密封構件380的部分可以與上顯示面板(未示出)聯接。圖18還示出設置在顯示區域中的包括液晶分子310的液晶層。儘管沒有示出，但是上顯示面板可以包括濾色器和/或光阻擋構件。
[0077]根據示例性實施例，短接條159可以在第二接觸孔189形成在鈍化層180和185中時形成，如圖17所示。然而，應注意，形成切斷的短接條159的步驟也可以在另一步驟中進行。例如，短接條159可以由半導體氧化物諸如IGZO形成，從而可以在形成接觸孔189時不被蝕刻。因而，短接條159可以在像素電極191被形成(例如被溼蝕刻)時被蝕刻。也就是說，通過接觸孔189暴露的短接條159可以通過用於像素電極191的蝕刻劑被溼蝕刻。以這樣的方式，由於溼蝕刻而形成的短接條159的切斷面可以從接觸孔189的邊界向內定位,這可由通過溼蝕刻劑形成的底切引起。
[0078]圖19是根據示例性實施例的薄膜電晶體陣列面板的截面圖。
[0079]如圖19所示，示出其中短接條159在相鄰的數據線171之間被切斷成兩個或更多島狀短接條部分的結構。也就是說，不交疊數據線171的一個或多個島狀短接條159-1可以形成在其上設置有數據線171的切斷的短接條159之間。島狀短接條159-1可以通過在相鄰的數據線171之間的鈍化層180和185中形成兩個或更多的第二接觸孔189而形成。應注意，數據線171的材料171-1可以保留在島狀短接條159-1的表面上，其在圖19中示出。應注意，圖19還示出其中三個第二接觸孔189形成在鈍化層180和185中的示例。此夕卜，取決於短接條159如何被切斷，短接條159可以經由單獨的蝕刻工藝被溼蝕刻。以這樣的方式，由於溼蝕刻而形成的短接條159的切斷面可以從接觸孔189的邊界向內定位，這可以由通過溼蝕刻劑形成的底切引起。為此，島形狀短接條159-1的切斷面也可以被底切。
[0080]儘管這裡已經描述了某些示例性實施例和實施方式，但是其他的實施例和修改將從此描述而變得明顯。因此，本發明構思不限於這樣的實施例，而是達到所給出的權利要求以及各種明顯的修改和等同布置的較寬範圍。
【權利要求】
1.一種薄膜電晶體陣列面板，包括: 柵線； 數據線，與所述柵線絕緣並且交叉所述柵線；以及 短接條，設置在顯示區域外側，在所述顯示區域中所述柵線交叉所述數據線， 其中所述短接條分別交疊所述數據線的設置在所述顯示區域外側的部分， 其中所述短接條包括半導體材料。
2.如權利要求1所述的薄膜電晶體陣列面板，其中: 所述數據線在第一方向上縱向地延伸；以及 所述短接條在交叉所述第一方向的第二方向上縱向地延伸。
3.如權利要求2所述的薄膜電晶體陣列面板，還包括: 至少一個島狀短接條，設置在所述數據線中的相鄰數據線之間。
4.如權利要求1所述的薄膜電晶體陣列面板，還包括: 密封構件， 其中所述短接條交疊所述密封構件的相應部分。
5.如權利要求1所述的薄膜電晶體陣列面板，還包括: 測試焊盤部分，設置在所述短接條與所述顯示區域之間。
6.如權利要求1所述的薄膜電晶體陣列面板，還包括: 鈍化層，設置在所述數據線和所述短接條上，所述鈍化層包括形成在其中的至少一個接觸孔， 其中所述至少一個接觸孔的內表面對應於所述短接條中的相鄰短接條的切斷面。
7.如權利要求6所述的薄膜電晶體陣列面板，還包括: 公共電極，設置在所述顯示區域中；以及 像素電極，設置在所述顯示區域中。
8.如權利要求7所述的薄膜電晶體陣列面板，其中: 所述鈍化層包括第一鈍化層和第二鈍化層； 所述公共電極設置在所述第一鈍化層和所述第二鈍化層之間； 所述像素電極設置在所述第二鈍化層上；以及 所述接觸孔延伸穿過所述第一鈍化層和所述第二鈍化層。
9.如權利要求1所述的薄膜電晶體陣列面板，其中所述短接條由氧化物半導體材料形成。
【文檔編號】H01L27/12GK104377206SQ201410392255
【公開日】2015年2月25日 申請日期:2014年8月11日 優先權日:2013年8月14日
【發明者】崔泰榮, 金保成, 樸在佑, 卞喜準, 李永旭, 崔汶根 申請人:三星顯示有限公司