一種防止上電過程中繼電器誤動作電路的製作方法

2023-10-07 07:03:49

專利名稱：一種防止上電過程中繼電器誤動作電路的製作方法
技術領域：
本實用新型涉及電力系統繼電保護領域，具體涉及一種防止上電過程中繼電器誤動作電路。
背景技術：
在電力系統繼電保護裝置中，在上電過程中，由於此時CPU還沒有正常工作，其IO引腳為不確定狀態，經過驅動後容易引起繼電器誤動。常規使用方法有以下幾種I、採用數據總線驅動，每個繼電器由兩個數據信號控制，且這兩個信號是相反的，再與一個CPU的IO引腳進行與，只有當所有條件滿足時，繼電器才會動作。這種方法的缺點是在上電過程中，IO引腳的狀態不確定，且控制信號有可能出現滿足要求的情況，有可能引起繼電器動作。2、在上面方法的基礎上進行改進，電路中主要包括CPU單元、解碼單元和驅動單元，CPU單元分別接於解碼單元和驅動單元，解碼單元接於驅動單元。將控制信號採用數據總線的同一根線，採用地址解碼方法，輸出給兩個驅動晶片(74LV574)，當向不同地址上寫值時，會引起繼電器動作。但這種方法仍然存在著下述的缺點在上電的過程中，雖然可能性很小，但存在驅動晶片74LV574初始狀態不一致，可能滿足引起繼電器動作的條件，也就是不能完全排除繼電器的誤動作。
發明內容本實用新型要提供一種防止上電過程中繼電器誤動作電路，以克服現有技術存在的不能完全排除繼電器的誤動作的問題。為了克服現有技術存在的問題，本實用新型提供的技術方案是一種防止上電過程中繼電器誤動作電路，包括CPU單元、解碼單元和驅動單元，CPU單元分別接於解碼單元和驅動單元，解碼單元接於驅動單元，其特徵在於所述CPU單元產生的復位信號直接輸入驅動單元；CPU單元輸出的繼電器驅動信號通過數據總線輸入驅動單元;CPU單元輸出的地址解碼控制信號輸入解碼單元；解碼單元輸出的解碼信號a和解碼信號b輸入驅動單元；其中所述解碼單元由晶片U2和晶片U3組成，晶片U2的型號為74LV138A，晶片U3的型號為74LV32，晶片U2的第I飛引腳和CPU單元相連接；晶片U2的第15引腳和晶片U3的第I引腳相連接，晶片U2的第16引腳和晶片U3的第4引腳相連接，晶片U3的第2引腳、第5引腳和CPU單元相連接；晶片U3的第3引腳、第6引腳和驅動單元相連接。上述驅動單元由晶片U4和晶片U5組成，晶片U4和晶片U5為74LV273。晶片U4和U5的第3引腳、第4引腳、第7引腳、第8引腳、第13引腳、第14引腳、第17引腳、第18引腳、第I引腳和CPU單元相連接；晶片U4的第11引腳、晶片U5的第11引腳和解碼單元相連接。本實用新型的設計思路是在裝置上電過程中，要保證驅動出口的電平為已知的固定電平，在CPU工作後，可根據電路情況將驅動信號進行調整。與現有技術相比，本實用新型的優點是解碼單元中的驅動晶片選用了 74LV273，74LV273是一個帶復位端的D觸發器，在上電過程中，可將CPU的復位引腳和74LV273的復位引腳進行連接，這樣在CPU沒有工作前，74LV273復位引腳為低電平復位輸出，不管此時輸入信號狀態和時鐘狀態如何，所有輸出端均為低電平。同時配合其它電路的改進，可完全保證在上電過程中繼電器不動作。

[0010]圖I是本設計電路原理框圖；圖2是CPU單元電路連接圖；圖3是解碼單元電路連接圖；圖4是驅動單元電路連接圖。附圖標記I-CPU單元,2-解碼單元,3-驅動單元。
具體實施方式
參見圖I :一種防止上電過程中繼電器誤動作電路，包括CPU單元I、解碼單元2和驅動單元3，CPU單元I分別接於解碼單元2和驅動單元3，解碼單元2接於驅動單元3。所說的CPU單元I產生的復位信號直接輸入驅動單元3 ；CPU單元I輸出的繼電器驅動信號通過數據總線輸入驅動單元3 ；CPU單元I輸出的地址解碼控制信號輸入解碼單元2 ;解碼單元2輸出的解碼信號a和解碼信號b輸入驅動單元3。參見圖2、圖3、圖4 :所說CPU單元I是由晶片Ul組成的，晶片Ul為TMS320F2812，它的第84引腳、第88引腳、第152引腳、第156引腳、第158引腳和解碼單元2相連接；它的第21引腳、第24引腳、第27引腳、第30引腳、第33引腳、第36引腳、第39引腳、第54引腳(低8位數據總線)、第160引腳和驅動單元3相連接。所說的解碼單元2由晶片U2和U3組成，晶片U2為74LV138A，晶片U3為74LV32。晶片U2的第I飛引腳和CPU單元相連接；晶片U2的第15引腳和晶片U3的第I引腳相連接，晶片U2的第16引腳和晶片U3的第4引腳相連接，晶片U3的第2引腳、第5引腳和CPU單元I相連接;晶片U3的第3引腳(解碼信號a引腳)、第6引腳(解碼信號b引腳)和驅動單元3相連接。所說的驅動單元3由晶片U4和晶片U5組成，晶片U4和晶片U5為74LV273。晶片U4和U5的第3引腳、第4引腳、第7引腳、第8引腳、第13引腳、第14引腳、第17引腳、第18引腳(低八位數據總線)、第I引腳和CPU單元I相連接；晶片U4的第11引腳、晶片U5的第11引腳和解碼單元2相連接。本設計方法還包括其它如供電電路等外圍的常規電路。本設計方法的工作原理是在上電過程中，CPU單元I的復位端輸出低電平，將驅動單元3中的74LV273輸出清零，從而保證在上電過程中驅動不輸出，不會引起繼電器誤動；在正常情況下，通過解碼單元2控制驅動單元3輸出，保證輸出的正常。
權利要求1.一種防止上電過程中繼電器誤動作電路，包括CPU單元(I)、解碼單元(2)和驅動單元(3)，CPU單元(I)分別接於解碼單元(2)和驅動單元(3)，解碼單元(2)接於驅動單元(3)，其特徵在於所述CPU單元(I)產生的復位信號直接輸入驅動單元(3);CPU單元(I)輸出的繼電器驅動信號通過數據總線輸入驅動單元(3) ;CPU單元(I)輸出的地址解碼控制信號輸入解碼單元(2);解碼單元(2)輸出的解碼信號a和解碼信號b輸入驅動單元(3)； 其中所述解碼單元(2)由晶片U2和晶片U3組成，晶片U2的型號為74LV138A，晶片U3的型號為74LV32，晶片U2的第I飛引腳和CPU單元相連接；晶片U2的第15引腳和晶片U3的第I引腳相連接，晶片U2的第16引腳和晶片U3的第4引腳相連接，晶片U3的第2引腳、第5引腳和CPU單元(I)相連接；晶片U3的第3引腳、第6引腳和驅動單元(3)相連接。
2.根據權利要求I所述的一種防止上電過程中繼電器誤動作電路，其特徵在於所述的驅動單元(3)由晶片U4和晶片U5組成，晶片U4和晶片U5為74LV273 ;晶片U4和U5的第3引腳、第4引腳、第7引腳、第8引腳、第13引腳、第14引腳、第17引腳、第18引腳、第I引腳和CPU單元(I)相連接；晶片U4的第11引腳、晶片U5的第11引腳和解碼單元(2)相連接。
專利摘要本實用新型涉及一種防止上電過程中繼電器誤動作電路。在電力系統繼電保護裝置中，在上電過程中，由於此時CPU還沒有正常工作，其IO引腳為不確定狀態，經過驅動後容易引起繼電器誤動。本實用新型的解碼單元中的驅動晶片選用了74LV273，74LV273是一個帶復位端的D觸發器，在上電過程中，可將CPU的復位引腳和74LV273的復位引腳進行連接，這樣在CPU沒有工作前，74LV273復位引腳為低電平復位輸出，不管此時輸入信號狀態和時鐘狀態如何，所有輸出端均為低電平。本實用新型可完全保證在上電過程中繼電器不動作。
文檔編號H01H47/02GK202363365SQ201020236080
公開日2012年8月1日 申請日期2010年6月24日 優先權日2010年6月24日
發明者貟國保 申請人:貟國保