一種基於dsp與fpga的單元級聯型變頻器的製造方法
2023-10-05 10:36:34
一種基於dsp與fpga的單元級聯型變頻器的製造方法
【專利摘要】本發明公開了一種基於DSP與FPGA的單元級聯型變頻器，包括主電路、DSP和FPGA；DSP用於從鍵盤接收輸入頻率並計算調製度，並將調製波頻率和電壓調製度通過獨特的SPI接口發送至FPGA；FPGA用於根據輸入的調製波頻率和電壓調製度產生SPWM調製信號以控制主電路中的功率管的通斷；主電路包括移相變壓器和級聯的n個功率模塊；n為整數，且n≥3；該基於DSP與FPGA的單元級聯型變頻器能靈活的調整載波頻率、調製波頻率、調製度，響應迅速，能有效保障變頻器的調速性能。
【專利說明】-種基於DSP與FPGA的單元級聯型變頻器
【技術領域】
[0001] 本發明涉及一種基於DSP與FPGA的單元級聯型變頻器。
【背景技術】
[0002] 隨著人們節能環保意思的加強，變頻器的應用越來越普及，但我國電機驅動系統 能源利用率卻非常低，尤其在高壓電機領域，基本上比國外平均水平低30%，在國內推廣高 壓電機的變頻調速逐漸得到了國家的重視。功率模塊級聯型高壓變頻器由於其高可靠性和 完美的輸出波形在高壓變頻領域得到了廣泛的應用。
[0003] 現有的電機變頻調速，一股採用DSP來控制逆變器的工作，DSP既完成相關計算， 還需形成脈衝，無法保障控制的實時性，控制效果不太理想，因此，有必要設計一種全新的 基於DSP與FPGA的單元級聯型變頻器。
【發明內容】
[0004] 本發明所要解決的技術問題是提供一種基於DSP與FPGA的單元級聯型變頻器，該 基於DSP與FPGA的單元級聯型變頻器能靈活的調整載波頻率、調製波頻率、調製度，響應迅 速，能有效保障變頻器的調速性能。
[0005] 發明的技術解決方案如下：
[0006] 一種基於DSP與FPGA的單元級聯型變頻器，包括主電路、DSP和FPGA ;
[0007] DSP用於從鍵盤接收輸入頻率並計算調製度，並將調製波頻率和電壓調製度通過 SPI接口發送至FPGA ;
[0008] FPGA用於根據輸入的調製波頻率和電壓調製度產生SPWM調製信號以控制主電路 中的功率管的通斷；
[0009] 主電路包括移相變壓器和級聯的n個功率模塊；n為整數，且n彡3 ;
[0010] 電網側電壓經過移相變壓器降壓，並在二次側繞組產生移相，每個功率模塊分別 由移相變壓器的一個二次側繞組供電，移相變壓器二次側繞組之間相互絕緣，每個功率模 塊均採用三相輸入整流、單相輸出的交-直-交電壓源型的逆變結構；每個功率模塊中的逆 變模塊包括功率管VI?V4,功率管VI?V4分別對應帶有續流二極體D1?D4, VI和V2連 成第一橋臂；V3和V4連成第二橋臂；
[0011] 將同一相功率模塊逆變輸出依次串聯構成單相，三個所述的單相以Y型連接，功 率模塊級聯的個數和單個功率模塊的輸出電壓決定了變頻器的輸出電壓，單個功率模塊的 電流決定了變頻器的輸出電流；
[0012] 移相變壓器使得單相每個功率模塊之間移相/3n電角度。
[0013] 通過鍵盤輸入調製波頻率，鍵盤與DSP之間通過SCI (串行通信接口）通信，每按 鍵一次，調製波頻率增加一次，通過不同的按鍵可以實現每次加減1赫茲或者加減10赫茲， 預先設置一種V/F曲線，電壓調製度和調製波頻率保持線性關係，電壓調製度是根據輸入 的調製波頻率，根據DSP中的算法，自動在DSP中計算得出；調整頻率即輸入頻率，調製度為 輸出電壓與額定電壓比值，依據所述的V/F曲線，轉折頻率之前電壓調製度不隨調整頻率 變化，轉折頻率之後，輸入頻率和電壓調製度呈線性關係，斜率為電機磁通，為恆值；
[0014] V/F曲線的表達式如下：
【權利要求】
1. 一種基於DSP與FPGA的單元級聯型變頻器，其特徵在於，包括主電路、DSP和FPGA; DSP用於從鍵盤接收輸入頻率並計算調製度，並將調製波頻率和電壓調製度通過SPI 接口發送至FPGA; FPGA用於根據輸入的調製波頻率和電壓調製度產生SPWM調製信號以控制主電路中的 功率管的通斷； 主電路包括移相變壓器和級聯的n個功率模塊；n為整數，且n> 3 ; 電網側電壓經過移相變壓器降壓，並在二次側繞組產生移相，每個功率模塊分別由移 相變壓器的一個二次側繞組供電，移相變壓器二次側繞組之間相互絕緣，每個功率模塊均 採用三相輸入整流、單相輸出的交-直-交電壓源型的逆變結構；每個功率模塊中的逆變模 塊包括功率管Vl?V4,功率管Vl?V4分別對應帶有續流二極體Dl?D4,Vl和V2連成 第一橋臂；V3和V4連成第二橋臂； 將同一相功率模塊逆變輸出依次串聯構成單相，三個所述的單相以Y型連接，功率模 塊級聯的個數和單個功率模塊的輸出電壓決定了變頻器的輸出電壓，單個功率模塊的電流 決定了變頻器的輸出電流； 移相變壓器使得單相每個功率模塊之間移相n/3n電角度。
2. 根據權利要求1所述的基於DSP與FPGA的單元級聯型變頻器，其特徵在於，通過鍵 盤輸入調製波頻率，鍵盤與DSP之間通過SCI(串行通信接口）通信，每按鍵一次，調製波頻 率增加一次，通過不同的按鍵可以實現每次加減1赫茲或者加減10赫茲，預先設置一種V/ F曲線，電壓調製度和調製波頻率保持線性關係，電壓調製度是根據輸入的調製波頻率，根 據DSP中的算法，自動在DSP中計算得出；調整頻率即輸入頻率，調製度為輸出電壓與額定 電壓比值，依據所述的V/F曲線，轉折頻率之前電壓調製度不隨調整頻率變化，轉折頻率之 後，輸入頻率和電壓調製度呈線性關係，斜率為電機磁通，為恆值； V/F曲線的表達式如下：
其中f為輸入頻率，Lowf為轉折頻率，設置為5hz，Higf為最高頻率，設置為50hz，Vmin 為轉折電壓，設置為22V，Vmax為額定電壓220V;Vwt為輸出電壓；電壓調製度M=VWt/Vmax。
3. 根據權利要求1所述的基於DSP與FPGA的單元級聯型變頻器，其特徵在於，使用按 鍵與DSP之間的SCI中斷實現調整波頻率數據傳輸：每次按鍵改變調製波頻率時，會觸發一 次SCI中斷，DSP中設定在每次觸發SCI中斷的時候，數據會由DSP發送到FPGA中一次。
4. 根據權利要求1所述的基於DSP與FPGA的單元級聯型變頻器，其特徵在於，FPGA接 收到DSP發送的數據後存入到RAM中，根據FPGA中已經存儲的8192個點的半個周期正弦 波，調整調製波波形，在生成SPWM信號時，採用單極性調製方式：正半周時，Vl導通，V2截 止，正弦調製波Ur與三角載波Uc比較，當Ur>Uc時，V4導通，V3截止，輸出電壓Uo=Ud， Ud為母線電壓；當UrUc時，V3導通，V4截至，Uo= -Ud，當Ur<Uc時，V3截至，D4導通續 流，Uo= 0 ;V1和V2根據正負半周信號控制通斷，V3和V4根據比較結果和正負半周控制 通斷。
5. 根據權利要求1所述的基於DSP與FPGA的單元級聯型變頻器，其特徵在於，FPGA 的串行通信時鐘的頻率為IMHz;將DSP的系統時鐘經過低速預定標器設定之後，轉化為 37. 5MHz時鐘，之後再經分頻為IMHz時鐘。
6. 根據權利要求1-5任一項所述的基於DSP與FPGA的單元級聯型變頻器，其特徵在 於，SPI接口使用4個信號：串行移位時鐘信號SCLK、數據輸出信號MOSI、數據輸入信號 MISO、低電平有效的從使能信號SS; 使用DSP的SPI接口作為主設備，發送數據信號SPIDAT，發送時鐘信SCLK號和片選信 號SS，FPGA作為從設備從MOSI串行接收來自SPIDAT的數據，當MOSI接收滿一個16位的數 據，將數據存到FPGA中已定義的16位的接收緩衝寄存器BUF2,再將接收緩衝寄存器BUF2 中的數據存儲到FPGA的RAM中，完成數據傳輸； 數據傳送過程如下： 首先DSP通過程序向發送緩衝寄存器SPITXBUF寫入數據，SPITXBUF將需要發送的完 整數據傳輸給SPIDAT，當數據寫到移位寄存器SPIDAT時，就會啟動MOSI引腳開始發送數 據；數據在SPITXBUF寄存器和SPIDAT寄存器內存放都是左對齊的，也就是從高位開始存 儲，SPIDAT經過每一個時鐘脈衝，完成一位數據的發送或者接收，假設在時鐘脈衝的上升沿 時，SPIDAT將數據的最高位發送出去，然後將剩下的所有數據左移1位；待下一個上升沿的 時候發出下一位數據，直到SCITXBUF中的所有數據都發送完成為止； n= 5,DSP選用TI公司的TMS320F2812 晶片，FPGA選用Altera公司的CyclongII系 列的EP2C8Q208C8晶片。
【文檔編號】H02P27/08GK104506112SQ201510022763
【公開日】2015年4月8日 申請日期:2015年1月16日 優先權日:2015年1月16日
【發明者】朱俊傑, 王湘中, 賢揚 申請人:中南林業科技大學