光敏感面積與光不敏感面積的比例增加的光電二極體的製作方法

2023-10-11 23:16:34 1

專利名稱：光敏感面積與光不敏感面積的比例增加的光電二極體的製作方法
技術領域：
本發明的實施方案涉及到正一本徵一負(PIN)或者負一本徵一正 (NIP)光電二極體陣列，以及製造PIN/NIP光電二極體陣列的方法。
背景技術：
正一本徵一負(PIN)光電二極體(或者"PIN二極體")在本領 域中是公知的。PIN光電二極體包括夾在分別用作陽極和陰極的較重的 p摻雜和n摻雜半導體區之間的輕摻雜本徵區。PIN光電二極體的傳感 器表面通常塗覆有氧化物或氮化物鈍化層。PIN 二極體的名字源於正、 本徵和負(P-I-N)材料的疊層順序。
一般來說，光電二極體是將光轉化成電流的半導體器件。PIN 二 極管通常在其作為入射輻射的強度、波長和調製率的函數的電導率方 面顯示出增加。

發明內容
簡要地說，本發明的實施方案包括光敏感面積與光不敏感面積的 比例增加的光電二極體。該光電二極體包括具有後側表面和光敏感前 側表面的半導體。該半導體包括具有第一導電性的第一有源層、具有 與第一導電性相反的第二導電性的第二有源層以及將第一和第二有源 層分開的本徵層。多個隔離溝槽設置為將光電二極體分成多個單元。 每個單元都具有包括對光敏感的單元有源前側面積和對光不敏感的單
元無源前側面積的總前側面積。單元有源前側面積構成單元總前側面 積的至少95%。
本發明的另一實施方案包括製造光敏感面積與光不敏感面積的比
6例增加的光電二極體的方法。該方法包括提供具有前側表面和後側表 面的半導體的步驟。該半導體包括具有第一導電性的第一有源層、具 有與第一導電性相反的第二導電性的第二有源層以及將第一和第二有 源層分開的本徵層。該方法還包括形成設置為將光電二極體分成多個 單元的隔離溝槽的步驟。該隔離溝槽具有至少5.0的深度與寬度比。該
方法還包括在每個單元中形成通孔的步驟。每個通孔都具有至少7.0的
長度與直徑比。該方法又包括形成與第二有源層和通孔電連通的每個 單元的前側電觸點的步驟。每個單元都具有包括對光敏感的單元有源 前側面積和對光不敏感的單元無源前側面積的總前側面積。該單元有
源前側面積構成單元總前側面積的至少95%。


當結合附圖閱讀時將更好地理解本發明優選實施方案的以下詳細 描述。為了說明本發明的目的，附圖中示出了目前優選的實施方案。
然而應當理解，本發明不限於所示出的精確排列和手段。附圖中
圖1是根據本發明優選實施方案的光電二極體的前側俯視圖，所 示出的附圖省略了外圍和內部隔離溝槽，且所示出的附圖也省略了前
側氧化物層；
圖2是沿著圖1的線2 — 2取得的圖1的光電二極體的側面剖視禾口
圖3A-3D是用於生產圖1的光電二極體的製造方法的步驟的流程圖。
具體實施例方式
僅為了方便起見，以下描述中使用某些術語，且這些術語不作限 製作用。詞"右"、"左"、"下部"和"上部"指所參考的圖中的 方向。詞"向裡"和"向外"分別是指指向和遠離所描述物體幾何中 心及其所指部件的方向。術語包括上面具體提到的詞、其派生詞以及
相似意義的詞。此外，如在權利要求書和說明書相應部分中使用的詞 "一"和"一個"指的是"至少一個"。如在此所使用的，導電性的參考應當反映所示出和所描述的實施
方案。然而，本領域技術人員知道p型導電性能可以與n型導電性相
轉換且該器件在功能方面仍正確。因此，在此使用了導電性的地方，
技術人員應當意識到在以n型導電性作參考的地方，可替換為p型導 電性，反之亦然。
圖1和2以由所示光電二極體真實實施方案的實際尺寸大大放大 的比例示出。然而，所示光電二極體元件的相對比例是按比例示出的。
詳細參考附圖，其中貫穿全文相似附圖標記表示相似元件，圖1 一2中示出了根據本發明優選實施方案的正一本徵一負(PIN)光電二 極管10。 PIN光電二極體IO優選分成多個單元20。儘管在一些應用中 單元12的數量可更大或更小，但是於圖1中示出了四個單元12。光電 二極體IO是具有光敏感前側表面12和後側表面14的半導體。光電二 極管10包括形成第一有源層32的半導體基板30。第一有源層32具有 後側表面34和前側表面36。用具有第一導電性的摻雜劑重摻雜第一有 源層32。第一導電性優選是n型，且第一有源層32優選形成陰極。作 為替換，第一導電性可以是p型，且第一有源層32可形成陽極。優選 地，基板30由矽(Si)形成，但是作為替換，其可由其他材料諸如砷 化鎵(GaAs)、鍺(Ge)和半導體製造領域中非常公知的其它適合材 料形成。
第二半導體層40形成在基板20上，並且隨後加工以形成本徵層 50和第三層60。第二層40具有與第一有源層前側表面36相鄰的後側 表面42和前側表面44。第二層40具有第二導電性，且優選用n型摻 雜劑最初輕摻雜第二層40。作為替換，第二層40可由基本不含有雜質 的半導體材料形成。在形成第三層60中，第二層40的上部較重摻雜， 如以下將進一步描述的，留下第二層40的下部以形成本徵層50，其具 有與最初的第二層40相同的摻雜特性。第三半導體層60形成具有與第一導電性相反的第二導電性的第二 有源層62。第三層60通過使用具有與第一導電性相反的導電性的摻雜 劑毯式摻雜第二層的上部形成。由此，優選地，第二有源層62的導電 性優選為p型，且第二有源層62優選形成陽極。作為替換，第二導電 性可以是n型，且第二有源層可形成陰極。第二有源層62具有後側表 面64和前側表面66 (與第二層前側表面44相重合)。該本徵層50將 第一和第二有源層32和62分開。
優選地，前側氧化物層70形成在第二有源層前側表面66上。前 側氧化物層70具有與第二有源層前側表面66相鄰的後側表面72和前 側表面74。氧化物層70 (如果存在的話)形成改善光電二極體10的 光吸收效率的介電幹涉反射鏡。
優選地，後側氧化物層90形成在第一有源層後側表面34上。後 側氧化物層90具有後側表面92和前側表面94。前側表面94與第一有 源層後側表面34相鄰。
形成多個隔離溝槽100且該多個隔離溝槽100至少部分用於將光 電二極體10分成單元20。如半導體製造領域中所公知的，溝槽100降 低了單元20之間的電串擾。溝槽IOO深度為D，其穿過第二有源層62 和本徵層50延伸，且至少部分延伸到第一有源層32中。優選提供外 圍溝槽102和內部溝槽104。外圍溝槽102在光電二極體IO外部周邊 附近延伸。內部隔離溝槽104設置為將光電二極體10分成單元20，將 每個單元20相互電隔離。每個溝槽100都包括設置在距離第二有源層 前側表面66的深度D處的溝槽底部106和溝槽側壁108。如以下將進 一步討論的，溝槽側壁108可以用氧化物或氮化物塗層作為內襯以在 側壁108上形成介電膜110。作為替換，可用第一導電性的摻雜劑摻雜 側壁108，以形成沿著每個隔離溝槽側壁108延伸隔離溝槽深度的側壁 有源擴散區。隔離溝槽IOO填充有材料諸如多晶矽112。內部溝槽104具有寬度W。優選地，深度D和寬度W之比至少為5.0。
每個單元20都提供有用於電連接第二有源層62與後側接觸墊150 的通孔120。每個通孔120都優選截面為圓形，具有直徑* 。作為替換， 也可提供其它截面形狀。注意，不論提供什麼樣的截面形狀，都存在
具有相同面積(以及與相同面積相應的直徑)的等效的圓形形狀。
每個通孔120都具有接近光電二極體前側表面12的第一端122和 接近光電二極體後側表面14的第二端124，以及在第一和第二端122、 124之間延伸的長度。優選地，每個通孔120的長度是通孔120直徑(或 者相應於相同圓形面積的直徑)的至少7倍。
通孔側壁126用氧化物或氮化物塗層作為內襯以在側壁126上形 成介電膜128。介電膜128由一材料形成且具有適合於允許介電膜128 抵抗橫跨介電膜128產生的電壓差的厚度。通孔120填充有第二有源 層62的導電類型(也就是，優選p型)的導電材料130，諸如摻雜的 多晶矽。
前側電觸點140形成在光電二極體前側表面12上，且提供給定單 元20內部的第二有源層62和與該單元20相關的通孔120之間的電路 經。前側電觸點140具有與通孔120電接觸的第一端142和與第二有 源層62電接觸的第二端144。前側電觸點140具有在基本平行於前側 表面的方向上且在至通孔的連接和至第二有源層的連接之間延伸的長 度L。長度L優選不大於通孔直徑4)(或者與通孔的相同圓形截面面 積相應的直徑)的3倍。
在所示出的實施方案中，前側電觸點第一端H2穿過形成在前側 氧化物層70中的通孔接觸窗80延伸，同時前側電觸點第二端144穿 過第二有源層接觸窗78延伸。而且，所示出的實施方案包括設置在前 側電觸點140下方的前側氧化物層70的一部分76。如果需要的話，為
10了減小前側電觸點第一和第二端142、 144之間的路徑長度，可連接第 二有源層接觸窗78和通孔接觸窗80，以消除設置在前側電觸點140下 方的前側氧化物層70的該部分76。
第二有源層後側電觸點150形成在光電二極體後側表面14上，且 提供了允許連接外部器件(未示出)的電觸點。第二有源層後側電觸 點150具有與通孔第二端124電接觸的第一端152。在所示出的實施方 案中，第二有源層後側電觸點第一端152穿過形成在後側氧化物層卯 中的通孔接觸窗96延伸。
第一有源層後側電觸點160也形成在光電二極體後側表面14上， 且也提供允許連接外部器件(未示出)的電觸點。第一有源層後側電 觸點160具有與第一有源層後側表面34電接觸的第一端162。在所示 出的實施方案中，第一有源層後側電觸點第一端162穿過形成在後側 氧化物層90中的第一有源層接觸窗98延伸。
本發明的光電二極體10提供了光敏感面積與光不敏感面積的比例 增加的第二有源層62。在所示出的實施方案中，每個單元20都具有等 於在第一方向上的長度U乘以垂直於第一方向的第二方向上的長度Ly 的總前側面積。總單元前側面積的95%對光是敏感的，剩餘的總單元 前側面積的至多5%對光是無源的或者是不敏感的。單元無源前惻面積 包括由通孔第一端122形成的通孔前側面積。單元無源前側面積進一 步包括與前側電觸點140相關的前側面積。電觸點前側面積優選最多 是單元總前側面積的4%，而通孔前側面積最多是單元總前側面積的 2%。
光電二極體前側12具有包括對光敏感的半導體有源面積和對光不 敏感的半導體無源面積的總面積，半導體有源面積等於每個單元有源 前側面積的總和，半導體無源面積包括每個單元無源前側面積以及由 隔離溝槽100的上表面限定的溝槽無源前側面積。優選地，半導體有源面積構成半導體總面積的至少90%。
現在參考圖3A—3D，以圖示形式說明光電二極體10的製造方法 200。僅為了方便起見，方法200的步驟由"第一"、"第二"等表示， 且這種命名法不必表示所進行步驟的順序。方法200包括第一步驟210， 形成摻雜以提供具有第一導電性的第一有源層32的半導體基板20。基 板20可以以任意數目的公知、常規方法諸如浮動區域單晶生長技術或 者Czochralski (CZ)晶體生長技術形成。在第二步驟220中，在基板 20上形成具有第二導電性的第二層30。再次地，可以使用公知的常規 方法諸如分子束外延或化學氣相外延或直接晶片鍵合形成第二層30 。 在第三步驟230中，形成蝕刻掩模(未示出)。蝕刻掩模是常規的， 例如是光致抗蝕劑掩模或者氧化物和光致抗蝕劑掩模的組合。構圖蝕 刻掩模以形成通孔120。
通過離子注入、固體擴散、液體擴散、旋塗沉積、等離子體摻雜、 氣相摻雜、雷射摻雜等中的一種進行摻雜。用硼B摻雜導致較重的p 型區，用磷P摻雜導致較重的n型區，而用砷Ar摻雜導致較重的n型 區。根據半導體基板20的材料和所需的摻雜強度，可利用其他摻雜劑， 諸如銻Sb、鉍Bi、鋁A1、銦In、鎵Ga等。
可通過擴散施加摻雜劑。將半導體基板20放入在約70(TC至1200 'C下的適當擴散室中，其接近固體源諸如硼或磷。作為替換，半導體 基板20可暴露到約70(TC至120(TC下的摻雜劑的液體源。
作為替換，可注入摻雜劑。以約40至l」1000千電子伏(KeV)範 圍內的高能量級用硼B、磷P、砷Ar等注入半導體基板20。優選地， 能量級在約200至1000KeV的範圍內，但是應當意識到，應當選擇能 量級以充分注入摻雜劑。進行高達1200攝氏度溫度下的另一推進步驟 達12小時，以使所注入摻雜劑充分推進到基板中。在第四步驟240中，通過常規蝕刻工藝形成通孔120。例如，可以 使用等離子蝕刻、反應離子蝕刻(RIE)或化學蝕刻來蝕刻通孔120。 如果需要的話，可以使用加工步驟諸如各向同性等離子體蝕刻或深離 子蝕刻諸如深RIE平整化通孔120。部分半導體基板20或者整個器件 都可具有生長於其上的犧牲二氧化矽層，且之後可使用緩衝氧化物蝕 刻或稀釋氫氟(HF)酸蝕刻等進行蝕刻以產生平整表面和/或圓化拐 角，從而減少殘餘應力以及不希望的汙染。
在第五步驟250中，通孔側壁126以氧化物或氮化物作為內襯以 形成側壁介電膜128。使用半導體製造領域中公知的常規沉積技術形成 介電膜128。在第六步驟260中，去除蝕刻掩模。在第七步驟270中， 用被摻雜以具有第二有源層62導電性(優選為p型)的材料130諸如 多晶矽填充通孔120。在第八步驟280中，使用常規平整化技術從至少 第二層前側表面44去除過量填充材料130。
在第九步驟290中，使用常規技術在第二層前側表面44上形成常 規氧化物和光致抗蝕劑蝕刻掩模(未示出)。構圖第九步驟290的蝕 刻掩模以形成隔離溝槽100。在第十步驟300中，通過常規半導體製造 工藝，諸如等離子體蝕刻、反應離子蝕刻(RIE)或化學蝕刻，形成隔 離溝槽IOO。如果需要的話，可以使用常規工藝，諸如等離子體蝕刻或 溼法蝕刻，平整化溝槽側壁108。將溝槽IOO形成為具有深度D。至少 將內部溝槽104形成為具有寬度W。
在優選的第十一步驟310中，蝕刻與溝槽100上邊緣相鄰的氧化 物層(未示出)以形成底切區(未示出)。優選使用溼法蝕刻工藝形 成底切區。在第十二步驟320中，溝槽側壁108以氧化物或氮化物作 為內襯以形成溝槽側壁介電膜110。使用半導體製造領域中公知的常規 沉積技術形成介電膜110。作為替換，製造方法200可包括用第一導電 性的摻雜劑摻雜溝槽側壁108的步驟，以形成沿著每一隔離溝槽側壁 108延伸隔離溝槽深度的側壁有源擴散區。在第十三步驟330中，去除第九步驟290的蝕刻掩模(未示出)。 在第十四步驟340中，用材料112諸如未摻雜的多晶矽填充溝槽100。 在第十五步驟350中，優選使用常規平整化技術從至少第二層前側表 面44去除過量填充材料112。
在第十六步驟360中，使用優選為p型的第二有源層62的導電性 的摻雜劑毯式摻雜第二層40的上部。可使用常規摻雜技術，包括離子 注入、固體擴散、液體擴散、旋塗沉積、等離子體摻雜、氣相摻雜和 雷射摻雜。在第十七步驟370中，注入第十六步驟360中採用的摻雜 劑。在第十八步驟380中，注入還未被溝槽100覆蓋的光電二極體前 表面12的任意輕摻雜區、通孔120或者第二有源層62。在第十九步驟 390中，對光電二極體IO進行常規的高溫推入工藝以活化所注入的摻 雜劑。
在第二十步驟400中，在第二有源層前側表面66上形成常規二氧 化矽和光致抗蝕劑蝕刻掩模。蝕刻掩模的二氧化矽部分是前側氧化物 層70。構圖蝕刻掩模以形成第二有源層接觸窗78和通孔接觸窗80。 在第二十一步驟410中，形成第二有源層接觸窗78和通孔接觸窗80， 其穿過前側氧化物層70延伸。在第二十二步驟420中，去除蝕刻掩模 的光致抗蝕劑部分。
在第二十三步驟430中，形成第二有源層前側電觸點140，其在第 二有源層接觸窗78和通孔接觸窗80之間延伸。第二有源層前側電觸 點140與第二有源層62和通孔120電連通。使用半導體製造領域中公 知的常規技術，諸如濺射、蒸發和/或電鍍，形成前側電觸點140。前 側電觸點140可由用於形成電觸點的常規材料形成，所述材料諸如鋁、 鋁矽合金、銅、金、銀、鈦、鎢或鎳。
在第二十四步驟440中，從第一有源層後側表面34去除任何過量的通孔填充材料130。在第二十五步驟450中，在第一有源層後側表面 34上形成常規二氧化矽和光致抗蝕劑蝕刻掩模。蝕刻掩模的二氧化矽 部分是後側氧化物層90。構圖蝕刻掩模以形成至少一個第一有源層接 觸窗98和後側通孔接觸窗96。在第二十六步驟460中，形成第一有源 層接觸窗98和後側通孔接觸窗96，其穿過後側氧化物層90延伸。在 第二十七步驟470中，去除蝕刻掩模的光致抗蝕劑部分。
在第二十八步驟480中，形成第一有源層電觸點160，其從第一有 源層接觸窗98延伸。第一有源層電觸點160與第一有源層32電連通。 相似地，在第二十九步驟490中，形成第二有源層後側電觸點150，其 從後側通孔接觸窗96延伸。第二有源層後側電觸點150經由通孔120 與第二有源層62電連通。使用半導體製造領域中公知的常規技術諸如 濺射、蒸發和/或電鍍形成第一有源層電觸點160和第二有源層後側 電觸點150。電觸點150、 160可由用於形成電觸點的常規材料形成， 所述材料諸如鋁、鋁矽合金、銅、金、銀、鈦、鎢或鎳。最後，在第 三十步驟500中，鈍化光電二極體前側和後側表面12、 14，使第一有 源層和後側通孔接觸墊160、 150暴露出來，用於與外部器件(未示出) 電連接。
由前述內容，可看出本發明的實施方案涉及具有前側電觸點、通 孔和設置為便於增加總前側面積中光敏感前側面積的比例的隔離溝槽 的光電二極體。本發明的實施方案進一步涉及製造這種光電二極體的 方法。本領域技術人員應當理解，可對上述實施方案作出改變，而不 超出其寬泛的發明原理。因此應當理解，本發明不限於所公開的特定 實施方案，而是旨在覆蓋本申請的構思和範圍內的改進。
權利要求
1. 一種光敏感面積與光不敏感面積的比例增加的光電二極體，其包括半導體，該半導體具有後側表面和光敏感前側表面且包括具有第一導電性的第一有源層，具有與第一導電性相反的第二導電性的第二有源層，和將第一和第二有源層分開的本徵層；和多個隔離溝槽，其設置為將光電二極體分成多個單元，每個單元都具有包括對光敏感的單元有源前側面積和對光不敏感的單元無源前側面積的總前側面積，且該單元有源前側面積構成該單元總前側面積的至少95％。
2. 如權利要求1的光電二極體，其中 所述隔離溝槽一起限定了溝槽無源前側面積；所述半導體的前側表面具有包括半導體有源面積和半導體無源面 積的總面積，所述半導體有源面積等於每個單元有源前側面積的總和， 所述半導體無源面積包括每個單元無源前側面積和溝槽無源前側面積；並且半導體有源面積構成半導體總面積的至少90%。
3. 如權利要求1的光電二極體，其中每個單元都包括通孔和前側 電觸點，所述通孔具有構成一部分單元無源前側面積的通孔前側面積， 所述前側電觸點具有也構成一部分單元無源前側面積的電觸點前側面 積。
4. 如權利要求3的光電二極體，其中電觸點前側面積小於單元總 前側面積的4%。
5. 如權利要求3的光電二極體，其中通孔前側面積小於單元總前側面積的2%。
6. 如權利要求3的光電二極體，其中每個通孔都具有至少等於7.0 的通孔長度與通孔直徑之比。
7. 如權利要求3的光電二極體，其中前側電觸點具有在基本平行 於前側表面的方向上且在通孔和至第二有源層的連接之間延伸的長 度，該長度不大於通孔直徑的三倍。
8. 如權利要求1的光電二極體，其中每個隔離溝槽都具有至少等 於5.0的隔離溝槽深度與隔離溝槽寬度之比。
9. 如權利要求1的光電二極體，其還包括設置在半導體後側表面 上的至少一個陰極接觸墊和至少一個陽極接觸墊。
10. 如權利要求1的光電二極體，其中第一導電性是p型和n型 中的一種，並且第二導電性是p型和n型中的另一種。
11. 如權利要求1的光電二極體，其中第一有源層是陰極和陽極 中的一種，並且第二有源層是陰極和陽極中的另一種。
12. 如權利要求1的光電二極體，其中每個隔離溝槽沿著溝槽深 度的形狀基本呈線性且具有在深度方向上延伸的縱軸。
13. 如權利要求12的光電二極體，其中隔離溝槽縱軸基本上垂直 於所述前側表面。
14. 一種製造光敏感面積與光不敏感面積的比例增加的光電二極 管的方法，該方法包括提供半導體，該半導體具有前側表面和後側表面且包括具有第一導電性的第一有源層，具有與第一導電性相反的第二導電性的第二有源層，和將第一和第二有源層分開的本徵層；形成設置為將光電二極體分成多個單元的隔離溝槽，其中隔離溝槽具有至少為5.0的深度與寬度比；在每個單元中形成通孔，其中每個通孔都具有至少為7.0的長度 與直徑比；和形成與第二有源層和通孔電連通的每個單元的前側電觸點，每個 單元都具有包括對光敏感的單元有源前側面積和對光不敏感的單元無源前側面積的總前側面積，且單元有源前側面積構成單元總前側面積 的至少95%。
15. 如權利要求M的製造光電二極體的方法，其中 所述隔離溝槽一起限定溝槽無源前側面積；所述半導體的前側具有包括半導體有源面積和半導體無源面積的 總面積，所述半導體有源面積等於每個單元有源前側面積的總和，所 述半導體無源面積包括每個單元無源前側面積和溝槽無源前側面積； 並且半導體有源面積構成半導體總面積的至少90%。
16. 如權利要求14的製造光電二極體的方法，其中每個通孔都具 有構成一部分單元無源前側面積的通孔前側面積，並且每個前側電觸 點都具有也構成一部分單元無源前側面積的電觸點前側面積。
17. 如權利要求16的製造光電二極體的方法，其中電觸點前側面 積小於單元總前側面積的4%。
18. 如權利要求16的製造光電二極體的方法，其中通孔前側面積 小於單元總前側面積的2%。
19. 如權利要求14的製造光電二極體的方法，該方法進一步包括 在半導體後側表面上形成至少一個陰極接觸墊和在半導體後側表面上形成至少一個陽極接觸墊的步驟。
20. 如權利要求14的製造光電二極體的方法，該方法進一步包括: 在半導體前側和後側中的一個上形成氧化物層。
全文摘要
一種光電二極體，其具有增加的光敏感面積與光不敏感面積的比例，該光電二極體包括具有後側表面和光敏感前側表面的半導體。該半導體包括具有第一導電性的第一有源層、具有與第一導電性相反的第二導電性的第二有源層以及將第一和第二有源層分開的本徵層。多個隔離溝槽設置為將光電二極體分成多個單元。每個單元都具有包括對光敏感的單元有源前側面積和對光不敏感的單元無源前側面積的總前側面積。單元有源前側面積構成單元總前側面積的至少95％。還公開了形成該光電二極體的方法。
文檔編號H01L31/062GK101449388SQ200780014826
公開日2009年6月3日 申請日期2007年3月2日 優先權日2006年3月2日
發明者休·J·格裡芬, 康納爾·布羅岡, 科馬克·麥克納馬拉, 羅賓·威爾遜 申請人:艾斯莫斯技術有限公司