嵌入式h.264網絡視頻伺服器的製作方法
2023-09-19 10:33:20
專利名稱：嵌入式h.264網絡視頻伺服器的製作方法
技術領域：
本實用新型涉及電子信號處理領域，尤其涉及一種對電子信號進行壓縮處理的嵌入式H.264網絡視頻伺服器。
背景技術：
目前，在我國無論是幼兒、中、小學基礎教育還是高等教育、成人教育等都在飛速發展。多媒體課堂教學、多媒體教室建設、數字監控/教學評估、主講——聽講模式聯網授課、網絡教室、遠程教學、電子圖書館等方面都會用到網絡傳輸的設備。另外在數字監控、安防、多媒體教學、數字視音頻直播的應用領域也會用到網絡傳輸的設備。在應用過程中不可避免的都要涉及到視音頻、音頻、視頻圖形陣列VGA信號在網絡中傳輸和處理的問題。
現有技術方法通常採用現成的軟體壓縮技術和插卡技術，利用現有的技術上比較容易實現的MPEG1/2/4(請給一個標準的解釋)視音頻壓縮編碼算法。而壓縮的格式多為CIF(通用中間格式)，尺寸最大能達到352×288像素，如果要求更高質量的算法實現，比如H.264算法，甚至要求實現720×576像素的H.264算法，如果繼續採用這種方案，目前只有使用多處理器的PC機來實現，這在成本上讓廣大消費者不能接受。
另一種方法是CPU+ASIC(專用集成電路)方式。該方案選擇以CPU和專用媒體處理晶片搭建。優點是開發時間相對較短，但由於採用ASIC，靈活性較差，產品一旦定型，很難更改。
這就要求研製開發一種處理視音頻電子信號的裝置，可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的視頻壓縮或無失真的壓縮。
發明內容
鑑於上述現有技術所存在的問題，本實用新型的目的是提供一種嵌入式H.264網絡視頻伺服器，可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的視頻壓縮或無失真的壓縮。
本實用新型的目的是通過以下技術方案實現的一種嵌入式H.264網絡視頻伺服器，由兩組數位訊號處理DSP模塊互連組成，每組DSP模塊分別連接信號採集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊分別處理信號採集接口電路的信號後經輸出信號接口電路與外接接口電路輸出。
所述的DSP模塊由DSP晶片、緩衝器、主機接口HPI通信模塊、HPI模塊組成；緩衝器直接連接本組的DSP晶片，HPI通信模塊與緩衝器連接並回饋連接本組的DSP晶片；HPI模塊直接連接本組的DSP晶片，並與另一組DSP模塊DSP晶片的HPI通信模塊相連。
所述的外接接口電路包括USB接口與串口，USB接口與串口連接於緩衝器，並回饋連接本組的DSP晶片。
所述的DSP模塊還包括存儲器；存儲器可以為同步動態存儲器SDRAM和/或快閃記憶體Flash；SDRAM與DSP晶片連接；Flash與緩衝器連接。
所述的DSP晶片還依次連接有物理層模塊與網絡口。
所述的信號採集接口電路包括模數轉換器、兩個視頻解碼器與音頻編解器；模數轉換器、兩個視頻解碼器與音頻編解器與DSP晶片相連；所述的模數轉換器採集RBG信號與H.V信號；或者，所述的視頻解碼器採集視頻輸入Vidio IN信號；或者，音頻編解器採集音頻輸入Audio IN信號。
所述的模數轉換器採用工作於雙通道模式的模數轉換器。
所述的輸出信號接口電路包括視頻編碼器與音頻編解器；視頻編碼器與音頻編解器與DSP晶片相連；所述的視頻編碼器輸出視頻輸出Vidio OUT信號；或者，所述的音頻編解器輸出音頻輸出Audio OUT信號。
所述的DSP模塊還接有媒體控制模塊，媒體控制模塊與DSP晶片相連。
由以上技術方案可知本實用新型所述的嵌入式H.264網絡視頻伺服器由兩組DSP模塊互連組成，每個DSP模塊分別連接信號採集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊共同均衡處理信號採集接口電路的信號後經輸出信號接口電路與外接接口電路輸出。可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的H.264視頻壓縮和無失真的VGA壓縮。
圖1為現有技術所述嵌入式H.264網絡視頻伺服器結構框圖；圖2為現有技術所述嵌入式H.264網絡視頻伺服器結構示意圖。
具體實施方式
本實用新型所述的嵌入式H.264網絡視頻伺服器，以DM642為核心，完成2路複合視頻、1路VGA視頻、2路音頻的採集、壓縮和傳輸以及音視頻的回放。其具體實施方式
如圖1所示由兩組DSP(數位訊號處理)模塊互連組成，每個DSP模塊分別連接信號採集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊分別處理信號採集接口電路的信號後經輸出信號接口電路與外接接口電路輸出。即當兩組模塊同時工作的時候，由於每組需要處理的數據量隨著輸入的信號的變化，比如複合視頻以及VGA視頻信號隨著畫面的動態變化，需要的計算量變化是很劇烈的，同時計算中間存儲需求也是變化明顯。因此，我們在設計的過程中，通過軟體實時統計每組運行負荷，動態調整和分配每組資源需求，使在有限資源下，計算結果最優。
具體的結構如圖2所示所述的DSP模塊由DSP晶片、緩衝器、HPI通信模塊、HPI(主機接口)模塊、SDRAM(同步動態存儲器)和Flash(快閃記憶體)組成；SDRAM模塊與緩衝器直接連接本組的DSP晶片，HPI通信模塊與緩衝器連接並回饋連接本組的DSP晶片；HPI模塊直接連接本組的DSP晶片，並與另一組DSP模塊的DSP晶片相連。Flash與緩衝器連接。
外接接口電路包括USB模塊與串口，USB模塊與串口連接於緩衝器，並回饋連接本組的DSP晶片。DSP晶片還依次連接有物理層模塊與網絡口。經過DSP晶片壓縮了的數據，採用網絡與USB輸出接口輸出，做到實時傳輸。網絡部分，由於DM642集成了MAC，很容易實現網絡傳輸，而USB採用通過EMIF接口，把USB控制器作為存儲器使用，當每次USB控制器完成數據後，通過中斷啟動DMA，DM642再通過EMIF傳輸碼流。
所述的DSP晶片為TI公司的DM642。TI公司的DM642是一款專門面向多媒體應用的專用DSP。該DSP時鐘高達600MHz，8個並行運算單元，處理能力達4800MIPS.。為了面向多媒體應用，還集成了3個可配置的VideoPort、面向音頻應用的McASP、10/100Mb/s的EthernetMAC等外設。DSP直接訪問內存會造成等待，浪費大量不必要的時鐘周期。在設計中，從分利用DM642強大的DMA能力，在音視頻數據採集時，通過硬體FIFO，直接將圖像數據傳輸到SDRAM中，在傳輸得過程中，採用DMA方式，這樣，不影響CPU的正常運行，同樣，在CPU處理當前宏塊數據時，將下一個宏塊的數據通過DMA倒入片內內存，當處理完當前宏塊的時候，下一個宏塊的數據就已經準備好了，這樣可以極大提高DSP的利用率。具體實現的時候對DMA啟動的時機進行了仔細的考慮，在數據訪問不衝突的情況下儘量提前。
另外，為了提供處理能力，採用雙DSP結構，通過負載均衡技術，讓2片DSP協同運行，每片DM642 HOST(主機)接口連接到另一片DM642EMIF接口，這樣，兩片DM642可以高速傳輸信息和數據。
DM642片內內存有限，DM642有256KB的片內內存，對於直接處理圖像數據還是很有限的。視頻算法至少要存儲當前待編碼幀數據和上一幀的重建幀數據，一幀YUV 4∶2∶0格式CIF圖像的數據約有150KB，256KB內存對於CIF圖像就不夠了。因此，通過DM642EMIF接口，擴展了32MB的SDRAM，作為視頻數據和程序得存放，但是對於DM642，數據如果放在板上的片外內存中，數據的處理速度會大大降低，這是因為DSP對片外數據的運算慢得多。我們採取的方案是對圖像以宏塊為單位處理，只將運算時該宏塊需要的數據導入片內，其它數據留在片外，這樣的數據量就足夠放在片內了。
另外，通過DM642的EMIF(存儲器擴展接口)接口，外擴了用於存儲程序的FLASH，在電路上電復位時，DSP加載程序到SDRAM中，然後才從SDRAM開始執行程序。這樣，加快程序運行。
採集的視頻數據採用H.264算法進行實時壓縮，VGA數據採用自定義算法進行實時壓縮。壓縮以後的數據通過網絡接口、USB接口傳輸。
信號採集接口電路包括VGA模數轉換器(A/D)、兩個視頻解碼器與音頻編解器；模數轉換器、兩個視頻解碼器與音頻編解器與DSP晶片相連；VGA模數轉換器採集RBG信號與H.V信號；視頻解碼器採集Vidio IN(視頻輸入)信號；音頻編解器採集AudioIN(音頻輸入)信號。
本設計模數轉換器採用AD9888作為VGA視頻A/D變換，其與DSP的接口，通過CPLD(可編程邏輯器件)對AD9888時序運算，給出相應的控制信號給DSP視頻口，在設計中，讓AD9888工作於雙通道模式，這樣在每個時鐘的上升和下降沿都作數據採集，從而使數據傳輸頻率下降一半，這樣減小EMI。複合視頻採用ITU601標準格式，從而實現複合視頻採集晶片與DSP零粘合。音頻採用I2S格式，這樣也利於與DSP零粘合，簡化電路設計。
輸出信號接口電路包括視頻編碼器與音頻編解器；視頻編碼器與音頻編解器與DSP晶片相連；視頻編碼器輸出Vidio OUT(視頻輸出)信號；音頻編解器輸出Audio OUT(音頻輸出)信號。
DSP模塊還接有媒體控制模塊，媒體控制模塊與DSP晶片相連以上所述嵌入式H.264網絡視頻伺服器，僅為本實用新型較佳的具體實施方式
與有代表性的具體實施方式
，同時所述嵌入式H.264網絡視頻伺服器的結構也僅是有代表性的結構；但本實用新型的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本實用新型的保護範圍之內。因此，本實用新型的保護範圍應該以權利要求書的保護範圍為準。
權利要求1.一種嵌入式H.264網絡視頻伺服器，其特徵在於，由兩組數位訊號處理DSP模塊互連組成，每組DSP模塊分別連接信號採集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊分別處理信號採集接口電路的信號後經輸出信號接口電路與外接接口電路輸出。
2.根據權利要求1所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的DSP模塊由DSP晶片、緩衝器、主機接口HPI通信模塊、HPI模塊組成；緩衝器直接連接本組的DSP晶片，HPI通信模塊與緩衝器連接並回饋連接本組的DSP晶片；HPI模塊直接連接本組的DSP晶片，並與另一組DSP模塊DSP晶片的HPI通信模塊相連。
3.根據權利要求1或2所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的外接接口電路包括USB接口與串口，USB接口與串口連接於緩衝器，並回饋連接本組的DSP晶片。
4.根據權利要求2所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的DSP模塊還包括存儲器；存儲器可以為同步動態存儲器SDRAM和/或快閃記憶體Flash；SDRAM與DSP晶片連接；Flash與緩衝器連接。
5.根據權利要求2所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的DSP晶片還依次連接有物理層模塊與網絡口。
6.根據權利要求1所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的信號採集接口電路包括模數轉換器、兩個視頻解碼器與音頻編解器；模數轉換器、兩個視頻解碼器與音頻編解器與DSP晶片相連；所述的模數轉換器採集RBG信號與H.V信號；或者，所述的視頻解碼器採集視頻輸入Vidio IN信號；或者，所述的音頻編解器採集音頻輸入Audio IN信號。
7.根據權利要求6所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的模數轉換器採用工作於雙通道模式的模數轉換器。
8.根據權利要求1所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的輸出信號接口電路包括視頻編碼器與音頻編解器；視頻編碼器與音頻編解器與DSP晶片相連；所述的視頻編碼器輸出視頻輸出Vidio OUT信號；或者，所述的音頻編解器輸出音頻輸出Audio OUT信號。
9.根據權利要求1所述的嵌入式H.264網絡視頻伺服器，其特徵在於，所述的DSP模塊還接有媒體控制模塊，媒體控制模塊與DSP晶片相連。
專利摘要本實用新型所述的嵌入式H.264網絡視頻伺服器由兩組DSP(數位訊號處理器)模塊互連組成，每個DSP模塊分別連接信號採集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊共同均衡處理信號採集接口電路的信號後經輸出信號接口電路與外接接口電路輸出。可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的H.264視頻壓縮和無失真的VGA壓縮。
文檔編號H04N7/26GK2788489SQ200520107490
公開日2006年6月14日 申請日期2005年5月27日 優先權日2005年5月27日
發明者曹偉, 劉江 申請人:北京競業達數碼科技有限公司