基於頻譜分析的TIADC增益和時間誤差的校正方法與流程
2023-12-08 17:49:06 2
本發明屬於信號採樣技術領域，更為具體地講，涉及一種基於頻譜分析的TIADC增益和時間誤差的校正方法。
背景技術：
多路並行ADC採集系統在保證高採樣精度的同時可以有效的提高系統的等效採樣率，然而在所有可能實現的並行ADC採集系統中，基於時間交替的並行ADC採集系統，即TIADC(Time-interleaved ADC，時間交替模數轉換器)的結構是最簡單有效的。理論上講，TIADC採集系統的最高可實現採樣率只限制於：1，輸入信號的帶寬；2，系統最大允許功耗；3，電路板或者集成電路的最大允許空間。
TIADC有M個並行通道，各個通道採用完全相同的ADC以採樣率為fs/M對輸入信號並行採樣。不同的是送到各通道ADC採樣時鐘相位不同，相鄰兩個通道之間時鐘上升沿的時間差均為Ts＝1/fs，實現各通道之間的時間均勻採樣，這樣整個系統等效以Ts的採樣間隔進行採樣，等效採樣率為fs。
TIADC系統中存在的偏置、增益和時間誤差嚴重影響了TIADC系統的性能，三種誤差在各個通道中如圖1所示，ΔTm代表時間誤差，即實際採樣時刻與理想採樣時刻之間的偏差，Gm、Om分別代表ADCm的增益、偏置，如果以ADC0為參考通道，那麼Gm、Om與G0、O0間的偏差就是增益與偏置誤差。由圖1及TIADC的特性可得存在誤差的時候ADCm的量化輸出為：
ym[n]＝Gmxa((nM+m)Ts-ΔTm)+Om
理想情況下偏置、增益和時間誤差都不存在，但是實際情況下不可避免的存在誤差，並且增益和時間誤差會在nfs/M±fin處存在誤差譜，影響TIADC系統的信噪比和有效位數，降低系統性能。
技術實現要素：
本發明的目的在於克服現有技術的不足，提供一種基於頻譜分析的TIADC增益和時間誤差的校正方法，利用FFT對子ADC採樣數據進行頻譜分析，進而得到相應的增益、時間誤差校正值，具有實現簡單，工程應用性極強，計算簡單，且精度高等特點。
為實現上述發明目的，本發明為一種基於頻譜分析的TIADC增益和時間誤差的校正方法，其特徵在於，包括以下步驟：
(1)、將正弦信號xa(t)＝A sin(Ω0t)輸入到時間交替ADC(TIADC，Time-interleaved ADC)採集系統，其中，A是輸入信號的幅度，Ω0為角頻率，且L為FFT的點數，L＝2n，n為正整數，P為正整數，並且與L互質，即L與P只有一個公約數為1，M為TIADC系統的並行通道數，fs為TIADC系統的採樣率，其採樣周期為Ts；
(2)、發送默認增益、時間調節控制字DefaultGainWord、DefaultPhaseWord到TIADC系統的所有ADCm，m為通道索引號，m＝0,1,...,M-1；
(3)、採集ADCm的量化輸出，對其輸出結果進行L點的FFT變換，求出Ω0處的各頻譜的幅度值Amplitudem；
以0通道為參考通道，即以0通道的頻譜幅度值Amplitude0為基準，計算出各通道的增益誤差ΔGm；
(4)、發送增益控制字GainCtrWordm到ADCm，校正增益誤差；
其中，stepgain為增益控制字的步進；
(5)、當所有通道的增益誤差校正完畢後，重新採集ADCm的量化輸出，並對其輸出結果進行L點的FFT變換，求出Ω0處各通道的相位值
同樣，以0通道為參考通道，即以0通道的相位值為基準，計算出各通道的時間誤差ΔTm；
(6)、發送時間控制字PhaseCtrWordm到ADCm校正時間誤差，完成TIADC系統的校正；
本發明的發明目的是這樣實現的：
本發明一種基於頻譜分析的TIADC增益和時間誤差的校正方法，利用FFT對子ADC採樣數據進行頻譜分析，通過對特定頻點上的幅度、相位計算得到相應的增益和時間誤差估計值，進而得到相應的增益、時間誤差校正值，這種方法實現簡單，工程應用性極強，計算簡單，且精度高。
附圖說明
圖1是TIADC系統的原理框圖；
圖2是基於頻譜分析的TIADC增益和時間誤差的校正方法流程圖；
圖3是校正之前TIADC輸入156.25MHz信號的頻譜；
圖4是校正之後TIADC輸入156.25MHz信號的頻譜；
圖5是正弦擬合方法校正後156.25MHz信號的頻譜。
具體實施方式
下面結合附圖對本發明的具體實施方式進行描述，以便本領域的技術人員更好地理解本發明。需要特別提醒注意的是，在以下的描述中，當已知功能和設計的詳細描述也許會淡化本發明的主要內容時，這些描述在這裡將被忽略。
實施例
圖2是基於頻譜分析的TIADC增益和時間誤差的校正方法流程圖。
在本實施例中，如圖2所示，本發明基於頻譜分析的TIADC增益和時間誤差的校正方法，包括以下步驟：
S1、將正弦信號xa(t)＝A sin(Ω0t)輸入到時間交替ADC(TIADC，Time-interleaved ADC)採集系統，其中，A是輸入信號的幅度，Ω0為角頻率，且L為FFT的點數，L＝2n，n為正整數，P為正整數，並且與L互質，即L與P只有一個公約數為1，M為TIADC系統的並行通道數，fs為TIADC系統的採樣率，其採樣周期為Ts，這樣輸入信號使單個子ADC也滿足奈奎斯特採樣定理。
在本實施例中，TIADC是由M＝4片採樣率為1.25GS/s的8bit子ADC組成的等效採樣率fs為5GS/s的系統。P＝1,L＝32,即輸入信號xa(t)的頻率fin為156.25MHz.信號的幅度A為87mV。
S2、發送默認增益、時間調節控制字DefaultGainWord、DefaultPhaseWord到TIADC系統的所有ADCm，m為通道索引號，m＝0,1,...,M-1；
在本實施例中，TIADC的增益、時間默認調節控制字都是512，即發送512到TIADC系統的所有4片子ADC。
S3、採集ADCm的量化輸出，對其輸出結果進行L點的FFT變換，求出Ω0處的各頻譜的幅度值Amplitudem；
以0通道為參考通道，即以0通道的頻譜幅度值Amplitude0為基準，來計算各通道的增益誤差ΔGm；
由ADCm存在誤差時的輸入正弦信號的量化輸出：
ym[n]＝GmA sin{[(nM+m)Ts-ΔTm]Ω0}+Om
得到存在誤差時ADCm的輸出頻譜：
<![CDATA[ Y m ( e j ω ) = 1 MT s Σ k = - M / 2 + 1 M / 2 { G m A π j δ ( ω - 2 π k MT s - Ω 0 ) - δ ( ω - 2 π k MT s + Ω 0 ) × e j ( ω - 2 π k MT s ) ( mT s - ΔT m ) + 2 πO m δ ( ω - 2 π k MT s ) } ]]>
可得到存在誤差時ADCm在輸入頻率處的頻譜為：
進而得到以ADC0為參考通道得到增益誤差的表達式為：
在本實施例中，L為2048，採集ADC0的量化輸出作FFT時得到的156.25MHz處的頻譜的幅度值Amplitude0為51400，集ADC1的量化輸出得到的Amplitude1為51009,得到ΔG1的值為0.99239。同理方法得到ΔG2和ΔG3.
S4、發送增益控制字GainCtrWordm到ADCm，校正增益誤差；
其中，stepgain為增益控制字的步進；
在本實施例中，採用的TIADC系統的增益控制器的步進stepgain為0.02％，所以得到GainCtrWord1為550.所以發送ADC1的校正控制字550到ADC1，完成對ADC1的增益校正。同理，按照該方法校正ADC2和ADC3，在此不再贅述。
S5、當所有通道的增益誤差校正完畢後，重新採集ADCm的量化輸出，並對其輸出結果進行L點的FFT變換，求出Ω0處各通道的相位值
同樣，以0通道為參考通道，即以0通道的相位值為基準，計算出各通道的時間誤差ΔTm；
在本實施例中，校正完4片子ADC的增益誤差之後，再次採集子ADC的數據作2048點的FFT，得到ADC0在156.25MHz處的相位值為-1.25648(弧度制)，ADC0的為-1.06168，ΔT1為-1578.42飛秒，類似的可以求得ΔT2和ΔT3。
S6、發送相應的時間控制字PhaseCtrWordm到ADCm校正時間誤差，完成TIADC系統的校正；
在本實施例中，stepphase是30飛秒，則ADC1的校正控制字為類似的方法可以求得ADC2和ADC3的控制字，校正完4個子ADC後時間誤差校正完畢。
仿真
將輸入信號設置為156.25MHz,同時將ADC0作為參考通道，進行增益和時間誤差的校正，同樣通過對比校正前後頻譜說明方法的有效性。增益和時間誤差在nfs/M±fin處存在誤差譜，可知輸入156.25MHz的情況下在1.09GHz、1.40GHz、2.34GHz頻點出現誤差譜。
為了清楚的觀察增益與時間誤差，TIADC系統首先較正好偏置。
圖3是校正之前的誤差頻譜，可以看出在1.09GHz、1.40GHz、2.34GHz頻點均出現了明顯的誤差譜，這正是增益和時間的誤差造成的。此時系統的SNR為38.212dB(已經對偏置誤差進行校正)，對應有效位數為6.05bit.
圖4是用頻譜分析的誤差校正方法校正後的頻譜圖，可以看到誤差譜得到明顯改善。校正之後的SNR提高到了41.0194dB，有效位數提高到了6.52bit。可見，頻譜分析的誤差校正方法能夠起到很好的作用，大大降低誤差譜，提高了TIADC系統的SNR和有效位數。
同時將本方法與正弦擬合方法做一對比，為了僅對比增益與時間誤差，同樣將偏置誤差先校正完畢，並且兩種方法輸入相同頻率相同幅度的正弦信號進行校正。圖5是用正弦擬合方法校正後的信號頻譜，可以看出正弦擬合方法同樣使誤差頻譜得到明顯改善，在nfs/M±fin頻點處兩種校正方法結果基本一致。使用校正後系統的SNR變為40.7944dB。
通過結果可以看出頻譜分析的增益校正方法能夠很好的校正TIADC的增益和時間誤差，由於可以採用FPGA的FFT IP core，實現起比較簡單，且精度高。
儘管上面對本發明說明性的具體實施方式進行了描述，以便於本技術領域的技術人員理解本發明，但應該清楚，本發明不限於具體實施方式的範圍，對本技術領域的普通技術人員來講，只要各種變化在所附的權利要求限定和確定的本發明的精神和範圍內，這些變化是顯而易見的，一切利用本發明構思的發明創造均在保護之列。