具有降低功率消耗的流水線模數轉換器的製作方法
2024-02-19 11:34:15
專利名稱：具有降低功率消耗的流水線模數轉換器的製作方法
技術領域：
本公開通常涉及模數轉換器的領域，更具體地說，涉及一種流水線模數轉換器，所述流水線模數轉換器提供高採樣速率，同時也有超過其它類型流水線模數轉換器的降低功率使用。
背景技術：
應用例如數字視頻、無線通信、以及傳感器信號解讀通常需要低功率和高速模數信號轉換。流水線模數轉換器(ADC)提供高吞吐量和小區域的組合。流水線ADC通常被用於中等到高解析度的應用，當信號通過每個管道級被處理時，所述應用可以容許與流水線相關聯的等待時間。為了與增加的系統時鐘和數據速率保持同步，一種對並聯ADC陣列進行時間交織以實現高吞吐量的技術已經被應用於各種各樣的應用，包括數字存儲示波器。傳統上，當每個ADC級的內部電路以慢的內部頻率(例如，兩個並聯流水線的一半採樣頻率)處理輸入流的採樣時，在這樣並聯ADC流水線中，輸入電壓以所需採樣速率被轉換為數字代碼。這緩和了在ADC流水線級的內部電路的限制。這種並聯信號處理的缺點就是並聯流水線通道在等於並聯管道數目的多個時鐘邊緣上採樣輸入信號。此外還可以存在不匹配(增益誤差)、偏移、以及通道之間的定時不精確。這可以有在整體ADC系統的頻率響應內生成顯著雜散的效果。已經被用於校正這些輸出問題(例如，電路的校準和自動調零、或時鐘電路的設計)的技術顯示了以較高輸入頻率的缺陷、或需要使用電路，所述電路在不促進轉換處理的情況下消耗功率和空間。因此需要具有一種ADC，其提供並聯流水線ADC的高速和低功率效益，同時避免由傳統時間交織流水線ADC方法展現的頻率響應問題。
發明內容
提供了一種流水線模數轉換器(ADC)，由於幾乎第一流水線級以是輸入採樣速率的分數的頻率操作，因此所述流水線模數轉換器具有高輸入採樣速率和低功率消耗的優勢。流水線ADC的第一級具有內部操作頻率，所述內部操作頻率是完全ADC採樣速率，並且在相同時鐘邊緣上為每個採樣進行輸入信號採樣。隨後的流水線級具有並聯輸入採樣電路，並且因此可以以降低的速率採樣由先前的級所提供的輸入信號。這導致了輸入採樣電路的降低的操作頻率，所述輸入採樣電路通過那些級提供功率消耗的降低。由於在相同時鐘邊緣上為每個採樣進行輸入信號採樣，避免了與ADC架構相關聯的頻率響應圖像生成問題，所述ADC架構在多於一個時鐘邊緣上米樣輸入信號。
通過參考附圖，本發明可以被更好的理解，並且其多個目的、特徵，以及優點對本領域技術人員來說會非常明顯。
圖1是說明了一般的流水線ADC的簡化方框圖。
圖2是根據本發明實施例的說明了被實施的流水線ADC的最前面二個級的簡化電路圖。
圖3是描述了示例時鐘信號的相關時序圖，所述示例時鐘信號影響在圖2中說明的電路的最前面二個級的操作。
圖4是簡化電路圖，說明了根據在圖2中說明的電路在ADC轉換循環的第一時鐘周期期間的ADC流水線的第一級的有效電路配置。
圖5是簡化電路圖，說明了根據在圖2中說明的電路在不同的時鐘周期期間的ADC流水線的第二級的有效電路配置。
圖6是簡化電路圖，說明了根據本發明的實施例被實施的流水線ADC的級m的。
除非另有說明，不同附圖中使用的相同參考符號表示相同的元素。附圖不一定按比例繪製。
具體實施方式
為了簡潔的目的，常規的技術涉及基於開關電容器的增益級、ADC架構、電壓比較電路、數字邏輯電路、以及系統的其它功能方面(以及單獨的系統操作元件)可以不在本發明中被進行詳細描述。此外，在本發明中包含的各種附圖中顯示的連接線旨在表示示例功能關係和/或各種元件之間的物理耦合。應注意一些替代的或附加功能關係或物理連接可以存在於實際的實施例中。此外，為便於討論，
了示例單端型實施，但是本領域技術人員在不脫離本公開範圍的情況下，通過使用提供的指導方針可以改編用於不同信號應用的說明的技術。
圖1是說明了普遍的流水線ADC的簡化方框圖。正如所說明的，ADC100包括多個冗餘符號數字(RSD)級110、120、和130、以及多比特快閃記憶體ADC級140。通常，流水線ADC100以特定的時鐘速率採樣模擬信號(Vin)並且生成與每個採樣信號的電壓量值相對應的數位訊號。流水線ADC的解析度或精確度是所使用的若干ADC級的函數。每個ADC級提供至少一比特解析度，其開始於第一級(110)(例如，DqutI)的最高有效比特(MSB)，並且結束於來自最後級(140)(例如，DotitN)的最低有效比特。
ADC100的操作的整體速度與在流水線中ADC級序列的速度具有關。每個ADC級在生成數位訊號之前依賴任何先前的ADC級的結果(例如，Resl和Res2)。典型的ADC級包括用於提供例如開關電容器增益級和至少一個比較器的電路。ADC級的開關電容器增益級放大了由ADC級從耦合的相鄰ADC級接收的電壓。
ADC級的比較器比較由ADC級接收的輸入電壓和參考電壓並且生成對應的邏輯水平。ADC級比較器的一個例子包括兩個比較器，所述比較器比較輸入信號和兩個參考電壓水平、VH和VL。如果輸入信號小於VL，則那個級(例如，Dot1、Dot2等等)的數字輸出被設置為-1。如果輸入信號大於VH，則那個級的數字輸出被設置為I。否則，如果輸入信號位於VL和VH之間，則那個級的數字輸出被設置為O。這個比較器配置連同上面所討論的開關電容器增益級一起被稱為1.5比特ADC級。在具有不同類型的比較器的ADCs中，所述級可以提供一個或多個比特數據。比較器的數目和類型的選擇取決於應用。
殘留電壓還被生成，以被傳遞到下級。在上面的例子中，如果輸入信號小於VLJJ輸入乘以2( S卩，輸入被放大x2)並且參考電壓被添加，以提供殘留。如果輸入信號大於VH，則輸入乘以2並且參考電壓被減去，以提供殘留。如果輸入信號位於VL和VH之間，那麼輸入信號乘以2。殘留的「增益」的數目取決於ADC級的應用和配置(例如，在電路的放大器部分中的電容器的選擇)。通常在流水線ADCs中，流水線的最後級是解決最低有效比特(例如，140)的快閃記憶體ADC0所述快閃記憶體ADC級是一系列比較器，其中不同的閾值電壓用於將模擬信號轉換為數字輸出。因為隨著採樣殘留通過流水線，來自每個級的比特在時間的不同點上被確定，通過使用例如在對齊中的移位寄存器和同步塊150，對應於相同採樣的所有比特按時間對齊。然後模擬輸入的數字表示被傳遞到數字誤差校正邏輯160。數字誤差校正邏輯160被配置成校正由比較器在流水線ADC的任何級上但不是最後級上生成的誤差。此外，邏輯塊150和160在生成數字輸出170之前可以執行數字輸出的其它數字處理。來自流水線ADC的數字輸出以ADC的採樣速率被提供，並且具有用於由流水線每個級處理的延遲。
在典型的流水線ADC中，每個ADC級以完全ADC採樣速率被定時。這需要每個級的放大器，所述放大器可以以對應於完全ADC採樣速率的完全頻率操作。較高ADC操作頻率消耗較高功率。速度上的優勢可以通過使用並聯ADC實現，但是每個附加流水線ADC增加了功率使用。當較低頻率可以用於並聯ADC流水線以實現與單一流水線相同的採樣速率時，因為每個流水線可以消耗功率，因此功率消耗可以保持高。此外，並聯級電路的使用比非並聯電路架構需要更多的電路。因此，當4或8通道流水線可以被使用時，可以在空間意識的應用中禁止在由附加通道消耗的附加電路區域中進行權衡。與多通道流水線一起使用的採樣處理也可以呈現圖像生成問題。因為流水線的每個通道在不同的時鐘邊緣上採樣輸入信號，流水線ADC的輸出中就可以存在顯著頻率響應雜散。這是由於採樣時鐘不能精確地匹配每個通道的結果，以及並聯電路中的元件不匹配等等。這個問題的一個解決方案是在流水線之前提供採樣和保持電路，然後所述流水線可以給在定義明確的時鐘間隔上被採樣的ADC流水線提供輸入電壓。但是這樣解決方案利用了附加電路，所述附加電路消耗了空間並且不給ADC提供任何計算優勢。本發明的實施例解決了頻率響應圖像生成問題和由多通道流水線呈現的有效空間利用問題。流水線ADC的第一級(例如，RSD級110)以所需完全採樣速率來採樣模擬輸入。然後來自第一級的殘留被提供給配置由通過利用並聯採樣電路以較低速率進行採樣的電路的隨後的級，其中並聯採樣電路的每個部分以第一級操作頻率的所定義分數進行操作。圖2是簡化電路圖，示出了根據本發明的實施例實施的流水線ADC的最前面二個級(例如，RSD級110和120)。圖3是描述了影響最前面二個級操作的示例時鐘信號的相關時序的圖。RSD級110包括用於接收輸入電壓信號(Vin)的輸入節點210和用於提供源自輸入電壓信號的殘留電壓的輸出節點215。RSD級110還包括用於第一參考電壓Vrefp的第一參考節點220和用於第二參考電壓Vrefm的第二參考節點225。RSD級110包括比較器230，所述比較器230包括生成開關控制信號(hl、ll、ml)和數字輸出DqutI的數字邏輯元件232。
ADC RSD級110的操作被本領域技術人員所熟知，因此將不再進行詳細描述。簡單地說，RSD級110中的開關是由圖3中描述的時鐘信號和由數字邏輯元件232生成的開關控制信號控制的。圖2中的開關用相應的調節時鐘/控制信號標記。在這個例子中，當時鐘/控制信號是高時，相關聯的開關被閉合，並且當時鐘/控制信號是低時，相關聯的開關被斷開。因此，當所述Pl時鐘信號是高並且所述P2時鐘信號是低時，所述Cl和C2電容器充電，以採樣施加於輸入節點210的輸入電壓。當所述pi時鐘信號是低並且所述p2時鐘信號是高時，所述Cl和C2電容器耦合於放大器240，所述放大器240在輸出節點215處生成輸出電壓(Vresidue)。
此外，取決於與高電壓參考(VH)和低電壓參考(VL)相關的存在於輸入節點210處的輸入電壓，所述hl、Il、或ml開關中的一個被閉合。正如前面所討論的，比較的結果還確定了數字輸出DtotI的數據值。如果所述hi開關在增益階段期間被閉合，當所述pi時鐘信號是低並且所述P2時鐘信號是高時，那麼從輸出電壓減去Vrefp，否則可以在輸出節點215處生成所述輸出電壓。如果所述Il開關在增益階段期間被閉合，那麼從輸出電壓中減去Vrefm，否則在輸出節點215處生成所述輸出電壓。如果所述ml開關在增益階段期間被閉合，那麼只有所述Cl和C2電容器促成輸出節點215處的輸出電壓。在典型的ADC應用中,Vrefp是正參考電壓,Vrefm是具有與Vrefp相同或不同絕對量值的負參考電壓,並且所述Cl和C2電容器具有相等電容。在那些情況下，當所述ml開關被閉合時，輸出節點215處的輸出電壓將是輸入節點210處的輸入電壓的兩倍，並且當所述11或hi開關被閉合時，將通過增加或減去Vrefm或Vrefp來修改所述輸出電壓。
圖4簡化電路圖，示出了根據上面所描述的電路在不同時鐘級期間RSD級110的有效電路配置。正如前面所討論的，當Pl是高時，電容器Cl和C2耦合於輸入節點210處的輸入電壓Vin並且充電以採樣那個電壓(圖4(a))。此外，並且在圖2中沒具有顯示的，電容器Cf I可以與放大器240平行放置以允許放大器在當放大器沒具有用於生成輸出電壓時的時間期間進行重置。電容器Cfl可以被包括在由信號pi控制的開關電路中。在p2期間(圖4(b)),電容器Cl稱合於放大器240的反相輸入和輸出之間，而電容器C2稱合於放大器240的參考電壓Vrefp和反相輸入之間。此外，電容器Cfl通過由pi控制的開啟式開關與放大器電路進行隔離。
回到圖2，RSD級120提供了一組串聯耦合的開關電容器採樣級。通過利用多於一個的開關電容器採樣級，流水線ADC的整體採樣頻率可以保持，但是每個開關電容器採樣級的電路以RSD級的整體採樣頻率的分數運行。正如在圖2中所說明的，RSD級120提供了兩個開關電容器採樣級，因此每個開關電容器採樣級使用共享放大器260，所述共享放大器260以ADC的一半的整體採樣頻率操作。正如下面變得更加明顯的，當以一半的採樣頻率操作時，每個開關電容器採樣級耦合於以整體採樣頻率處理所需信號的放大器260。
RSD級120具有在節點215處被提供的輸入信號，所述輸入信號是從RSD級110傳遞過來的殘留電壓。此外，第一參考節點242被提供給第一參考電壓Vrefp並且第二參考節點245被提供給第二參考電壓Vrefm。Vrefp和Vrefm可以與那些用於RSD級110的電壓相同，或它們可以不同。如果Vrefp和Vrefm對於每個隨後的級比較小，那麼放大器可以不進行同樣多的擺動。但是將需要用於每個級Vrefp和Vrefm的分離參考生成器，所述生成器需要附加電路空間，並且降低放大器的擺動可以使放大器對噪聲更加敏感，然後需要附加功率以減弱放大器的本底噪聲。因此，每個級利用相同的Vrefp和Vrefm更實際。輸出節點250提供源自輸入電壓信號的殘留電壓，所述輸入電壓信號在節點215處被接收。RSD級120還具有比較器邏輯255，所述比較器邏輯255包括一個或多個數字邏輯元件(未顯示)，所述數字邏輯元件生成開關控制信號ha、la、ma和hb、lb、以及mb以及數字輸出Dott2。正如將要在下面進行更詳細的討論，開關控制信號(ha、la、ma)被用於在開關電容器採樣級中一個的控制開關，而開關控制信號(hb、lb、mb)被用於控制其它開關電容器採樣級。開關控制信號的附加集合將為RSD級中的每個開關電容器採樣級而生成。此外，每個開關電容器採樣級可以具有專用比較器邏輯，付出的代價是附加電路區域，但是每個比較器以較低頻率操作，或各種開關電容器採樣級可以共享相同的比較器邏輯(正如所說明的)。
本領域技術人員對RSD級120的操作非常熟悉，因此將不再進行詳細描述。對於這樣RSD級的操作的詳細的例子,見美國專利N0.5，574，457，「Switched Capacitor GainStage」(開關電容器增益級)。簡單地說，在RSD級120中的開關是由圖3中描述的時鐘信號和由比較器邏輯255生成的開關控制信號控制的。開關用其相應的調節時鐘/控制信號標記。正如RSD級110，當時鐘/控制信號是高時，相關聯的開關被閉合，並且當時鐘/控制信號是低時，相關聯的開關斷開。正如上面所討論的，在RSD級120中說明的開關電容器採樣級在時鐘循環的不同點處操作。例如，當時鐘信號Pla是高並且時鐘信號p2a是低時，電容器Cla和C2a進行充電以採樣施加於輸入節點215的輸入電壓。這在圖5(a)中進行了說明。另一方面，當時鐘信號Plb是高並且時鐘信號p2b是低時，電容器Clb和C2b進行充電以米樣施加於輸入節點215的輸入電壓。這在圖5(b)中進行了說明。正如在圖3中所說明的，當pla是高，P Ib是低時，反之亦然，所以開關電容器採樣級決不同時採樣輸入電壓。在RSD級110之後，每個採樣在節點215處的輸入電壓在交替採樣期間給節點215( S卩，當p2是高時)提供了最近的殘留電壓。在每個開關電容器採樣級充電循環之後，開關電容器採樣級給放大器260提供信號。例如，當時鐘信號p2a是高並且信號Ia是高時,所述Cla和C2a電容器稱合於放大器260，所述放大器260在輸出節點250處生成電壓。這在圖5(d)中進行了說明。正如級110，控制信號ha、la、以及ma取決於與高電壓參考和低電壓參考相關的存在於輸入節點215處的輸入電壓的比較。這些參考電壓與用於級110的電壓可以相同或不同，並且比較的結果確定了數字輸出Dot2的數據值。在另一個例子中，當時鐘信號p2b是高並且信號hb是高時，電容器Clb和C2b耦合於放大器260，所述放大器260在輸出節點250處生成對應的輸出電壓。這在圖5(c)中進行了說明。正如通過電容器Clb和C2b採樣的一樣，控制信號hb、lb、以及mb取決於與所述高和低電壓參考的輸入電壓的比較。正如在圖3中的時序圖中可以看到的，RSD級120的開關電容器採樣級採樣定時與RSD級110的輸出定時相關聯。當p2是高時，RSD級110輸出至節點215的信號。控制每個開關電容器米樣級的米樣的時鐘信號pla和PIb每個被定時為在每隔一個高時鐘P2期間處於高，從而在P2的第一高時鐘期間Pla處於高，並且在P2的下一個高時鐘信號期間P2a處於高，隨後在緊跟的期間Pla處於高，等等。RSD級120的輸出是由時鐘信號p2a和p2b控制的。正如從圖3中可以看到的，p2a和p2b被配置成使得輸出殘留信號以與RSD級110的輸出頻率相同的頻率在節點250處被提供。然後這個輸出殘留信號被隨後的級採樣。圖6簡化方框圖，示出了根據本發明的實施例被實施的流水線ADC的級m(例如，RSD級130)。正如所說明的，圖6提供級600，所述級600包括兩個開關電容器採樣級(例如，640)。開關電容器採樣級的配置類似於上面所描述的關於圖2的RSD級120的開關電容器採樣級。可以通過使附加的開關電容器採樣級併入ADC級600實現附加的功率效益。ADC級600的有效實現包括一些具有2的冪的並聯採樣級，其還簡化了電路的時鐘。由於具有X個開關電容器採樣級，每個開關電容器採樣級具有是ADC流水線中的最初級(S卩，RSD級110)的l/χ的採樣頻率。低操作頻率的成本和相關聯的功率節省是每個附加開關電容器採樣級640需要的附加電路空間。圖3中說明的不例時序圖提供了時鐘信號p2a和p2b。對於具有多於兩個開關電容器採樣級的RSD級，所熟知的技術可以被應用於擴展需要控制每個級的開關的時鐘信號的數目。通過級m接收的輸入電壓信號是由級(m-Ι)生成的殘留電壓信號(Res(m-l))並且在輸入節點610處被接收。參考電壓Vrefp和Vrefm分別在節點620和625處被接收，並且相對於RSD級120以正如上面所討論的相同方式用於在輸出節點630處以生成輸出電壓(Res (m))，所述輸出電壓被傳遞到隨後的級。正如先前所討論的，比較器邏輯650生成邏輯信號ha、hb、la、lb、ma、以及mb。比較器邏輯650可以包括等於開關電容器採樣級數目的多個比較器，以生成控制信號，所述情況取決於應用的性質。比較器邏輯塊650還生成數字輸出DOTm，所述數字輸出DTOTm被提供給對齊和同步邏輯(例如，150)。正如上面所討論的，流水線ADC100的最後級是根據本領域內所熟知的技術被實施的快閃記憶體ADC級(例如，3比特快閃記憶體)。這樣的ADC級可以由最小的電路做成，並且適當地給流水線提供最低有效比特。正如上面所討論的，正如在本發明的實施例中，使用每個循環在相同時鐘邊緣上採樣的流水線ADC的最初級提供了避免定時不精確和位於多通道流水線ADC中的多通道之間的增益不匹配的優勢 。這降低了或減少了整體ADC流水線的頻率響應的雜散。在ADC的隨後的流水線級中使用多通道級的效益包括一種能力，該能力使那些級的內部電路以流水線ADC的整體採樣頻率的分數進行操作，因此通過那些級實現較低功率消耗和較低熱量生成。現在應了解已經提供了一種流水線模數轉換器，所述轉換器包括:(1)第一流水線ADC級，所述第一流水線ADC級接收模擬輸入信號，以第一頻率採樣模擬輸入信號，並且然後以所述第一頻率生成第一殘留信號-所述第一殘留信號響應所採樣的模擬輸入信號；以及，(2)第二流水線ADC級，所述第二流水線ADC級接收來自所述第一流水線ADC級的所述第一殘留信號並且以所述第一頻率生成第二殘留信號。所述第二流水線ADC級包括第一組多個採樣電路，所述採樣電路以第二頻率採樣所述第一殘留信號。所述第一組多個採樣電路包括N個採樣電路，其中N是2或更大。所述第二頻率是所述第一頻率的1/N倍。每個所述第一組多個採樣電路以獨特的採樣時間採樣所述第一殘留信號以及隨後生成所述第二殘留信號的對於部分，在本實施例的一個方面，N是2的冪。在上面的實施例的一個方面，流水線ADC還包括第三流水線ADC級，所述第三流水線ADC級接收來自所述第二流水線ADC級的所述第二殘留信號並且被配置成所述第一頻率生成第三殘留信號。所述第三流水線ADC級包括第二組多個採樣電路，每個以第三頻率採樣所述第二殘留信號。所述第二組多個採樣電路包括M個採樣電路，其中M是2或更大。所述第三頻率是所述第一頻率的1/M倍。所述第二組多個採樣電路中的每個以獨特的採樣時間採樣所述第二殘留信號以及隨後生成所述第三殘留信號的部分。在另一方面，M可以是等於N或不等於N。在另一方面，M和N是2的幕。
在上面的實施例的另一個方面，所述第一流水線ADC級還被配置成生成對應於所述模擬輸入信號的每個採樣的第一數字輸出，以及所述第二流水線ADC級還包括被配置成生成對應於所述第一殘留信號的每個採樣的第二數字輸出的比較器邏輯。在另一方面，所述第二流水線ADC級比較器邏輯還包括邏輯電路，所述邏輯電路對應於所述第一組多個採樣電路中的每個，其中所述邏輯電路生成被配置成控制採樣電路的所述第一組多個採樣電路中對應採樣電路的一個或多個控制信號。在不同的方面，所述第二流水線ADC級比較器邏輯還包括邏輯電路，所述邏輯電路耦合於所述第一組多個採樣電路中的每個，其中所述邏輯電路生成被配置成控制每個採樣電路的一個或多個控制信號。
在上面的實施例的另一個方面，第二流水線ADC級還包括一個放大器，所述一個放大器具有耦合於第一組多個採樣電路中每個的輸出的輸入和提供第二殘留信號的輸出。
在另一個實施例中，一種方法被提供以用於將模擬信號轉換為數位訊號。所述方法包括:使第一流水線ADC級執行:以第一頻率採樣所述模擬信號；生成第一數字輸出信號，所述第一數字輸出信號響應於所述採樣模擬信號；以所述第一頻率生成第一殘留信號，其中所述第一殘留信號響應於所採樣的模擬信號。所述方法還包括:使多個採樣電路以第二頻率採樣所述第一殘留信號，其中所述多個採樣電路包括N個採樣電路(N是2的冪並且N是2或更大)，所述第二頻率是所述第一頻率的1/N倍，以及所述多個採樣電路中的每個採樣所述第一殘留信號的獨特部分。所述方法還包括:使第二流水線ADC級執行:生成第二數字輸出信號，所述第二數字輸出信號響應於所述採樣第一殘留信號；以及以所述第一頻率生成第二殘留信號，其中所述第二殘留信號響應於所述採樣第一殘留信號，以及所述第二流水線ADC級還包括所述多個採樣電路。
上面的實施例的一個方面還包括以第三頻率採樣所述第二殘留信號，生成第三數字輸出信號，所述第三數字輸出信號響應於所述採樣第二殘留信號；以及以所述第一頻率生成第三殘留信號，其中所述第三殘留信號響應於所述採樣第二殘留信號。採樣所述第二殘留信號是通過的一個被執行的，第二組多個採樣電路中的每個以所述第三頻率採樣所述第一殘留信號。所述第二組多個採樣電路具有M個採樣電路，其中M是2的冪並且是2或更大，所述第三頻率因此是所述第一頻率的1/M倍。所述第二組多個採樣電路中的每個採樣所述第二殘留信號的獨特的部分。生成所述第三數字輸出信號以及生成所述第三殘留信號的步驟是通過第三流水線ADC級被執行的，以及所述第三流水線ADC級包括所述第二組多個採樣電路。在另一方面，M可以是等於N或不等於N。
本發明的另一個實施例提供了一種流水線ADC，所述ADC包括:用於以第一頻率採樣模擬信號的裝置；用於生成響應於所述採樣模擬信號的第一數字輸出信號的裝置；以及用於以所述第一頻率生成響應所述採樣模擬信號的第一殘留信號的裝置。第一流水線ADC級包括:用於採樣所述模擬信號的所述裝置，用於生成所述第一數字輸出信號的所述裝置，以及用於生成所述第一殘留信號的所述裝置。所述實施例還包括:用於採樣所述第一殘留信號的N個裝置，其中所述N個裝置以第二頻率採樣所述第一殘留信號；用於生成響應於所述採樣第一殘留信號的第二數字輸出信號的裝置；以及用於以所述第一頻率生成第二殘留信號的裝置，其中用於生成所述第二殘留信號的所述裝置響應於所述採樣第一殘留信號。N是2的冪並且是2或更大。所述第二頻率是所述第一頻率的1/N倍。所述用於採樣所述第一殘留信號的N個裝置中的每個對來自所述用於採樣所述第一殘留信號的N個裝置中彼此的所述第一殘留信號的獨特部分進行採樣。第二流水線ADC級包括:所述用於生成所述第二數字輸出信號的裝置，所述用於生成所述第二殘留信號的裝置，以及所述用於採樣所述第一殘留信號的N個裝置。在上面的實施例的一個方面，流水線ADC還包括:用於採樣所述第二殘留信號的M個裝置，用於生成響應所述採樣第二殘留信號的第三數字輸出信號的裝置，以及用於以所述第一頻率生成響應於所採樣的第二殘留信號的第三殘留信號的裝置。所述用於採樣所述第二殘留信號的M個裝置中的每個以第三頻率採樣所述第二殘留信號。M是2的冪並且是2或更大。所述第三頻率是所述第一頻率的1/M倍。所述用於採樣所述第二殘留信號的M個裝置中的每個對來自所述用於採樣所述第二殘留信號的M個裝置中彼此的所述第二殘留信號的獨特部分進行採樣。第三流水線ADC級包括:所述用於採樣所述第二殘留信號的M個裝置，所述用於生成所述第三數字輸出信號的裝置，以及所述用於生成所述第三殘留信號的裝置。在另一方面，M可以是等於N或不等於N。當將信號、狀態比特、或類似的裝置分別變為其邏輯真或邏輯假狀態時，術語「明確肯定」或「設置」以及「否定」(或「非明確肯定」或「清楚」)在本發明中被使用。如果邏輯真狀態是邏輯電平「I」，邏輯假狀態是邏輯電平「O」。如果邏輯真狀態是邏輯電平「0」，邏輯假狀態是邏輯電平「I」。由於實施本發明的器具大部分是由本領域所屬技術人員所熟知的電子元件以及電路組成，電路的細節不會在比上述所說明的認為具有必要的程度大的任何程度上進行解釋。對本發明基本概念的理解以及認識是為了不混淆或偏離本發明所教之內容。因此，應了解本發明描述的架構僅僅是示範的，並且事實上實現相同功能的很多其它架構可以被實現。從抽象的但仍具有明確意義上來說，為達到相同功能的任何元件的排列是有效的「關聯」，以便實現所需功能。因此，本發明中為實現特定功能的任意兩個元件的結合可以被看作彼此「相關聯」以便實現所需功能，不論架構或中間元件。同樣地，任意兩個元件這樣的關聯也可以被看作是「可運作性連接」或「可運作性耦合」於對方以實現所需功能。又例如，在實施例中，ADC100的所說明的元件是位於單一集成電路或在相同器件內的電路。或者，ADC100可能包括任何數目的單獨的集成電路或彼此互聯的單獨的器件。此外，本領域所屬技術人員將認識到上述描述的操作功能之間的界限只是說明性的。多個操作的功能可以組合成單一的操作，和/或單一的操作功能可以分布在附加操作中。而且，替代實施例可能包括特定操作的多個實例，並且操作的順序在各種其它實施例中會改變。雖然本發明的描述參照具體實施例，正如以下權利要求所陳述的，在不脫離本發明範圍的情況下，可以進行各種修改以及變化。例如，各種ADC級的比較器可以是1.5比特(正如所說明的)、2比特、4比特等等，允許引發不同的輸入電壓振幅。ADC級的開關電容器採樣級可以同樣地被改變以使用因此由比較器生成的控制信號。正如前面所討論的，實施例還沒具有被限定為雙向通道ADC級，並且可以利用任何數目的通道，正如通過空間和功率消耗問題指定的一樣。因此，說明書和附圖被認為是說明性而不是狹義性的，並且所具有這些修改是為了列入本發明範圍內。關於具體實施例，本發明所描述的任何效益、優點或解決方案都不旨在被解釋為任何或所具有權利要求的批評的、必需的、或本質特徵或元素。
本發明所用的術語「耦合」不旨在限定為直接耦合或機械耦合。
此外，本發明所用的「a」或「an」被定義為一個或多個。並且，在權利要求中所用詞語如「至少一個」以及「一個或多個」不應該被解釋以暗示通過不定冠詞「a」或「an」引入的其它權利要求元素限定任何其它特定權利要求。所述特定權利要求包括這些所介紹的對發明的權利元素，所述權利元素不僅僅包括這樣的元素。即使當同一權利要求中包括介紹性短語「一個或多個」或「至少一個」以及不定冠詞，例如「a」或「an」。使用定冠詞也是如此。
除非另具有說明，使用術語如「第一」以及「第二」是用於任意區分這些術語描述的元素的。因此，這些術語不一定表示時間或這些元素的其它優先次序。
權利要求
1.一種流水線模數轉換器ADC，包括: 第一流水線ADC級，被配置成 接收模擬輸入信號， 以第一頻率採樣所述模擬輸入信號， 以所述第一頻率生成第一殘留信號，其中所述殘留信號響應於所採樣的模擬輸入信號；以及 第二流水線ADC級，所述第二流水線ADC級被耦合以接收來自所述第一流水線ADC級的所述第一殘留信號，並且包括 第一組多個採樣電路，所述第一組多個採樣電路中的每個被配置成以第二頻率採樣所述第一殘留信號，其中 所述第一組多個採樣電路包括N個採樣電路，其中N是2或更大， 所述第二頻率是所述第一頻率的1/N倍， 所述第一組多個採樣電路中的每個對來自所述第一組多個採樣電路中彼此的所述第一殘留信號的獨特部分進行採樣，以及 所述第二流水線ADC級被配置成以所述第一頻率生成第二殘留信號。
2.根據權利要求1所述的流水線ADC，還包括: 第三流水線ADC級，所述第 三流水線ADC級被耦合以接收來自所述第二流水線ADC級的所述第二殘留信號，並且包括 第二組多個採樣電路，所述第二組多個採樣電路中的每個被配置成以第三頻率採樣所述第二殘留信號，其中 所述第二組多個採樣電路包括M個採樣電路，其中M是2或更大， 所述第三頻率是所述第一頻率的1/M倍， 所述第二組多個採樣電路中的每個對來自所述第二組多個採樣電路中彼此的所述第二殘留信號的獨特部分進行採樣，以及 所述第三流水線ADC級被配置成以所述第一頻率生成第三殘留信號。
3.根據權利要求2所述的流水線ADC，其中M不等於N。
4.根據權利要求2所述的流水線ADC，其中M等於N。
5.根據權利要求2所述的流水線ADC，其中M和N是2的冪。
6.根據權利要求1所述的流水線ADC，其中N是2的冪。
7.根據權利要求1所述的流水線ADC，其中 所述第一流水線ADC級還被配置成生成第一數字輸出，所述第一數字輸出對應於所述模擬輸入信號的每個採樣，以及 所述第二流水線ADC級還包括比較器邏輯，所述比較器邏輯被配置成生成第二數字輸出，所述第二數字輸出對應於所述第一殘留信號的每個採樣。
8.根據權利要求7所述的流水線ADC，其中所述第二流水線ADC級比較器還包括: 邏輯電路，所述邏輯電路對應於所述第一組多個採樣電路中的每個，其中所述邏輯電路被配置成生成一個或多個控制信號，所述一個或多個控制信號被配置成控制對應的採樣電路。
9.根據權利要求7所述的流水線ADC，其中所述第二流水線ADC級比較器邏輯還包括:邏輯電路，所述邏輯電路耦合於所述第一組多個採樣電路中的每個，其中所述邏輯電路被配置成生成一個或多個控制信號，所述一個或多個控制信號被配置成控制每個採樣電路。
10.根據權利要求1所述的流水線ADC，其中所述第二流水線ADC級還包括: 一個放大器，具有耦合於所述第一組多個採樣電路中每個的輸出的輸入和被配置成提供所述第二殘留信號的輸出。
11.一種用於將模擬信號轉換為數位訊號的方法，所述方法包括: 以第一頻率採樣所述模擬信號； 生成第一數字輸出信號，所述第一數字輸出信號響應於所採樣的模擬信號； 以所述第一頻率生成第一殘留信號，其中所述第一殘留信號響應於所採樣的模擬信號，其中 通過第一流水線模數轉換器ADC級執行所述採樣所述模擬信號的步驟、所述生成所述第一數字輸出信號的步驟以及所述生成所述第一殘留信號的步驟； 以第二頻率採樣所述第一殘留信號，其中 通過多個採樣電路中的一個執行所述採樣所述第一殘留信號的步驟，所述多個採樣電路中的每個被配置成以所述第二頻率採樣所述第一殘留信號， 所述多個採樣電路包括N個採樣電路，其中N是2的冪並且N是2或更大， 所述第二頻率是所述第一頻率的1/N倍，以及 所述多個採樣電路中的每個對來自所述多個採樣電路中彼此的所述第一殘留信號的獨特部分進行採樣； 生成第二數字輸出信號，所述第二數字輸出信號響應於所採樣第一殘留信號；以及 以所述第一頻率生成第二殘留信號，其中 所述第二殘留信號響應於所採樣的第一殘留信號， 通過第二流水線ADC級來執行所述生成所述第二數字輸出信號的步驟和所述生成所述第二殘留信號的步驟，以及 所述第二流水線ADC級包括所述多個採樣電路。
12.根據權利要求11所述的方法，還包括: 以第三頻率採樣所述第二殘留信號，其中 通過第二組多個採樣電路中的一個執行所述採樣所述第二殘留信號的步驟，所述第二組多個採樣電路中的每個被配置成以所述第三頻率採樣所述第一殘留信號 所述第二組多個採樣電路包括M個採樣電路，其中M是2的冪並且M是2或更大， 所述第三頻率是所述第一頻率的1/M倍，以及 所述第二組多個採樣電路中的每個對來自所述第二組多個採樣電路中彼此的所述第二殘留信號的獨特部分進行採樣； 生成第三數字輸出信號，所述第三數字輸出信號響應於所述採樣第二殘留信號；以及以所述第一頻率生成第三殘留信號，其中所述第三殘留信號響應所採樣的第二殘留信號，其中 通過第三流水線ADC級執行所述生成所述第三數字輸出信號的步驟和所述生成所述第三殘留信號的步驟，以及所述第三流水線ADC級包括所述第二組多個採樣電路。
13.根據權利要求12所述的流水線ADC，其中M不等於N。
14.根據權利要求12所述的流水線ADC，其中M等於N。
15.一種流水線模數轉換器ADC，包括: 用於以第一頻率採樣模擬信號的裝置； 用於生成第一數字輸出信號的裝置，其中所述用於生成所述第一數字輸出信號的裝置響應於所採樣的模擬信號； 用於以所述第一頻率生成第一殘留信號的裝置，其中所述用於生成所述第一殘留信號的裝置響應於所採樣的模擬信號，以及第一流水線模數轉換器ADC級，包括:所述用於採樣所述模擬信號的裝置；所述用於生成所述第一數字輸出信號的裝置；以及，所述用於生成所述第一殘留信號的裝置； 用於採樣所述第一殘留信號的N個裝置，其中 所述用於 採樣所述第一殘留信號的N個裝置中的每個被配置成以第二頻率採樣所述第一殘留信號， N是2的冪並且N是2或更大， 所述第二頻率是所述第一頻率的1/N倍，以及 所述用於採樣所述第一殘留信號的N個裝置中的每個對來自所述用於採樣所述第一殘留信號的N裝置中彼此的所述第一殘留信號的獨特部分進行採樣； 用於生成第二數字輸出信號的裝置，其中所述用於生成所述第二數字輸出信號的裝置響應於所米樣的第一殘留信號；以及 用於以所述第一頻率生成第二殘留信號的裝置，其中所述用於生成所述第二殘留信號的裝置響應於所採樣的第一殘留信號，以及第二流水線ADC級，包括:所述用於生成所述第二數字輸出信號的裝置；所述用於生成所述第二殘留信號的裝置；以及，所述用於採樣所述第一殘留信號的N個裝置。
16.根據權利要求15所述的流水線ADC還包括: 用於採樣所述第二殘留信號的M個裝置，其中 所述用於採樣所述第二殘留信號的M個裝置中的每個被配置成以第三頻率採樣所述第二殘留信號， M是2的冪並且M是2或更大， 所述第三頻率是所述第一頻率的1/M倍，以及 所述用於採樣所述第二殘留信號的M個裝置中的每個對來自所述用於採樣所述第二殘留信號的M個裝置中彼此的所述第二殘留信號的獨特部分進行採樣； 用於生成第三數字輸出信號的裝置，其中所述用於生成所述第三數字輸出信號的裝置響應於所採樣的第二殘留信號；以及 用於以所述第一頻率生成第三殘留信號的裝置，其中所述用於生成所述第三殘留信號的裝置響應於所採樣的第二殘留信號，以及第三流水線ADC級，包括:所述用於採樣所述第二殘留信號的M個裝置；所述用於生成所述第三數字輸出信號的裝置；以及，所述用於生成所述第三殘留信號的裝置。
17.根據權利要求16所述的流水線ADC，其中M不等於N。
18.根據權利 要求16所述的流水線ADC，其中M等於N。
全文摘要
提供了一種具有降低功率消耗的流水線模數轉換器。由於幾乎第一流水線級以是輸入採樣速率的部分的頻率操作，所述轉換器具有高輸入採樣速率和低功率消耗的優勢。流水線ADC的第一級具有內部操作頻率，所述內部操作頻率是完全ADC採樣速率，並且在相同時鐘邊緣上為每個採樣進行輸入信號採樣。隨後的流水線級具有並聯輸入採樣電路，所述電路以降低的速率採樣提供的輸入信號。由於所述輸入採樣電路以降低的速率進行操作，功率消耗是通過那些級被降低的。此外，由於在相同時鐘邊緣上為每個採樣進行輸入信號採樣，頻率響應與ADC架構相關聯的圖像生成問題。所述ADC架構在多於一個時鐘邊緣上採樣輸入信號被避免了。
文檔編號H03M1/12GK103219996SQ20131002495
公開日2013年7月24日 申請日期2013年1月23日 優先權日2012年1月23日
發明者道格拉斯·A·加裡蒂 申請人:飛思卡爾半導體公司