氧化物介質層經時絕緣擊穿可靠性測試方法
2023-12-06 16:49:16
專利名稱：氧化物介質層經時絕緣擊穿可靠性測試方法
技術領域：
本發明涉及半導體製造エ藝，更具體地說，本發明涉及ー種氧化物介質層經時絕緣擊穿可靠性測試方法。
背景技術：
經過長期研究發現，經時絕緣擊穿TDDB (time dependent dielectricbreakdown,也稱為經時介質擊穿、經時擊穿、與時間相關電介質擊穿)是超大規模集成電路MOS器件柵極氧化層失效的主要機制。經時絕緣擊穿TDDB可靠性測試，是評價MOS電晶體的薄柵氧化層質量的重要方法。具體地說，經時絕緣擊穿TDDB可靠性測試指的是在柵極上加恆定的電壓，使器件處於積累狀態；經過一段時間後，氧化膜(氧化層)就會擊穿(一般，柵極漏電流突然増大100 倍以上時的狀態被定義為擊穿)，這期間經歷的時間就是在該條件下的壽命。對於經時絕緣擊穿可靠性測試，一般在進行經時絕緣擊穿可靠性測試時，需要花費較長的時間，往往用高電壓進行加速來縮短測試時間。JEDEC/FSA(JP-001)對TDDB可靠性測試方法有指導性說明。但JEDEC/FSA(JP-001)的測試只是簡單測試絕緣層隨時間的耐電壓能力。而在某些具體的應用上，如快閃記憶體中浮柵的電荷遂穿介質層，在高電壓下電子遂穿Si02遂穿層時有電子殘留在遂穿層，但遂穿層又需要在低電壓下絕緣，即遂穿層會不斷有電荷注入。在這種實際應用情況下，遂穿介質層隨時間的耐壓能力評估需要更加合理的測試評估方法。因此，希望能夠提供ー種更合理更精確的氧化物介質層經時絕緣擊穿可靠性測試方法。
發明內容
本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供ー種更合理更精確的氧化物介質層經時絕緣擊穿可靠性測試方法。為了實現上述技術目的，本發明提出ー種氧化物介質層經時絕緣擊穿可靠性測試方法，其包括在多個測試期期間，對測試結構施加應カ加速電壓，並且測試氧化物介質的漏電流監測值；以及在多個注入期期間，不對測試結構施加加速電壓，而是向待測試的氧化物介質層注入應カ加速電流；其中，所述多個測試期與多個注入期相互交錯。優選地，在所述多個測試期期間對測試結構施加的加速電壓在各自的測試期內保持恆定，並且之前的測試期期間對測試結構施加的加速電壓小於後續的測試期期間對測試結構施加的加速電壓。優選地，在所述多個測試期期間對測試結構施加的加速電壓恆定且相等。優選地，所述氧化物介質層是Si02介質層或其他用於遂穿介質，如A1203等。優選地，所述氧化物介質層用作MOS電晶體的柵極氧化物介質層。優選地，所有測試期的時間周期的時長相等。
優選地，所有注入期的時間周期的時長相等。優選地，所有注入期內的注入應カ加速電流的大小相等。優選地，所述注入應カ加速電流的大小介於IuA-IOmA的範圍內。優選地，所有測試期的時間周期的時長以及所有注入期的時間周期的時長為介於Ims-IOms的範圍內。根據本發明，先在氧化物介質層中注入ー些電子，再在測試結構上加電壓進行電壓應カ加速，測試氧化物介質層的漏電流在承受電壓時隨時間是否由於介質絕緣性變差而増加，由此可有利地測試含有電荷的氧化物介質的隨時間耐壓能力。所以，本發明提供了一種更接合理更精確的氧化物介質層經時絕緣擊穿可靠性測試方法。而且，根據本發明的氧化物介質層經時絕緣擊穿可靠性測試方法利用人為可控的 方法產生精確的電荷注入量，可有利地專門用來評估某些具體應用。由此可利用根據本發明實施例的氧化物介質層經時絕緣擊穿可靠性測試方法來更快更精確地進行絕緣能力的時間評估。
結合附圖，並通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解並且更容易地理解其伴隨的優點和特徵，其中圖I示意性地示出了根據本發明第一實施例的氧化物介質層經時絕緣擊穿可靠性測試方法的示意圖。圖2示意性地示出了根據本發明第二實施例的氧化物介質層經時絕緣擊穿可靠性測試方法的示意圖。圖3示意性地示出了根據本發明第三實施例的氧化物介質層經時絕緣擊穿可靠性測試方法的示意圖。需要說明的是，附圖用於說明本發明，而非限制本發明。注意，表示結構的附圖可能並非按比例繪製。並且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。本發明原理是可先在氧化物介質層(例如MOS電晶體的柵極氧化物介質層，比如SiO2介質層或其他遂穿介質，如Al2O3等)中注入一些電子(電流)，再在測試結構上加電壓進行電壓應力加速，測試氧化物介質層的漏電流在承受電壓時隨時間是否由於介質絕緣性變差而增加。由此，可有利地測試含有電荷的氧化物介質的隨時間耐壓能力。下面將參考具體實施例來描述根據本發明優選實施例的氧化物介質層經時絕緣擊穿可靠性測試方法。圖I示意性地示出了根據本發明第一實施例的氧化物介質層經時絕緣擊穿可靠性測試方法的示意圖。如圖I所示，根據本發明第一實施例的氧化物介質層經時絕緣擊穿可靠性測試方法包括在第一測試期Tll期間，對測試結構施加第一加速電壓VI，並且同時測試氧化物介質的第一次漏電流監測值Cl ；在第一測試期Tll之後的第一注入期T21期間，不對測試結構施加應カ加速電壓，而是向待測試的氧化物介質層注入應カ加速電流；在第一注入期T21之後的第二測試期T12期間，對測試結構施加第二應カ加速電壓V2，並且同時測試氧化物介質的第二次漏電流監測值C2 ；在第二測試期T12之後的第二注入期T22期間，不對測試結構施加應カ加速電壓，而是向待測試的氧化物介質層注入應カ加速電流；在第二注入期T22之後的第三測試期T13期間，對測試結構施加第三應カ加速電 壓V3，並且同時測試氧化物介質的第三次漏電流監測值C3 ；在第三測試期T13之後的第三注入期T23期間，不對測試結構施加應カ加速電壓，而是向待測試的氧化物介質層注入應カ加速電流；在第三注入期T23之後的第四測試期T14期間，對測試結構施加第三應カ加速電壓V4，並且測試氧化物介質的第三次漏電流監測值C4。此時，通過測得的第三次漏電流監測值C4判斷氧化物介質層發生了擊穿，由此不再進行後續的加速電壓的施加以及電流注入。例如，由於氧化物介質層的漏電流突然増大100倍(如第三次漏電流監測值C4斜率所表示)，由此氧化物介質層被判斷為發生了擊穿。隨後，可通過氧化物介質層發生擊穿之前經過的多個注入期和多個測試期的時間以及施加的加速電壓的大小來判斷氧化物介質層的經時絕緣擊穿可靠性。其中，在上述過程中，注入應カ加速電流一般加載在測試結構的金屬電極端，在具體實施例中，所採用的測試結構可具有類似平板電容結構(矽襯底電極/氧化物介質層(例如待測試的SiO2介質)/金屬電極)，所以兩端的任一哪端加電流都可以。而且，加速電壓一般比氧化物介質層的實際應用時的正常工作電壓高。其中，在上述過程中，優選地，各個注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的時間周期長度相等(例如，時間周期長度介於O. Is-Is的範圍內)。並且優選地，各個注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的注入應カ加速電流的大小相等。例如進ー步優選地，各個注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的時間周期均為介於Ims-IOms的範圍內。此外，優選地，所有注入期內的注入應カ加速電流的大小相等,例如,注入應カ加速電流的大小範圍均為luA-10mA。其中，在上述過程中，各個測試期(第一測試期T11、第二測試期T12、第三測試期T13以及第四測試期T14)的時間周期長度相等(例如，時間周期長度介於O. Is-Is的範圍內)。進ー步優選地，各個測試期(第一測試期T11、第二測試期T12、第三測試期T13以及第四測試期T14)的時間周期長度等於或大於各個注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的時間周期長度。此外，優選地，各個測試期(第一測試期T11、第二測試期T12、第三測試期T13以及第四測試期T14)的加速電壓在各自的時間周期內保持恆定，但是各個測試期的加速電壓依次増大(換言之，之前的測試期期間對測試結構施加的加速電壓小於後續的測試期期間對測試結構施加的加速電壓)。
即，在第一實施例中，有下述關係第一加速電壓Vl <第二加速電壓V2 <第三加速電壓V3 <第三加速電壓V4由此，本發明上述實施例提供了ー種更合理更精確的氧化物介質層經時絕緣擊穿可靠性測試方法。而且，根據本發明上述實施例的氧化物介質層經時絕緣擊穿可靠性測試方法利用人為可控的方法產生精確的電荷注入量，可有利地專門用來評估某些應用。例如，可對快閃記憶體中浮柵的電荷遂穿介質層進行評估，其中，在高電壓下電子遂穿Si02遂穿層時有電子殘留在遂穿層，但遂穿層又需要在低電壓下絕緣，即絕緣層會不斷有電荷注入。由此可利用根據本發明實施例的氧化物介質層經時絕緣擊穿可靠性測試方法來進行絕緣能力的時間評估。圖2示意性地示出了根據本發明第二實施例的氧化物介質層經時絕緣擊穿可靠性測試方法的示意圖。 如圖2所示，其中示出了各個測試期(第一測試期T11、第二測試期T12、第三測試期T13以及第四測試期T14)的加速電壓恆定並且相等的情況。SP，對於第二實施例，有下述關係第一加速電壓Vl =第二加速電壓V2=第三加速電壓V3=第三加速電壓V4。〈第三實施例〉圖3示意性地示出了根據本發明第三實施例的氧化物介質層經時絕緣擊穿可靠性測試方法的示意圖。如圖3所示，其中示出了各個測試期(第一測試期T11、第二測試期T12、第三測試期T13以及第四測試期T14)的加速電壓在各自的測試期逐漸増大的情況。雖然上述實施例均示出了整個測試包含四個測試期(第一測試期T11、第二測試期T12、第三測試期T13以及第四測試期T14)以及三個注入期(第一注入期T21、第二注入期T22以及第三注入期T23)的情況，但是對於任何熟悉本領域的技術人員而言，可以理解的是，實際測試期間包括的測試期的數量和注入期的數量可能是其它數量，因為不同的氧化層介質層發生擊穿時可能已經經過的測試期的數量和注入期的數量是不確定的。可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例並非用以限定本發明。對於任何熟悉本領域的技術人員而言，在不脫離本發明技術方案範圍情況下，都可利用上述掲示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
權利要求
1.一種氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於包括 在多個測試期期間，對測試結構施加應力加速電壓，並且測試氧化物介質的漏電流監測值；以及 在多個注入期期間，不對測試結構施加應力加速電壓，而是向待測試的氧化物介質層注入應力加速電流； 其中，所述多個測試期與多個注入期相互交錯。
2.根據權利要求I所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，在所述多個測試期期間對測試結構施加的應力加速電壓在各自的測試期內保持恆定，並且之前的測試期期間對測試結構施加的加速電壓小於後續的測試期期間對測試結構施加的加速電壓。
3.根據權利要求2所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，在所述多個測試期期間對測試結構施加的加速電壓恆定且相等。
4.根據權利要求I至3之一所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所述氧化物介質層是SiO2介質層或其他遂穿介質,如Al2O3等。
5.根據權利要求I至3之一所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所述氧化物介質層用作MOS電晶體的柵極氧化物介質層。
6.根據權利要求I至3之一所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所有測試期的時間周期的時長相等。
7.根據權利要求I至3之一所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所有注入期的時間周期的時長相等。
8.根據權利要求I至3之一所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所有注入期內的注入應力加速電流的大小相等。
9.根據權利要求8所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所述注入應力加速電流的大小介於IuA-IOmA的範圍內。
10.根據權利要求I至3之一所述的氧化物介質層經時絕緣擊穿可靠性測試方法，其特徵在於，所有測試期的時間周期的時長以及所有注入期的時間周期的時長為介於Ims-IOms的範圍內。
全文摘要
根據本發明的氧化物介質層經時絕緣擊穿可靠性測試方法包括在多個測試期期間，對測試結構施加應力加速電壓，並且測試氧化物介質的漏電流監測值；以及在多個注入期期間，不對測試結構施加應力加速電壓，而是向待測試的氧化物介質層注入應力加速電流；其中，所述多個測試期與多個注入期相互交錯。在所述多個測試期期間對測試結構施加的應力加速電壓在各自的測試期內保持恆定，並且之前的測試期期間對測試結構施加的應力加速電壓小於後續的測試期期間對測試結構施加的應力加速電壓。本發明提供了一種更精確的氧化物介質層經時絕緣擊穿可靠性測試方法。
文檔編號H01L21/66GK102820241SQ201210312690
公開日2012年12月12日 申請日期2012年8月29日 優先權日2012年8月29日
發明者張博 申請人:上海宏力半導體製造有限公司