實現時鐘同步的方法、裝置、系統及分布式系統的製作方法
2023-05-06 01:44:01 1
專利名稱：實現時鐘同步的方法、裝置、系統及分布式系統的製作方法
技術領域：
本發明涉及分布式控制技術，尤其涉及時鐘同步技術。
背景技術：
在工業自動化、運動控制、電力或電信等分布式系統中，實時時鐘的同步技術有著廣泛的應用。
圖1為目前的一種時鐘同步系統的結構示意圖。如圖1所示，CPU12將數據包寫入MAC(Media Access Control，介質訪問控制)Controller(控制器)13的緩存之後，再命令MAC Controller13發送數據包，MAC Controller13接收到命令後，根據網絡中的數據流動情況，選擇合適的時間將數據包發送給PHY(Physical Layer Device，物理層設備)Transceiver(收發器)14，PHYTransceiver14完成信號轉換後，將數據包發送到網絡中。
為了實現精度較高的時鐘同步，MAC Controller13接收到CPU12發出的發送命令後，應該立即發出數據包，以保證由MAC Controller13引入的網絡傳輸延遲波動最小，這就進一步要求，MAC Controller13發出數據包時，網絡為空閒狀態，即，沒有其它數據包正在發送，而且網絡上的其它節點也不會在一定時間內發出數據包，以免引起碰撞。所以，CPU12需要調度網絡通訊以滿足上述要求。此外，當MAC Controller13從網絡上接收到一個數據包並向CPU12發出中斷請求信號時，CPU12必須立即響應，使得由CPU12響應中斷請求引入的網絡傳輸延遲波動最小。
另外，在CPU12與MAC Controller13之間獲取數據包的發送和接收的時間戳，再使用可調的振蕩信號源調節時鐘計數器的計數速度，力求達到時鐘的同步，即主從時鐘計數器的計數速度相同、計數值相等。在此過程中，記錄CPU12向MAC Controller13發出發送命令的時刻作為發送時間戳，記錄CPU12響應MAC Controller13的中斷請求的時刻作為接收時間戳，獲取時間戳的目的就是為了計算時鐘計數器之間計數值的偏差，所以，時間戳的精準度直接影響計算出的偏差結果，從而間接影響校正的效果。但是，MACController13接收到CPU12發出的命令後，一般會選擇在網絡合適的狀態時將數據包發出，所以，CPU12發出命令的時刻不一定是MAC Controller13發出數據包的時刻，此外，MAC Controller13向CPU12發出中斷請求後，CPU12並不一定立即響應，CPU12響應該中斷請求的真實時刻與CPU12當前的運行狀態有關。因此，在CPU12與MAC Controller13之間獲取的時間戳的精準度不高，從而導致這種方法實現的時鐘同步的精度無法達到亞微秒級。
因此，目前的時鐘同步技術還沒有實現高精度的時鐘同步。
發明內容
本發明要解決的技術問題在於提供一種實現時鐘同步的方法、裝置、系統及分布式系統，以提高時鐘同步的精度。
為解決上述問題，本發明提供一種實現時鐘同步的方法，包括在介質訪問控制器與物理層設備收發器之間獲取第一數據包的本地發送時間戳和本地接收時間戳；根據所述第一數據包的本地發送時間戳和本地接收時間戳計算時鐘計數器之間計數值的偏差；對所述偏差進行校正。
獲取第一數據包的本地發送時間戳和本地接收時間戳的過程由下述步驟實現接收到第一數據包後，記錄所述第一數據包的序號及本地接收時間戳；接收到攜帶時間戳的第二數據包後，記錄所述第二數據包的序號及所述時間戳，如果所述第二數據包的序號與所述第一數據包的序號相同，則所述時間戳即為所述第一數據包的本地發送時間戳。
按照如下公式計算時鐘計數器之間計數值的偏差Offset＝TxSyncTime-RxSyncTime+OneWayDelay，其中，Offset為時鐘計數器之間計數值的偏差，TxSyncTime為所述第一數據包的本地發送時間戳，RxSyncTime為所述第一數據包的本地接收時間戳，OneWayDelay為所述第一數據包的網絡傳輸延遲。
根據所述時間戳對計算時鐘計數器之間計數值的偏差之前還包括發出第三數據包；記錄所述第三數據包的序號及本地發送時間戳；接收攜帶時間戳的第四數據包；記錄所述第四數據包的序號及所述時間戳，如果所述第四數據包的序號與所述第三數據包的序號相同，則所述時間戳即為所述第三數據包的本地接收時間戳。
由下述公式計算所述第一數據包的網絡傳輸延遲OneWayDelayOneWayDelay＝(RxReqTime-TxReqTime)/2-(TxSyncTime-RxSyncTime)/2，
其中，RxReqTime為所述第三數據包的本地接收時間戳，TxReqTime為所述第三數據包的本地發送時間戳。
對連續多次計算出的所述第一數據包的網絡傳輸延遲OneWayDelay求平均值，將所述平均值作為計算Offset所使用的OneWayDelay。
對所述偏差進行校正的過程由下述步驟實現根據所述偏差計算頻率補償值；調節所述頻率補償值，以使時鐘計數器之間計數值的偏差為零。
本發明還提供一種實現時鐘同步的裝置，包括接收捕獲器，用於在介質訪問控制器與物理層設備收發器之間獲取第一數據包的本地接收時間戳及與所述本地接收時間戳對應的本地發送時間戳；控制器，用於根據所述第一數據包的本地接收時間戳及對應的本地發送時間戳計算時鐘計數器之間計數值的偏差及根據所述偏差計算頻率補償值；頻率補償時鐘，用於根據晶振頻率及所述頻率補償值，調整計數速度。
所述裝置還包括發送捕獲器，用於在介質訪問控制器與物理層設備收發器之間獲取所述物理層設備收發器發向所述介質訪問控制器的數據包的本地發送時間戳。
所述時鐘計數器為頻率補償時鐘。
本發明還提供一種實現時鐘同步的系統，包括CPU，用於處理數據包；介質訪問控制器，用於緩存數據包；物理層設備收發器，用於將數據包進行信號轉換；其中，所述介質訪問控制器根據所述CPU的命令將所述緩存的數據包發送到所述物理層設備收發器，和/或，將所述緩存的數據包發送到所述CPU；所述系統還包括時鐘同步器，用於在所述介質訪問控制器與所述物理層設備收發器之間獲取第一數據包的本地接收時間戳及與所述本地接收時間戳對應的本地發送時間戳，根據所述第一數據包的本地接收時間戳及對應的本地發送時間戳計算時鐘計數器之間計數值的偏差，以及對所述偏差進行校正。
所述時鐘同步器為現場可編程門陣列FPGA。
本發明還提供一種分布式系統，包括至少一個主機及至少一個從機，所述主機及從機分別包括CPU，用於處理數據包；介質訪問控制器，用於緩存數據包；物理層設備收發器，用於將數據包進行信號轉換；所述從機還包括時鐘同步器，用於在所述介質訪問控制器與所述物理層設備收發器之間獲取主機發出的第一數據包的本地接收時間戳及主機發出第一數據包的本地發送時間戳，根據所述第一數據包的本地接收時間戳及本地發送時間戳計算時鐘計數器之間計數值的偏差，以及對所述偏差進行校正。
所述主機還包括時鐘同步器，用於監聽介質訪問控制器與物理層設備收發器之間的所有信號。
與現有技術相比，本發明具有以下優點在本發明中，時間戳的獲取點在介質訪問控制器與物理層設備收發器之間，由於數據包需要依次經過CPU、介質訪問控制器及物理層設備收發器才能發送到網絡中，一般情況下，介質訪問控制器在接到CPU發送命令後不會立即將數據包發出，所以，如果在CPU與介質訪問控制器之間獲取時間戳，則後續計算出的偏差不是很準，因此，本發明獲取的時間戳可以為後續處理提供更為準確的依據，從而更合適的校正偏差，提高時鐘同步的精度。
在本發明中，可以使用頻率補償時鐘調節頻率補償值，頻率補償時鐘是一種硬體實現的高解析度、高精度的時鐘計數器，它的存在使得，即使使用普通的不可調有源或無源晶振作時鐘信號源，仍然可以實現時鐘的精確調節，由於使用不可調晶振成本較低，所以，使用頻率補償時鐘可以降低成本。
在本發明中，對網絡傳輸延遲可以求平均值，以平均值作為計算偏差的數據，降低了網絡傳輸延遲的波動對同步精度的影響。
圖1為目前的一種時鐘同步系統的結構示意圖；圖2是本發明方法的一種流程圖；圖3是本發明裝置的一種結構示意圖；圖4為頻率補償時鐘的結構示意圖；圖5為本發明的時鐘同步系統的一種結構示意圖。
具體實施例方式
下面我們將結合附圖，對本發明的最佳實施方案進行詳細描述。首先要指出的是，本發明中用到的術語、字詞及權利要求的含義不能僅僅限於其字面和普通的含義去理解，還包括進而與本發明的技術相符的含義和概念，這是因為我們作為發明者，要適當地給出術語的定義，以便對我們的發明進行最恰當的描述。因此，本說明和附圖中給出的配置，只是本發明的首選實施方案，而不是要列舉本發明的所有技術特性。我們要認識到，還有各種各樣的可以取代我們方案的同等方案或修改方案。
首先，對本發明提供的方法的整體技術方案進行說明。本發明的方法包括在介質訪問控制器與物理層設備收發器之間獲取第一數據包的本地發送時間戳和本地接收時間戳；根據所述第一數據包的本地發送時間戳和本地接收時間戳計算時鐘計數器之間計數值的偏差；對所述偏差進行校正。
本發明提供的方法可以應用在分布式系統中，進一步的，應用在分布式系統中的主機和/或從機中的時鐘同步系統，時鐘同步系統應該包含一個時鐘同步裝置。
現在對本發明的方法進行詳細說明。
圖2是實施本發明方法的一種流程圖。如圖2所示步驟S201主機每隔一定時間發出SYNC(第一數據包)，並記錄SYNC的序號TxSyncSeq及本地發送時間戳TxSyncTime。
主機每次發出SYNC的時間間隔應該相同，例如，可以固定為1秒，但這個時間間隔允許有±10％的誤差。
SYNC以PTP(Precision Time Protocol，精確時間協議)的格式進行封裝，作為MAC子層的廣播幀或多播幀發出，網絡中的所有從機都可以接收到這個幀。
主機發出SYNC時，主機的時鐘同步裝置會探測到SYNC的發出，並記錄SYNC的序號TxSyncSeq及本地發送時間戳TxSyncTime。主機的時鐘同步裝置對SYNC攜帶的數據可以忽略。
步驟S202從機記錄所述SYNC的序號RxSyncSeq和本地接收時間戳RxSyncTime。
從機的時鐘同步裝置探測到SYNC時，只記錄所述SYNC的序號RxSyncSeq和本地接收時間戳RxSyncTime，對所述SYNC攜帶的數據可以忽略。
步驟S203主機將記錄的SYNC的序號TxSyncSeq及本地發送時間戳TxSyncTime封裝成FOLLOW UP(第二數據包)發出。
主機發出SYNC後，主機的CPU立即從主機的時鐘同步裝置中取出SYNC的序號TxSyncSeq及本地發送時間戳TxSyncTime，將TxSyncSeq作為序號，TxSyncTime作為數據，封裝成一個新的數據包FOLLOW_UP發出，FOLLOW_UP也是作為MAC子層的廣播幀或多播幀發出，網絡中的所有從機都可以接收到這個幀。
步驟S204從機記錄FOLLOW_UP的序號RxFollowSeq和攜帶的數據TxSyncTime，獲得TxSyncTime-RxSyncTime時間戳對。
從機接收到FOLLOW_UP後，從機的時鐘同步裝置不但可以記錄FOLLOW_UP的序號RxFollowSeq，還可以獲取FOLLOW_UP中攜帶的數據TxSyncTime，並記錄TxSyncTime。從機還可以進一步判斷RxSyncSeq和RxFollowSeq是否相同，如果是，則獲得了一個TxSyncTime-RxSyncTime時間戳對。
步驟S205從機向主機發出DELAY_REQ，並記錄DELAY_REQ(第三數據包)的序號TxReqSeq和本地發送時間戳TxReqTime。
從機接收到SYNC或FOLLOW_UP時，就獲得了主機的物理地址。接收到FOLLOW_UP之後，從機主動向主機發出DELAY_REQ，DELAY_REQ是一個MAC子層的單播幀，只有主機才能收到。從機的時鐘同步裝置探測到DELAY_REQ的發出，記錄DELAY_REQ的序號TxReqSeq和本地發送時間戳TxReqTime。
步驟S206主機記錄DELAY_REQ的源物理地址SlavePhyAddr、序號RxReqSeq和本地接收時間戳RxReqTime。
DELAY_REQ到達主機時，主機的時鐘同步裝置探測到DELAY_REQ的到來，記錄DELAY_REQ的源物理地址SlavePhyAddr、序號RxReqSeq和本地接收時間戳RxReqTime。
由於可能存在多個從機同時向主機發出DELAY_REQ而主機不能迅速處理完所有DELAY_REQ的情況，所以主機可以使用隊列來保存SlavePhyAddr、RxReqSeq和RxReqTime，按照FIFO(First-In First-Out，先進先出)原則依序處理所有的DELAY_REQ。主機的時鐘同步裝置在探測到一個新的數據幀到來時，備份當前隊列的寫指針，隨著數據的不斷接收，將接收數據流中對應於DELAY_REQ中的SlavePhyAddr、RxReqSeq和RxReqTime位置的數據存入隊列，並將RxReqTime位置的數據替換為主機記錄的這個幀的本地接收時間戳。當這個幀接收完畢的同時，主機的時鐘同步裝置就已經識別出它是否為DELAY_REQ，如果不是，則將隊列的寫指針恢復為剛開始接收這個幀時備份的那個值，如果是，則不做任何操作。為了防止在意外情況下，主機的CPU對接收幀的解析結果不同於時鐘同步裝置對同一個接收幀的解析結果，導致上一個同步周期的RxReqTime等信息留在隊列中未被讀取而造成不良影響，主機的時鐘同步裝置在每次探測到SYNC發出時，都將隊列的讀指針設定為當前的寫指針的值。
步驟S207主機將SlavePhyAddr、RxReqSeq、RxReqTime封裝成DELAY_RESP(第四數據包)並發送給從機。
主機收到從機發出的DELAY_REQ之後，從時鐘同步裝置中取出SlavePhyAddr、RxReqSeq、RxReqTime，封裝成DELAY_RESP並發出，其中，SlavePhyAddr作為目標物理地址，RxReqSeq作為序號，RxReqTime作為普通數據。
步驟S208從機記錄DELAY_RESP的序號及DELAY_RESP攜帶的數據RxReqTime，獲得一個TxReqTime-RxReqTime時間戳對。
DELAY_RESP到達從機時，從機記錄DELAY_RESP的序號RxRespSeq和DELAY_RESP攜帶的數據RxReqTime，如果TxReqSeq和RxRespSeq相同，則獲得了一個TxReqTime-RxReqTime時間戳對。
步驟S209利用獲得的TxSyncTime-RxSyncTime時間戳對及TxReqTime-RxReqTime時間戳對計算SYNC從主機傳播到從機時的網絡傳輸延遲。
按如下公式即可計算出網絡傳輸延遲OneWayDelay的值OneWayDelay＝(RxReqTime-TxReqTime)/2-(TxSyncTime-RxSyncTime)/2，其中，TxSyncTime-RxSyncTime是獲得RxReqTime-TxReqTime之前最近一次獲得的時間戳對。
為了減小網絡傳輸延遲的波動對後續計算的影響，可以使用均值濾波的方法，即，對最近多次計算出的OneWayDelay求平均值，這個平均值作為SYNC從主機傳播到從機時的網絡傳輸延遲的值。實驗表明，將最近16次OneWayDelay求得的平均值作為SYNC從主機傳播到從機時的網絡傳輸延遲的值比較理想。
步驟S210利用獲得的TxSyncTime-RxSyncTime時間戳對及SYNC從主機傳播到從機時的網絡傳輸延遲的值計算主機時鐘計數器與從機時鐘計數器之間計數值的偏差。
按如下公式即可計算出從機時鐘計數器與主機時鐘計數器之間計數值的偏差OffsetOffset＝TxSyncTime-RxSyncTime+OneWayDelay，其中，當主機時鐘比從機時鐘快時，Offset大於零，主機時鐘比從機時鐘慢時，Offset小於零。
步驟S211根據主機時鐘計數器與從機時鐘計數器之間的計數值的偏差計算頻率補償值。
步驟S212調節頻率補償值，以使主機時鐘計數器與從機時鐘計數器之間的計數值的偏差在一定時間內逐漸變為零。
假設上一次同步時計算出的偏差為Offset0，當前一次同步時計算出的偏差為Offset1，則可以預測，下一次同步時計算出的偏差將是Offset2＝2*Offset1-Offset0。因此，應當調節頻率補償值，使得從機時鐘在當前這個同步周期內時鐘計數器的值的增加量比上一個同步周期多Offset2，於是，下一次同步時計算出的偏差將是零。
在獲得了Offset的條件下，計算出新的頻率補償值，實現對時鐘計數器計數速度的微量調節，使得主機時鐘計數器之間與從機時鐘計數器之間的計數速度一致，消除計數值的偏差，達到時鐘同步的目的。
需要說明的是，SYNC、FOLLOW_UP、DELAY_REQ及DELAY_RESP都是UDP(User Datagram Protocol，用戶數據報文協議)幀，在UDP幀的欄位payload中包含著PTP幀的序號和時間戳，其中，FOLLOW_UP和DELAY_RESP中的時間戳的數值是有意義的，而SYNC和DELAY_REQ中的時間戳的數值是可以任意填寫的。
無論是主機還是從機識別出正在發出的數據幀的前導碼(preamble)之後的幀起始標誌位(Start Frame Delimiter)時，都可以記錄這個幀的本地發送時間戳。如果主機識別出這個幀為SYNC，則保存這個時間戳供主機的CPU讀取；如果從機識別出這個幀為DELAY_REQ，則保存這個時間戳用於計算頻率補償值。
無論是主機還是從機識別出正在接收的數據幀的前導碼(preamble)之後的幀起始標誌位(Start Frame Delimiter)時，都可以記錄這個幀的本地接收時間戳。如果主機識別出這個幀為DELAY_REQ，則保存這個時間戳供主機的CPU讀取；如果從機識別出這個幀為SYNC，則保存這個時間戳用於計算頻率補償值。
現在對本發明的時鐘同步裝置及其工作原理進行說明。
圖3是本發明裝置的一種結構示意圖。如圖3所示，時鐘同步裝置31包括發送捕獲器(transmit capture)311，用於監聽從介質訪問控制器流向物理層設備收發器的數據，並判斷當前流過的數據幀是否為PTP幀；接收捕獲器(receive capture)312，用於監聽從物理層設備收發器流向介質訪問控制器的數據，並判斷當前流過的數據幀是否為PTP幀；CPU接口(CPU interface)313，用於與CPU交互數據及控制信息，對於CPU來說，這個接口等效於一個RAM(Random Access Memory，隨機存取存儲器)；控制器(controller)314，用於計算時鐘計數器的頻率補償值；頻率補償時鐘(frequencycompensation clock)315，為一個64位可調時鐘計數器，用於根據晶振頻率及所述頻率補償值進行計數以計量時間。
需要說明的是，主機與從機均可具有時鐘同步裝置31。
主機每隔一定時間發出SYNC，主機的發送捕獲器311會探測到SYNC的發出，並記錄SYNC的序號TxSyncSeq及本地發送時間戳TxSyncTime。主機的發送捕獲器311對SYNC攜帶的數據可以忽略。從機的接收捕獲器312探測到SYNC時，只記錄所述SYNC的序號RxSyncSeq和本地接收時間戳RxSyncTime，對所述SYNC攜帶的數據也可以忽略。
主機發出SYNC後，主機的CPU立即通過主機的CPU接口313從主機的時鐘同步裝置31中取出SYNC的序號TxSyncSeq及本地發送時間戳TxSyncTime，將TxSyncSeq作為序號，TxSyncTime作為數據，封裝成一個新的數據包FOLLOW_UP發出。從機接收到FOLLOW_UP後，從機的接收捕獲器312不但可以記錄FOLLOW_UP的的序號RxFollowSeq，還可以獲取FOLLOW_UP中攜帶的數據TxSyncTime，並記錄TxSyncTime。從機還可以進一步判斷RxSyncSeq和RxFollowSeq是否相同，如果是，則獲得了一個TxSyncTime-RxSyncTime時間戳對。
從機接收到SYNC或FOLLOW_UP時，就獲得了主機的物理地址。接收到FOLLOW_UP之後，從機主動向主機發出DELAY_REQ，從機的發送捕獲器311探測到DELAY_REQ的發出，記錄DELAY_REQ的序號TxReqSeq和本地發送時間戳TxReqTime。DELAY_REQ到達主機時，主機的接收捕獲器312探測到DELAY_REQ的到來，記錄DELAY_REQ的源物理地址SlavePhyAddr、序號RxReqSeq和本地接收時間戳RxReq_Time。
由於可能存在多個從機同時向主機發出DELAY_REQ而主機不能迅速處理完所有DELAY_REQ的情況，所以主機可以使用隊列來保存SlavePhyAddr、RxReqSeq和RxReqTime，按照FIFO(First-In First-Out，先進先出)原則依序處理所有的DELAY_REQ。主機的接收捕獲器312在探測到一個新的數據幀到來時，備份當前隊列的寫指針，隨著數據的不斷接收，將接收數據流中對應於DELAY_REQ中的SlavePhyAddr、RxReqSeq和RxReqTime位置的數據存入隊列，並將RxReqTime位置的數據替換為主機記錄的這個幀的本地接收時間戳。當這個幀接收完畢的同時，主機的接收捕獲器312就已經識別出它是否為DELAY_REQ，如果不是，則將隊列的寫指針恢復為剛開始接收這個幀時備份的那個值，如果是，則不做任何操作。為了防止在意外情況下，主機的CPU對接收幀的解析結果不同於接收捕獲器312對同一個接收幀的解析結果，導致上一個同步周期的RxReqTime等信息留在隊列中未被讀取而造成不良影響，主機的發送捕獲器311每次探測到SYNC發出時，主機都將隊列的讀指針設定為當前的寫指針的值。
主機收到從機發出的DELAY_REQ之後，通過主機的CPU接口313從時鐘同步裝置31中取出SlavePhyAddr、RxReqSeq、RxReqTime，封裝成DELAY_RESP並發出，其中，SlavePhyAddr作為目標物理地址，RxReqSeq作為序號，RxReqTime作為普通數據。DELAY_RESP到達從機時，從機的接收捕獲器312記錄DELAY_RESP的序號RxRespSeq和DELAY_RESP攜帶的數據RxReqTime，如果TxReqSeq和RxRespSeq相同，則獲得了一個TxReqTime-RxReqTime時間戳對。
控制器314利用獲得的TxSyncTime-RxSyncTime時間戳對及TxReqTime-RxReqTime時間戳對計算SYNC從主機傳播到從機時的網絡傳輸延遲。
可以按如下公式即可計算出網絡傳輸延遲OneWayDelay的值OneWayDelay＝(RxReqTime-TxReqTime)/2-(TxSyncTime-RxSyncTime)/2，其中，RxReqTime-TxReqTime是獲得TxSyncTime-RxSyncTime後最近一次獲得的時間戳。
為了減小網絡傳輸延遲的波動對後續計算的影響，可以使用均值濾波的方法，即，對最近多次計算出的OneWayDelay求平均值，這個平均值作為SYNC從主機傳播到從機時的網絡傳輸延遲的值。實驗表明，將最近16次OneWayDelay求得的平均值作為SYNC從主機傳播到從機時的網絡傳輸延遲的值比較理想。
控制器314再利用獲得的TxSyncTime-RxSyncTime時間戳對及SYNC從主機傳播到從機時的網絡傳輸延遲的值計算主機的頻率補償時鐘315與從機的頻率補償時鐘315之間計數值的偏差。
可以按如下公式即可計算出主機的頻率補償時鐘315與從機的頻率補償時鐘315之間計數值的偏差OffsetOffset＝TxSyncTime-RxSyncTime+OneWayDelay，其中，當主機時鐘比從機時鐘快時，Offset大於零，主機時鐘比從機時鐘慢時，Offset小於零。
控制器314根據主機的頻率補償時鐘315與從機的頻率補償時鐘315之間計數值的偏差計算頻率補償值。
頻率補償時鐘315接受新的頻率補償值，以使主機的頻率補償時鐘315與從機的頻率補償時鐘315之間計數值的偏差在一定時間內逐漸變為零。
頻率補償時鐘315的結構如圖4所示，包括一個p位時鐘計數器(p-bitClock Counter)、一個q位累加器(q-bit Accumulator)和一個r位加數寄存器(r-bit Addend Register)組成，Tx/Rx Signals表示發送/接收信號，MessageDetection表示信息檢測，Time Stamping Logic表示獲取時間戳的邏輯，Frequency Compensaion Value表示頻率補償值，Frequency CompensationClock表示頻率補償時鐘。r位加數寄存器中保存的數值即是當前正在使用的頻率補償值。每隔一個時鐘周期，頻率補償值被加到q位累加器中一次，如果q位累加器溢出，則p位時鐘計數器的值增加一個固定值，這個值就是時鐘的解析度，如果q位累加器沒有溢出，則p位時鐘計數器保持原值。因此，p位時鐘計數器的計數速度是由晶振頻率和頻率補償值共同決定的，對頻率補償值進行微調即可校正主機與從機晶振頻率之間的微小偏差。
假設上一次同步時計算出的偏差為Offset0，當前一次同步時計算出的偏差為Offset1，則可以預測，下一次同步時計算出的偏差將是Offset2＝2*Offset1-Offset0。因此，應當調節頻率補償值，使得從機時鐘在當前這個同步周期內時鐘計數器的值的增加量比上一個同步周期多Offset2，於是，下一次同步時計算出的偏差將是零。
在獲得了Offset的條件下，計算出新的頻率補償值，實現對頻率補償時鐘計數速度的微量調節，使得主機的頻率補償時鐘315的計數速度與從機的頻率補償時鐘315的計數速度一致，消除計數值的偏差，達到時鐘同步的目的。
需要說明的是，SYNC、FOLLOW_UP、DELAY_REQ及DELAY_RESP都是UDP(User Datagram Ptorocol，用戶數據報文協議)幀，在UDP幀的欄位payload中包含著PTP幀的序號和時間戳，其中，FOLLOW_UP和DELAY_RESP中的時間戳的數值是有意義的，而SYNC和DELAY_REQ中的時間戳的數值是可以任意填寫的。
無論是主機的發送捕獲器311還是從機的發送捕獲器311識別出正在發出的數據幀的前導碼(preamble)之後的幀起始標誌位(Start Frame Delimiter)時，都可以記錄這個幀的本地發送時間戳。如果主機的發送捕獲器311識別出這個幀為SYNC，則保存這個時間戳供主機的CPU讀取；如果從機的發送捕獲器311識別出這個幀為DELAY_REQ，則保存這個時間戳用於計算頻率補償時鐘315的頻率補償值。
無論是主機的接收捕獲器312還是從機的接收捕獲器312識別出正在接收的數據幀的前導碼(preamble)之後的幀起始標誌位(Start Frame Delimiter)時，都可以記錄這個幀的本地接收時間戳。如果主機的接收捕獲器312識別出這個幀為DELAY_REQ，則保存這個時間戳供主機的CPU讀取；如果從機的接收捕獲器312識別出這個幀為SYNC，則保存這個時間戳用於計算頻率補償時鐘315的頻率補償值。
本發明還提供了一種實現時鐘同步的系統。系統的結構如圖5所示，包括CPU52，用於處理數據包；介質訪問控制器(MAC Controller)53，用於緩存數據包；物理層設備收發器(PHY Transceiver)54，用於將數據包進行信號轉換；FPGA(Field Programmable Gate Array，現場可編程門陣列)51，用於監聽介質訪問控制器53與物理層設備收發器54之間的所有信號，FPGA51可進一步包括圖3所示的時鐘同步裝置中的各個實體。其中，介質訪問控制器53根據CPU52的命令將緩存的數據包發送到物理層設備收發器54，和/或，將緩存的數據包發送到CPU52。
FPGA51通過總線與CPU52交互數據和控制信息。CPU52通過總線分別連接到介質訪問控制器53和FPGA51。CPU52、介質訪問控制器53、物理層設備收發器54共同構成一個完整的數據通訊通道，實現時鐘同步的系統與其它設備的交互信息全部由此通道傳送，包括PTP幀。介質訪問控制器53實現乙太網協議中MAC子層的功能，通過MII(Media Independent Interface，介質獨立接口)與物理層設備收發器54相連，還通過總線與CPU52相連，同CPU52交互發送、接收的數據及控制信息。物理層設備收發器54實現通訊線路上的模擬信號和電路板上數位訊號之間的轉換，一方面通過網絡變壓器、RJ-45(一種雙絞線乙太網接口)連接到交換設備，如HUB(集線器)、專用SWITCH(交換機)等，另一方面通過MII接口(IEEE802.3-1998中定義)連接到介質訪問控制器53。
需要說明的是，無論是主機還是從機，都可具有圖5所示的時鐘同步系統。
現在對圖5所示的時鐘同步系統的運行原理進行說明。
主機CPU52每隔一定時間主動發出SYNC，主機FPGA51在介質訪問控制器53與物理層設備收發器54之間探測到SYNC的發出，記錄這個SYNC的序號TxSyncSeq和本地發送時間戳TxSyncTime。SYNC到達從機時，從機FPGA51在介質訪問控制器53與物理層設備收發器54之間探測到SYNC的到來，記錄這個SYNC的序號RxSyncSeq和本地接收時間戳RxSyncTime。
主機發出SYNC後，主機CPU52立即從FPGA51中取出TxSyncSeq和TxSyncTime，封裝成一個新的數據包FOLLOW_UP並發出，其中TxSyncSeq作為序號，TxSyncTime作為普通數據。FOLLOW_UP到達從機時，從機FPGA51在介質訪問控制器53與物理層設備收發器54之間探測到FOLLOW_UP的到來，記錄這個FOLLOW_UP的序號RxFollowSeq和幀中包含的數據TxSyncTime。如果RxSyncSeq和RxFollowSeq相同，則獲得了一個TxSyncTime-RxSyncTime時間戳對。
從機接收到SYNC或FOLLOW_UP時，就獲得了主機的物理地址。接收到FOLLOW_UP之後，從機CPU52主動向主機發出DELAY_REQ，從機FPGA51在介質訪問控制器53與物理層設備收發器54之間探測到DELAY_REQ的發出，記錄這個DELAY_REQ的序號TxReqSeq和本地發送時間戳TxReqTime。DELAY_REQ到達主機時，主機FPGA51在介質訪問控制器53與物理層設備收發器54之間探測到DELAY_REQ的到來，記錄這個DELAY_REQ的源物理地址SlavePhyAddr、序號RxReqSeq和本地接收時間戳RxReqTime。需要說明的是，從機CPU52在接收到FOLLOW_UP之後，立即主動向主機發出DELAY_REQ是比較合適的，當然，從機可以在獲得主機的物理地址後的任意時間主動向主機發出DELAY_REQ。
由於可能存在多個從機同時向主機發出DELAY_REQ而主機不能迅速處理完所有DELAY_REQ的情況，所以主機可以使用隊列來保存SlavePhyAddr、RxReqSeq和RxReq_Time，按照FIFO(First-In First-Out，先進先出)原則依序處理所有的DELAY_REQ。主機的FPGA51在探測到一個新的數據幀到來時，備份當前隊列的寫指針，隨著數據的不斷接收，將接收數據流中對應於DELAY_REQ中的SlavePhyAddr、RxReqSeq和RxReqTime位置的數據存入隊列，並將RxReqTime位置的數據替換為主機記錄的這個幀的本地接收時間戳。當這個幀接收完畢的同時，主機的FPGA51就已經識別出它是否為DELAY_REQ，如果不是，則將隊列的寫指針恢復為剛開始接收這個幀備份的那個值，如果是，則不做任何操作。為了防止在意外情況下，主機的CPU52對接收幀的解析結果不同於FPGA51對同一個接收幀的解析結果，導致上一個同步周期的RxReqTime等信息留在隊列中未被讀取而造成不良影響，主機的FPGA51每次探測到SYNC發出時，主機都將隊列的讀指針設定為當前的寫指針的值。
主機收到從機發來的DELAY_REQ之後，要立即回復一個DELAY_RESP。主機CPU52從FPGA51中取出SlavePhyAddr、RxReqSeq、RxReqTime，封裝一個新的DELAY_RESP並發出，其中，SlavePhyAddr作為目標物理地址，RxReqSeq作為序號，RxReqTime作為普通數據。DELAY_RESP到達從機時，從機FPGA51在介質訪問控制器53與物理層設備收發器54之間探測到DELAY_RESP的到來，記錄這個DELAY_RESP的序號RxRespSeq和幀中包含的數據RxReqTime。如果TxReqSeq和RxRespSeq相同，則獲得了一個TxReqTime-RxReqTime時間戳對。
需要說明的是，FPGA51是被動設備，所有PTP幀都是CPU52命令介質訪問控制器53發出的，FPGA51的工作是監聽和解析，CPU52無法直接通知FPGA51它在發送或者接收PTP幀。
對於主機，發送FOLLOW_UP和DELAY_RESP時，FPGA51不作任何操作，事實上，FPGA51將這兩種幀當作普通的數據幀來處理，並不能識別出這兩種幀。收到DELAY_REQ時，CPU52從介質訪問控制器53接收並解析出DELAY_REQ後，從FPGA51中取出SlavePhyAddr、RxReqSeq和RxReqTime，並封裝DELAY_RESP發出。
對於從機，收到SYNC時，CPU52從介質訪問控制器53接收並解析出SYNC後，直接將它丟棄，不作任何附加的操作。收到FOLLOW_UP後，從機CPU52立即主動發出DELAY_REQ，並將FOLLOW_UP丟棄。收到DELAY_RESP時，CPU52也是直接將它丟棄。
從機獲得TxSyncTime-RxSyncTime時間戳對及TxReqTime-RxReqTime時間戳對後，從機的FPGA51這兩個時間戳對計算SYNC從主機傳播到從機時的網絡傳輸延遲。
可以按如下公式即可計算出網絡傳輸延遲OneWayDelay的值OneWayDelay＝(RxReqTime-TxReqTime)/2-(TxSyncTime-RxSyncTime)/2，其中，RxReqTime-TxReqTime是獲得TxSyncTime-RxSyncTime後最近一次獲得的時間戳。
為了減小網絡傳輸延遲的波動對後續計算的影響，可以使用均值濾波的方法，即，對最近多次計算出的OneWayDelay求平均值，這個平均值作為SYNC從主機傳播到從機時的網絡傳輸延遲的值。實驗表明，將最近16次OneWayDelay求得的平均值作為SYNC從主機傳播到從機時的網絡傳輸延遲的值比較理想。
從機的FPGA51再利用獲得的TxSyncTime-RxSyncTime時間戳對及SYNC從主機傳播到從機時的網絡傳輸延遲的值計算主機的時鐘計數器與從機的時鐘計數器之間計數值的偏差。
可以按如下公式即可計算出主機的時鐘計數器與從機的時鐘計數器之間計數值的偏差OffsetOffset＝TxSyncTime-RxSyncTime+OneWayDelay，其中，當主機時鐘比從機時鐘快時，Offset大於零，主機時鐘比從機時鐘慢時，Offset小於零。
從機的FPGA51根據主機的時鐘計數器與從機的時鐘計數器之間計數值的偏差計算頻率補償值。
時鐘計數器接受新的頻率補償值，以使主機的時鐘計數器與從機的時鐘計數器之間計數值的偏差在一定時間內逐漸變為零。
假設上一次同步時計算出的偏差為Offset0，當前一次同步時計算出的偏差為Offset1，則可以預測，下一次同步時計算出的偏差將是Offset2＝2*Offset1-Offset0。因此，應當調節頻率補償值，使得從機時鐘在當前這個同步周期內時鐘計數器的值的增加量比上一個同步周期多Offset2，於是，下一次同步時計算出的偏差將是零。
在獲得了Offset的條件下，計算出新的頻率補償值，實現對頻率補償時鐘計數速度的微量調節，使得主機的時鐘計數器的計數速度與從機的時鐘計數器的計數速度一致，消除計數值的偏差，達到時鐘同步的目的。
需要說明的是，SYNC、FOLLOW_UP、DELAY_REQ及DELAY_RESP都是UDP(User Datagram Ptorocol，用戶數據報文協議)幀，在UDP幀的欄位payload中包含著PTP幀的序號和時間戳，其中，FOLLOW_UP和DELAY_RESP中的時間戳的數值是有意義的，而SYNC和DELAY_REQ中的時間戳的數值是可以任意填寫的。
無論是主機的FPGA51還是從機的FPGA51識別出正在發出的數據幀的前導碼(preamble)之後的幀起始標誌位(Start Frame Delimiter)時，都可以記錄這個幀的本地發送時間戳。如果主機的FPGA51識別出這個幀為SYNC，則保存這個時間戳供主機的CPU讀取；如果從機的FPGA51識別出這個幀為DELAY_REQ，則保存這個時間戳用於計算頻率補償時鐘的頻率補償值。
無論是主機的FPGA51還是從機的FPGA51識別出正在接收的數據幀的前導碼(preamble)之後的幀起始標誌位(Start Frame Delimiter)時，都可以記錄這個幀的本地接收時間戳。如果主機的FPGA51識別出這個幀為DELAY_REQ，則保存這個時間戳供主機的CPU讀取；如果從機的FPGA51識別出這個幀為SYNC，則保存這個時間戳用於計算頻率補償時鐘的頻率補償值。
本發明還提供了一種分布式系統，所述分布式系統包括至少一個主機及從機，所述主機及從機分別包括CPU，用於處理數據包；介質訪問控制器，用於緩存數據包；物理層設備收發器，用於將數據包進行信號轉換；所述從機還包括時鐘同步器，用於在所述介質訪問控制器與所述物理層設備收發器之間獲取主機發出的第一數據包的本地接收時間戳及主機發出第一數據包的本地發送時間戳，根據所述第一數據包的本地接收時間戳及本地發送時間戳計算時鐘計數器之間計數值的偏差，以及對所述偏差進行校正。
所述主機還包括時鐘同步器，用於監聽介質訪問控制器與物理層設備收發器之間的所有信號。
分布式系統中的主機及從機均可包括圖5所示的時鐘同步系統，時鐘同步系統還可進一步包括圖3所示的時鐘同步裝置，分布式系統的運行原理可以參照上述關於圖5及圖3涉及到的工作原理的說明，這裡不再贅述。
需要說明的是，在上述實施方式中，頻率補償值的計算都是在FPGA中實現，但如果對FPGA中的CPU接口邏輯稍做修改，就可以將頻率補償值的計算轉移到CPU中實現，這種情況下，CPU將計算得到的頻率補償值寫入FPGA供時鐘計數器使用即可。
現在對本發明如何防止數據包的丟失和重複對時鐘同步的影響再進行說明。
由於SYNC-FOLLOW_UP數據包對及DELAY_REQ-DELAY_RESP數據包對分別具有相同的序號，而CPU在每次發出新的SYNC-FOLLOW_UP對和DELAY_REQ-DELAY_RESP對時都會使用不同的序號，所以，如果丟失了SYNC，則隨後的FOLLOW_UP的序號因和前一個有效的SYNC的序號不同而變成無效的FOLLOW_UP，如果丟失了FOLLOW_UP，下一個有效的SYNC會重置即將接收的FOLLOW_UP的序號，DELAY_REQ-DELAY_RESP對的情況亦相同。
從機的時鐘計數器採用的是頻率補償時鐘，系統正常運行時，從機時鐘計數器的計數速度和主機時鐘計數器的計數速度幾乎是相同的，所以偶爾丟失幾個SYNC-FOLLOW_UP對，即偶爾幾次沒有同步，對同步精度的影響是非常小的。丟失DELAY_REQ-DELAY_RESP對的情況對同步精度的影響幾乎為零，因為系統正常運行時，網絡傳輸延遲是比較穩定的，只有一些正態分布的隨機誤差，偶爾一次沒有更新網絡傳輸延遲，舊的數值仍然是準確的。
如果網絡上同一個PTP幀連續出現了兩次或多次，就有可能導致嚴重的後果，所以要採取措施來應對這種情況的發生。在SYNC-FOLLOW_UP對的發送接收過程中，從機接收到SYNC時，啟動一個定時器，如果在定時器超時之前相同的SYNC又被接收到，則這個重複的SYNC將被視為無效。在啟動定時器的同時，還將一個標誌位置位，等到接收到相應的FOLLOW_UP時，再將標誌位復位，如果相同的FOLLOW_UP又一次被接收到，由於標誌位為零，表示相同的FOLLOW_UP已經被接收到了，則這個後來的FOLLOW_UP將被視為無效。在DELAY_REQ-DELAY_RESP對的發送接收過程中，從機發出DELAY_REQ時，將一個標誌位置位，等到接收到相應的DELAY_RESP時，再將標誌位復位，如果相同的DELAY_RESP又被接收到，由於標誌位為零，表示相同的DELAY_RESP已經被接收到了，則這個重複的DELAY_RESP將被視為無效。主機收到重複到來的DELAY_REQ時，將這個DELAY_REQ當作正常的DELAY_REQ來處理，即回復一個DELAY_RESP，這個DELAY_RESP相當於一個重複的DELAY_RESP，從機能夠正確的處理。
以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
權利要求
1.一種實現時鐘同步的方法，其特徵在於包括在介質訪問控制器與物理層設備收發器之間獲取第一數據包的本地發送時間戳和本地接收時間戳；根據所述第一數據包的本地發送時間戳和本地接收時間戳計算時鐘計數器之間計數值的偏差；對所述偏差進行校正。
2.如權利要求1所述的實現時鐘同步的方法，其特徵在於獲取第一數據包的本地發送時間戳和本地接收時間戳的過程由下述步驟實現接收到第一數據包後，記錄所述第一數據包的序號及本地接收時間戳；接收到攜帶時間戳的第二數據包後，記錄所述第二數據包的序號及所述時間戳，如果所述第二數據包的序號與所述第一數據包的序號相同，則所述時間戳即為所述第一數據包的本地發送時間戳。
3.如權利要求1所述的實現時鐘同步的方法，其特徵在於按照如下公式計算時鐘計數器之間計數值的偏差Offset＝TxSyncTime-RxSyncTime+OneWayDelay，其中，Offset為時鐘計數器之間計數值的偏差，TxSyncTime為所述第一數據包的本地發送時間戳，RxSyncTime為所述第一數據包的本地接收時間戳，OneWayDelay為所述第一數據包的網絡傳輸延遲。
4.如權利要求3所述的實現時鐘同步的方法，其特徵在於根據所述時間戳對計算時鐘計數器之間計數值的偏差之前還包括發出第三數據包；記錄所述第三數據包的序號及本地發送時間戳；接收攜帶時間戳的第四數據包；記錄所述第四數據包的序號及所述時間戳，如果所述第四數據包的序號與所述第三數據包的序號相同，則所述時間戳即為所述第三數據包的本地接收時間戳。
5.如權利要求4所述的實現時鐘同步的方法，其特徵在於由下述公式計算所述第一數據包的網絡傳輸延遲OneWayDelayOneWayDelay＝(RxReqTime-TxReqTime)/2-(TxSyncTime-RxSyncTime)/2，其中，RxReqTime為所述第三數據包的本地接收時間戳，TxReqTime為所述第三數據包的本地發送時間戳。
6.如權利要求5所述的實現時鐘同步的方法，其特徵在於對連續多次計算出的所述第一數據包的網絡傳輸延遲OneWayDelay求平均值，將所述平均值作為計算Offset所使用的OneWayDelay。
7.如權利要求1所述的實現時鐘同步的方法，其特徵在於對所述偏差進行校正的過程由下述步驟實現根據所述偏差計算頻率補償值；調節所述頻率補償值，以使時鐘計數器之間計數值的偏差為零。
8.一種實現時鐘同步的裝置，其特徵在於包括接收捕獲器，用於在介質訪問控制器與物理層設備收發器之間獲取第一數據包的本地接收時間戳及與所述本地接收時間戳對應的本地發送時間戳；控制器，用於根據所述第一數據包的本地接收時間戳及對應的本地發送時間戳計算時鐘計數器之間計數值的偏差及根據所述偏差計算頻率補償值；頻率補償時鐘，用於根據晶振頻率及所述頻率補償值，調整計數速度。
9.如權利要求8所述的實現時鐘同步的裝置，其特徵在於還包括發送捕獲器，用於在介質訪問控制器與物理層設備收發器之間獲取所述物理層設備收發器發向所述介質訪問控制器的數據包的本地發送時間戳。
10.如權利要求8所述的實現時鐘同步的裝置，其特徵在於所述時鐘計數器為頻率補償時鐘。
11.一種實現時鐘同步的系統，包括CPU，用於處理數據包；介質訪問控制器，用於緩存數據包；物理層設備收發器，用於將數據包進行信號轉換；其中，所述介質訪問控制器根據所述CPU的命令將所述緩存的數據包發送到所述物理層設備收發器，和/或，將所述緩存的數據包發送到所述CPU；其特徵在於還包括時鐘同步器，用於在所述介質訪問控制器與所述物理層設備收發器之間獲取第一數據包的本地接收時間戳及與所述本地接收時間戳對應的本地發送時間戳，根據所述第一數據包的本地接收時間戳及對應的本地發送時間戳計算時鐘計數器之間計數值的偏差，以及對所述偏差進行校正。
12.如權利要求11所述的實現時鐘同步的系統，其特徵在於所述時鐘同步器為現場可編程門陣列FPGA。
13.一種分布式系統，包括至少一個主機及至少一個從機，所述主機及從機分別包括CPU，用於處理數據包；介質訪問控制器，用於緩存數據包；物理層設備收發器，用於將數據包進行信號轉換；其特徵在於所述從機還包括時鐘同步器，用於在所述介質訪問控制器與所述物理層設備收發器之間獲取主機發出的第一數據包的本地接收時間戳及主機發出第一數據包的本地發送時間戳，根據所述第一數據包的本地接收時間戳及本地發送時間戳計算時鐘計數器之間計數值的偏差，以及對所述偏差進行校正。
14.如權利要求13所述的分布式系統，其特徵在於所述主機還包括時鐘同步器，用於監聽介質訪問控制器與物理層設備收發器之間的所有信號。
全文摘要
本發明提供一種實現時鐘同步的方法，包括在介質訪問控制器與物理層設備收發器之間獲取第一數據包的本地發送時間戳和本地接收時間戳；根據所述第一數據包的本地發送時間戳和本地接收時間戳計算時鐘計數器之間計數值的偏差；對所述偏差進行校正。本發明還提供一種實現時鐘同步的裝置、系統及分布式系統。在本發明中，時間戳的獲取點在介質訪問控制器與物理層設備收發器之間，獲取的時間戳可以為後續處理提供更為準確的依據，從而更合適的校正偏差，提高時鐘同步的精度。
文檔編號H04L7/04GK1960242SQ20061014094
公開日2007年5月9日 申請日期2006年10月17日 優先權日2006年10月17日
發明者黃文君, 遇彬, 靳旭哲, 胡斌 申請人:中控科技集團有限公司, 浙江大學