一種包含可定製熔絲配置模塊的可編程邏輯電路的製作方法
2023-05-14 22:46:51 1
一種包含可定製熔絲配置模塊的可編程邏輯電路的製作方法
【專利摘要】本發明公開了一種可定製的可編程邏輯電路，其配置位由可定製的靜態存儲器(SRAM)配置單元和可切換為熔絲位控制的可定製熔絲配置單元共同構成。在實現定製電路時，按照一定流程，通過更改有限層金屬掩膜版，實現將部分電路功能固化，同時將關鍵電路的控制位切換為熔絲位控制，預留給用戶進行自行燒寫熔絲配置，最終實現用戶電路功能，並同時實現用戶電路關鍵信息的安全性保障。本發明的可編程邏輯電路，在繼承了通用FPGA開發周期短、成本低、靈活性強、可實現電路規模大的優點基礎上，抗單粒子能力得到了顯著的提高，同時為用戶電路安全性提供了一種切實可行的解決方案。
【專利說明】—種包含可定製熔絲配置模塊的可編程邏輯電路
【技術領域】
[0001]本發明涉及可編程邏輯電路【技術領域】，尤其涉及一種包含可定製熔絲配置模塊的可編程邏輯電路。
【背景技術】
[0002]隨著集成電路技術的發展，現場可編程門陣列(FPGA)的出現，為用戶提供了系統可編程或可重配置的能力，為許多複雜的信號處理和數據加工電路和系統實現提供了新的設計思路和驗證方法，同時使得設計周期顯著縮短，減少設計費用，降低設計風險，使新一代大規模集成電路具有更高的靈活性和更強的適應性，因此得以在民用和宇航電子系統中廣泛應用。
[0003]但是，隨著集成度的增加，空間輻射環境對FPGA的影響越來越嚴重。空間中存在著太陽的電磁輻射及粒子輻射，其來源包括地球輻射帶、太陽宇宙線和銀河宇宙線。這些複雜的電離輻射環境使得器件的性能參數發生退化，甚至導致功能失效，從而影響到系統電路和整機的正常運行，使得電路可靠性減弱，縮短系統壽命。尤其是FPGA的單粒子翻轉問題更是影響其航天應用的瓶頸。
[0004]目前應用最廣泛的是基於靜態存儲器SRAM結構的通用FPGA，該器件的優點是系統開發靈活。但該特點同時也決定了器件中包含了大量配置靜態存儲器。這些靜態存儲器數量大、分布廣、抗SEU能力弱，在空間環境中最容易被改寫，從而導致功能失效。常用的解決辦法包括三模冗餘和配置靜態存儲器循環擦洗都是被動糾錯，這些方式資源利用率低，且導致了系統在軌功能瞬時中斷。此外，航天系統常採用基於熔絲工藝的FPGA，但是這種工藝只能實現一次性編程，設計開發靈活性差，成本高，且由於其工藝自身特點在規模和容量上受限，在應用上有很大的局限性。
[0005]圖1示出了目前主流基於SRAM型的FPGA晶片100的示意圖。它包括程輸入/輸出模塊110，可編程邏輯塊111，可編程存儲器112，可編程乘法器113，可編程處理器114等可編程資源，輸入輸出管腳115及110?114模塊各自對應的120?124配置位模塊。晶片上電後，通常通過將非易失性存儲器如EEPR0M和Flash PROM中預先下載的配置數據讀入到120?124等配置模塊中的靜態隨機存取存儲器SRAM內。通過這些配置位實現晶片的不同功能。
[0006]圖2為基於SRAM型的FPGA的配置位模塊常用的6管SRAM單元電路200的原理圖。它包括第一存取管211A、第二存取管211Ab，以及由反向器215A和215B組成的交叉耦合反向器對215。SRAM單元電路200的互補位線bin和nbin分別接到存取管211A和211Ab各自的漏極。SRAM單元電路200的讀/寫使能端wren分別接存取管211A和211Ab的柵極。當讀/寫使能端wren有效時,互補位線bin和nbin通過存取管211A和211Ab對交叉率禹合反向器對215的互補節點sd和nsd進行存取，對應輸出bout和nbout。
[0007]圖3中是基於SRAM型的FPGA的常用配置雙埠 SRAM單元電路300的原理圖。它包括第一存取管311A、第二存取管311Ab、第三存取管312B、第四存取管312Bb，以及由反向器315A和315B組成的交叉耦合反向器對315。雙埠 SRAM單元電路300的第一對互補位線binA和nbinA分別接到存取管311A和311Ab各自的漏極，第二對互補位線binB和binB分別接到存取管312B和312Bb各自的漏極。雙埠 SRAM單元電路300的第一讀/寫使能端wrenA分別接存取管311A和311Ab的柵極，第二讀/寫使能端wrenB分別接存取管312B和312Bb的柵極。當讀/寫使能端wrenA有效時，互補位線binA和nbinA通過存取管311A和31 lAb對交叉稱合反向器對315的互補節點sd[0]和nsd[0]進行存取；當讀/寫使能端wrenB有效時，互補位線binB和nbinB通過存取管312B和312Bb對交叉耦合反向器對305的互補節點sd[0]和nsd[0]進行存取。
[0008]基於抗單粒子翻轉的考慮，業內提出通過定製FPGA實現電路的辦法，定製FPGA是在用戶應用開發完成後，將通用FPGA中全部的配置靜態存儲器狀態固化，通過在修改原通用FPGA的一層或有限層掩膜版，根據實際應用電路的碼流將配置位同固定的高、低電平直接連接，實現電路功能，從源頭上解決了基於SRAM結構通用FPGA抗單粒子翻轉的問題。定製FPGA採用普通CMOS工藝，將用戶碼流完全固化在設計中，無需上電後的數據加載，消除了碼流在加載過程中受到竊取的可能性。但這種方式由於物理結構完全暴露，因而存在生產環節的過建或通過反向提取而透析設計的危險。而電路安全性對用戶特別是航天應用來說至關重要，尤其是電路中關鍵模塊包括系統密鑰等信息的安全直接關係到整個系統的安全性。
【發明內容】
[0009]為了解決上述問題，即在保持晶片大容量的基礎上，提高晶片抗單粒子能力，同時又讓用戶保留關鍵的電路信息，以保證電路的安全性，本發明提出了一種支持定製方式且關鍵配置位可通過熔絲工藝實現提供用戶自主燒寫的新型FPGA器件結構。即在器件中電路結構上，大部分配置位可通過定製實現，而關鍵信息通過熔絲結構進行配置。
[0010]在器件使用時，通過指定布局，將關鍵電路置於特殊位置上，同時將配置碼流進行區分，並通過定製修改有限層掩膜版和燒寫熔絲位的不同方式進行配置。
[0011]本發明同時提出該器件的幾種具體電路實現方式和控制流程，以最終實現應用電路功能。
[0012]通過這種結構器件實現應用電路，與現有的幾種實現方式相比具有如下特點。相比於 ASIC (Application Specific Integrated Circuit),設計周期短，開發靈活性高，風險低；相比於傳統基於SRAM結構的FPGA，抗輻照尤其是抗單粒子能力更強，可靠性高；相比於基於熔絲工藝的FPGA，可實現電路規模更大，性能更優；相比於單一採用定製方式實現的FPGA，其電路信息無需告知代工廠商，用戶電路安全性高，自主可控性強，適合應用於有高保密性需求的應用電路領域。
【專利附圖】
【附圖說明】
[0013]圖1是常見的基於SRAM型的FPGA晶片示意圖；
[0014]圖2是常見的6管SRAM單元電路的原理圖；
[0015]圖3是常見的雙埠 SRAM單元電路的原理圖；
[0016]圖4是本發明中基於6管SRAM單元的2"位可定製熔絲配置模塊；[0017]圖5是本發明中基於雙埠 SRAM單元的2"位可定製熔絲配置模塊；
[0018]圖6是本發明中基於可定製熔絲配置位電路實現流程圖；
[0019]圖7是本發明中一個4位熔絲配置模塊和由4個普通配置單元按順序排列輸出的配置位陣列的示例圖；
[0020]圖8是本發明中一個4位熔絲配置模塊和由4個普通配置單元按交替順序排列輸出的配置位陣列的示例圖；
[0021]圖9是本發明中可定製熔絲配置位布局方式示例圖。
【具體實施方式】
[0022]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。
[0023]本發明提出了一種可定製的可編程邏輯電路，其支持定製模式，即用戶指定可編程邏輯電路的可編程資源的具體配置實現，然後由製造商將用戶所指定的具體配置信息固化在普通可定製配置模塊中；另外，本發明提出的可定製的可編程邏輯電路的關鍵配置位可以由熔絲、反熔絲、Flash等非易失型存儲器實現，由用戶指定且在定製模塊中固化所述關鍵配置位的具體配置信息。
[0024]本發明提出的一種可定製的可編程邏輯電路，其包括關鍵位配置模塊和普通位配置模塊，所述關鍵位配置模塊用於存儲可編程邏輯電路中可編程資源關鍵位的配置信息，並控制所述可編程邏輯電路中可編程資源關鍵位的配置；而所述普通位配置模塊用於存儲可編程邏輯電路中可編程資源普通位的配置信息，並控制可編程邏輯電路中可編程資源普通位的配置。
[0025]在本發明的一個優選實施例中，關鍵位配置模塊由可定製熔絲配置模塊實現，而普通位配置模塊由包括靜態存儲器SRAM的配置SRAM單元電路構成。
[0026]圖4示出了本發明優選實施例中可定製熔絲配置模塊的示意圖。該可編程邏輯電路的可定製熔絲配置模塊的實現電路400包括:配置SRAM陣列模塊410，配置模式選擇模塊421和熔絲位產生模塊430。其中配置SRAM陣列模塊410由2n個配置SRAM單元電路416組成，配置SRAM單元電路416包括第一存取管411A、第二存取管411Ab，第一反向器415A，以及第二反向器415B。配置模式選擇模塊420由421?42m，共2nfM0S管組成。熔絲位產生模塊430包括控制電路431、預解碼電路433，熔絲陣列432和解碼電路434。
[0027]配置SRAM單元電路416的位線bin [0]連接到第一存取管411A的漏極，第一存取管411A的源極接第一反相器415A的輸入端和第二反相器415B的輸出端。配置SRAM單元電路416的互補位線nbin[0]連接到第二存取管411Ab的漏極，第二存取管411Ab的源極接第一反相器415A的輸出端和第二反相器415B的輸入端。配置SRAM單元電路416的讀/寫使能端wren[0]分別連接到第一存取管411A和第二存取管411Ab的柵極。當讀/寫使能端wren [0]有效時，位線bin [0]和其相應的互補位線nbin [0]分別通過第一存取管411A和第二存取管411Ab對交叉耦合反向器對415A和415B的互補節點sd[0]和nsd[0]進行存取。
[0028]bout[0]作為配置位輸出，連接到所述可編程邏輯電路的可編程資源上進行配置控制，以實現電路功能。[0029]控制電路431通過熔絲位產生模塊430的輸入端sense_pulse、prog_fuse_en、fuse_en所輸入的信號來控制熔絲位產生模塊430的工作模式。
[0030]當prog_fuse_en為高電平,fuse_en為高電平時，熔絲位產生模塊430進入燒寫使能模式，fu_sc為熔絲位燒寫提供高電平信號來源；當prog_fuse_en為低電平，fuse_en為低電平時，熔絲位產生模塊430進入讀模式,sense_pulse信號的下降沿到來時，輸出fuse_out有效，即將熔絲陣列432的存儲值輸出。
[0031]η位地址信號addr[n_l: 0]和fu_sc信號送入預解碼電路433進行預處理，並通過解碼電路434完成對地址的解碼，並實現對熔絲陣列432中存儲單元的尋址存取，其相應的2n位儲存單元的輸出為fuse_out[2n-l: 0]。
[0032]配置方式選擇模塊420由421?42m,共2n個M0S管組成，輸入信號mode_sel連接這些M0S管的柵極，通過控制該信號，控制是否將熔絲位產生模塊430的輸出fUSe_out[2n-l: 0]信號分別送至配置SRAM陣列模塊410的相應節點sd[2n-l: 0]。到mode_sel信號為0時，配置模塊400進入通用FPGA配置模式，其輸出bout[2n-l: 0]即節點sd[2n-l: 0]的電位由配置SRAM陣列模塊410內2n個配置SRAM單元電路416的存儲內容控制；mode_sel信號為1時，配置模塊400進入定製FPGA熔絲配置模式，其輸出bout[2n-l: 0]由熔絲位產生模塊430的輸出fuse_out[2n-l: 0]控制。
[0033]上述FPGA配置模式下，用戶通過對配置SRAM陣列模塊410中配置SRAM單元電路416的內容進行編程調試，以確定最終的可編程電路中的可編程資源關鍵位的配置信息；其餘配置位信息可告知代工廠商，通過在普通FPGA的基礎上修改有限層掩膜版，實現定製電路。代工廠商將器件交付給用戶後，用戶可將最終的關鍵位的配置信息，固定燒制在所述熔絲位產生模塊的熔絲陣列中，並在定製模式下，使用該可編程電路的可編程資源實現相應的功能。
[0034]2n個配置SRAM單元電路416的2n對交叉耦合反向器對415A和415B的相應於2n個節點sd[2n-l: 0]的2n個互補節點nsd[2n-l: 0]除了電平取反外，與2n個節點sd[2n-l: 0]可以等效替換，該2n個互補節點nsd[2n-l: 0]提供2"個配置位nbout [2n-l: 0]，將其連接到可編程邏輯電路的可編程資源，可以等效替換2n個節點sd[2n-l: 0]，以與配置方式選擇模塊420的2n個輸出相連，實現輸出即配置狀態由配置SRAM單元電路416還是熔絲陣列433中的存儲單元控制的選擇。
[0035]圖5是包含2n個用戶雙埠 SRAM單元515電路陣列516的新型配置模塊原理示意圖。包括:配置SRAM陣列模塊510，配置模式選擇模塊521，熔絲位產生模塊530。配置SRAM陣列模塊510由2n個雙埠配置SRAM單元電路516組成；配置方式選擇模塊520、熔絲位產生模塊530與電路400中的相應模塊相同。
[0036]雙埠 SRAM單元電路516包括第一存取管511A、第二存取管511Ab、第三存取管512B、第四存取管512Bb、第一反向器515A，以及第二反向器515B。雙埠 SRAM單元電路516的第一對互補位線binA [0]和nbinA [0]分別接到第一存取管511A和第二存取管51 lAb各自的漏極，第二對互補位線binB [0]和nbinB [0]分別接到第三存取管512B和第四存取管512Bb各自的漏極。第一存取管511A的源極接第一反向器515A的輸入端和第二反向器515B的輸出端；第二存取管511Ab的源極接第一反向器的515A的輸出端和第二反向器515B的輸入端。第三存取管512B的源極接第一反向器515A的輸入端和第二反向器515B的輸出端；第四存取管512Bb的源極接第一反向器515A的輸出端和第二反向器515B的輸入端。2"個雙埠 SRAM單元電路516的2"個第一讀/寫使能端wrenA[2n-l: 0]分別對應的接到2"個雙埠 SRAM單元電路516的第一存取管511A和第二存取管511Ab的柵極，2n個第二讀/寫使能端wrenB [2n-l: 0]分別對應的接到2n個雙埠 SRAM單元電路516的第三存取管512B和第四存取管512Bb的柵極。當m個第一讀/寫使能端wrenA[2n-l: 0]分別有效時，互補位線binA[2n-l: 0]和nbinA[2n-l: 0]分別通過2n對第一存取管511A和第二存取管511Ab對交叉耦合反向器對515A和515B的節點sd[2n_l: 0]和其2n個互補節點進行存取；當2"個第二讀/寫使能端wrenB[2n-l: 0]分別有效時，互補位線binB和nbinB分別通過2n對第三存取管512B和第四存取管510Bb對交叉耦合反向器對515A和515B的2n個節點sd[2n-l: 0]和其2n個互補節點nsd[2n-l: 0]進行存取。
[0037]配置模塊500中，配置SRAM陣列模塊510,配置模式選擇模塊521,熔絲位產生模塊530之間的連接關係及工作原理同電路400。
[0038]2n個配置雙埠 SRAM單元電路516的2n對交叉耦合反向器對515A和515B的相應於2n個節點sd[2n-l: 0]的2n個互補節點nsd[2n-l: 0]除了電平取反外，與2n個節點sd[2n-l: 0]可以等效替換提供2"個配置位nbout [2n-l: 0]接到邏輯電路的可編程資源，可以等效替換與配置方式選擇模塊520的2n個輸出相連，實現輸出即配置狀態由配置雙埠 SRAM單元電路516還是熔絲陣列533中的存儲單元控制的選擇。
[0039]在一優選實施例中，圖4和圖5中配置模塊400/500電路中的配置方式選擇模塊420/520也可以去掉，即不進行模式選擇，進入定製模式時，直接通過修改普通模式下的FPGA的有限層掩膜版，將熔絲位產生模塊430/530的輸出fuse_out[2n-l: 0]信號通過金屬線直接連接到相應的節點sd[2n-l: 0]，對電路的功能進行配置控制。該方法可以減少配置選擇控制M0S管數，但無法在普通模式和定製模式間進行切換。
[0040]在一優選實施例中，圖4和圖5中配置模塊400/500電路中的配置SRAM陣列模塊410/510也可以和配置方式選擇模塊420/520 —並去掉，定製實現應用電路時，直接將熔絲位產生模塊430/530的輸出連接至部分可編程邏輯資源的配置端，和其它普通SRAM配置位共同實現對電路功能的控制。
[0041]圖4和圖5中的存取管可由傳輸門等門控器件來替換實現相同功能。即本發明的功能不受所採用的開關的具體結構和實現邏輯的限制。而所述配置模式選擇模塊中的M0S管也可由其它任何開關選擇器件來實現。
[0042]熔絲位產生模塊由用戶自行燒寫部分關鍵配置位信息，其輸出連接可編程邏輯電路的可編程資源的控制端，以控制實現不同的功能。圖4和圖5中熔絲位產生模塊僅為示例圖，可以通過其餘控制信號或控制方式實現，也可以通過如反熔絲、flash等其它非易失性存儲器實現。即本發明的功能不受所採用的配置位產生和控制方式，以及具體實現工藝的限制。
[0043]圖6是根據本發明進行的實施方案流程圖。其所需進行的步驟包括:
[0044]步驟601、用戶在FPGA上進行應用電路開發調試，通過指定布局布線，將需要用戶自行配置的關鍵信息電路指定通過由熔絲配置位控制的資源實現；
[0045]步驟602、將全部碼流信息導出，並採用碼流分離技術將通過普通SRAM配置的碼流cfg_datal和通過熔絲配置模塊控制的碼流cfg_data2區分開，分別保存在不同的文件；
[0046]步驟603、根據導出碼流cfg_datal結果文件，產生掩模編程腳本；
[0047]步驟604)、使用掩模編程腳本進行編程，生成新的替換掩模層，固化部分用戶設計；
[0048]步驟605、進行有限層掩模層替換，合成新的流片掩模；
[0049]步驟606、使用新的流片掩模重新流片；
[0050]步驟607、在新晶片上，根據cfg_data2，由用戶對熔絲配置模塊自行進行燒寫；
[0051]步驟608、最後用戶進行電路測試。
[0052]本發明優選實施例中可編程邏輯單元中的普通位配置模塊可由可定製的普通位配置SRAM單元實現。
[0053]本發明一個優選實施例中，圖7與圖8所示，可定製的配置模塊包括一個4位的如圖4或圖5所述可定製熔絲配置模塊構成的陣列711/811和由4個可定製的普通位配置SRAM單元710/810構成的普通位配置模塊的共同使用為例的結構圖，其示意了關鍵位配置模塊和普通位配置模塊的不同的放置方式。其中可定製的普通位配置SRAM單元710/810包括普通的配置SRAM單元721/821和定製源722/822，而所述普通的配置SRAM單元721/821其結構可以與所述可定製熔絲配置模塊中的配置SRAM單元電路416或415相同，如圖4和5所示，而定製源722/822為在定製模式下高低固定電平的提供源。可定製的普通位配置SRAM單元710/810最終的輸出如sram_out [0]信號在配置模式下由普通配置SRAM單元721/821控制，在定製模式下由定製源722/822控制，即在用戶確定了可編程資源的具體實現後，根據所述具體實現定製源722/822提供的高低電平連接至所述可編程資源的普通配置位上。可定製熔絲配置模塊711/811最終的輸出如Sram_0Ut[7]信號在配置模式下由可定製熔絲配置模塊中的配置SRAM單元電路控制，在定製模式下由熔絲陣列的輸出控制。
[0054]可定製的普通位配置SRAM單元710/810的輸出和熔絲配置模塊711/811的輸出共同構成最終的控制位sram_out。sram_out的構成順序可隨意擺放，如圖7中，4個可定製的普通位配置SRAM單元710的輸出和可定製熔絲配置模塊711的輸出按順序構成序列sram_out [7: 0]，而在圖8中，4個可定製的普通位配置SRAM單元810的輸出和可定製熔絲配置模塊811的輸出按交替順序構成序列sram_out[7: 0]。當然,其放置方式可視實際需求選擇，配置位數目不同以及不同的放置方式均屬於本發明的權利要求範圍。
[0055]圖9以基於SRAM型的FPGA晶片100中的可編程邏輯模塊為例，示意了本發明中可定製熔絲配置模塊的結構布局方式。FPGA中的可編程邏輯模塊資源900 —般由開關盒910、連接盒911、多路選擇模塊912和邏輯單元簇913及各自相應的配置模塊組成。其中，邏輯單元簇913 —般由多個邏輯單元920和邏輯控制單元921構成。主流FPGA晶片中的邏輯單元920通常含一個或多個查找表lut932，一個或多個寄存器dff933，其配置位可選擇使用本發明提供的可定製熔絲配置模塊931，以實現對查找表932和寄存器933的功能進行控制，其餘配置位可由普通的可定製SRAM配置模塊930提供。不同的邏輯單元920可以配置控制方式可以不同。同樣，如圖9所示，邏輯控制單元921也可以選擇通過可定製熔絲配置模塊931對其中的關鍵模塊，如進位控制單元934等模塊進行控制。
[0056]如圖9所示，可定製熔絲配置模塊931同樣可用於控制開關盒910、連接盒911、多路選擇模塊912等模塊的配置。同理，可定製熔絲配置模塊除了可用於控制可編程邏輯塊，其同樣可用於控制圖1中所示的輸入/輸出模塊110，可編程存儲器112，可編程乘法器113，可編程處理器114等其它可編程資源。
[0057]由於可定製熔絲配置模塊的面積消耗比普通的SRAM配置模塊要大，可在綜合考慮性能面積和用戶安全性要求之間的均衡，在晶片中的配置模塊中全部或部分採用可定製熔絲配置模塊。
[0058]本發明不受電路的具體實施方法的限制和電路所採用的邏輯形式的限制，例如，所有的底層電路可以是標準的CMOS工藝或其他的工藝。
[0059]以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種可定製的可編程邏輯電路，其包括關鍵位配置模塊和普通位配置模塊，所述關鍵位配置模塊用於存儲可編程邏輯電路中可編程資源關鍵位的配置信息，並控制所述可編程邏輯電路中可編程資源關鍵位的配置；所述普通位配置模塊用於存儲可編程邏輯電路中可編程資源普通位的配置信息，並控制可編程邏輯電路中可編程資源普通位的配置。
2.如權利要求1所述的可定製的可編程邏輯電路，其特徵在於，所述關鍵位配置模塊包括非易失性存儲器陣列，其用於存儲所述可編程邏輯電路中可編程資源關鍵位的配置信息。
3.如權利要求2所述的可定製的可編程邏輯電路，其特徵在於，所述關鍵位配置模塊還包括靜態存儲器單元陣列，其用於存儲所述可編程邏輯電路中可編程資源關鍵位的配置信息，並在配置模式下控制所述可編程邏輯電路中可編程資源關鍵位的配置；而所述非易失性存儲器陣列在定製模式下控制所述可編程邏輯電路中可編程資源關鍵位的配置。
4.如權利要求2所述的可定製的可編程邏輯電路，其特徵在於，所述可編程邏輯電路還包括配置方式選擇模塊，其用於選擇所述可定製熔絲配置模塊工作在配置模式還是定製模式。
5.如權利要求1所述的可定製的可編程邏輯電路，其特徵在於，所述普通位配置模塊包括靜態存儲器單元和提供固定高低電平的定製源，所述靜態存儲器單元用於存儲所述可編程電路中可編程資源普通位的配置信息，並在配置模式下用於控制所述可編程電路中可編程資源普通位的配置；而所述定製源在定製模式下直接向所述普通位配置模塊的輸出提供固定的高低電平以控制所述可編程邏輯電路中可編程資源普通位的配置。
6.如權利要求1所述的可定製的可編程邏輯電路，其特徵在於，所述關鍵位配置模塊的輸出與所述普通位配置模塊的輸出按不同順序構成序列，分別控制可編程邏輯電路中可編程資源關鍵位和普通位的配置。
7.如權利要求2所述的可定製的可編程邏輯電路，其特徵在於，所述靜態存儲器包括交叉耦合反相器、門控單元、一對互補輸入位線和至少一對互補輸出節點，其中所述一對互補輸入位線在所述門控單元的控制下等效地向交叉耦合反相器寫數據，所述至少一對互補輸出節點用於等效地輸出交叉耦合反相器中的數據。
8.如權利要求3所述的可定製的可編程邏輯電路，其特徵在於，配置方式選擇模塊由多個開關選擇單元構成，在模式選擇信號的控制下，所述配置方式選擇模塊的多個開關選擇單元分別選擇所述關鍵位配置模塊中熔絲陣列的輸出或者所述關鍵位配置模塊中靜態存儲器的輸出來控制所述可編程邏輯電路的可編程資源關鍵位的配置。
9.如權利要求2所述的可定製的可編程邏輯電路，其特徵在於，所述非易失性存儲器陣列包括熔絲陣列、反熔絲陣列和flash存儲器陣列。
10.一種如權利要求1所述的可編程邏輯電路的定製方法，該方法包括:步驟1、將所述可編程邏輯電路切換至配置模式，由所述關鍵位配置模塊控制所述可編程邏輯電路中可編程資源關鍵位的配置，由所述普通位配置模塊控制所述可編程邏輯電路中可編程資源普通位的配置，以調試該可編程邏輯電路，並最終確定可編程邏輯電路中可編程資源的配置信息，所述可編程資源的配置信息包括關鍵位配置信息和普通位配置信息；步驟2、將所述普通位配置模塊中的定製源連接至所述可編程邏輯電路中可編程資源普通位，由所述定製源向所述可編程邏輯電路中可編程資源普通位提供固定的高低電平，而所述固定的高低電平則與所述普通位配置信息相對應；步驟3、將所述可編程邏輯電路切換至定製模式，將所述可編程資源關鍵位的配置信息固化在所述關鍵位配置模塊中的非易失性存儲器陣列中，由所述非易失性存儲器陣列直接控制所述可編程邏輯 電路中可編程資源關鍵位的配置。
【文檔編號】H03K19/177GK103633993SQ201310068752
【公開日】2014年3月12日 申請日期:2013年3月5日 優先權日:2013年3月5日
【發明者】楊海鋼, 黃志洪, 陳柱佳, 張丹丹, 李威, 高麗江, 楊立群 申請人:中國科學院電子學研究所