用於mosfet應用的可變緩衝電路的製作方法
2023-05-20 18:18:51
用於mosfet應用的可變緩衝電路的製作方法
【專利摘要】本發明的各個方面提出了一種具有緩衝電路的MOSFET器件。緩衝電路包括一個或多個帶有動態可控電阻的電阻器，由開關時一個或多個MOSFET結構的柵極和/或漏極電勢的變化控制。
【專利說明】用於MOSFET應用的可變緩衝電路發明領域
[0001]本發明主要涉及電晶體，更確切地說，是關於用於金屬氧化矽場效應電晶體(MOSFET)應用的緩衝電路。
【背景技術】
[0002]使用MOSFET器件的優勢之一就是，器件可以從「開」狀態快速切換至「關」狀態。快速切換雖然可以提高器件的效率，但也會產生不良的波形，對器件造成負面影響。確切地說，由於MOSFET器件必須同時承受最大電壓和最大電流，因此處於高壓力之下，這可能會使器件超出安全工作區(S0A)，導致器件故障。因此，通常利用緩衝器，例如電阻-電容(RC)緩衝器或電阻-電容-二極體(RCD)緩衝器，改善開關波形，以降低峰值電壓和電流。圖1A表示一種與MOSFET器件110集成的典型的RC緩衝電路100。在緩衝電路100中，緩衝電容器118和緩衝電阻器119相互串聯，然後與MOSFET器件110並聯。在MOSFET器件110中，電容器117為器件中固有的源漏電容CDS。另外，節點114維持在柵極電勢，節點115維持在漏極電勢，節點116維持在源極電勢。
[0003]圖1B表示引入了緩衝電路的MOSFET器件110的剖面圖。圖中MOSFET器件為屏蔽柵溝槽(SGT) MOSFET器件。要注意的是在該剖面圖中看不到源極112和屏蔽電極113 (除了緩衝電阻器119以外)之間的電連接，因此用連接示意圖表示。常用的SGT MOSFET器件含有一個內襯絕緣材料126的溝槽。絕緣材料126也使屏蔽電極113與柵極電極124電絕緣。源極接頭146可以將源極材料112連接到形成在本體層127中的源極區128。漏極接頭129也可以形成在器件110的底面上。
[0004]然而，雖然緩衝電路與MOSFET器件集成具有許多好處，但是緩衝電阻器119的存在會降低器件的擊穿電壓VBD。例如，當SGT MOSFET器件110斷開時，由於位移漏極電流穿過屏蔽電阻器，因此緩衝電阻器119的存在會使屏蔽電壓超過源極電壓。屏蔽電極113和源極112之間的電勢差會使Vbd降低。切換時可能會造成器件擊穿，從而降低了器件的可靠性。
[0005]因此必須提出一種在切換的初始階段電阻較高的緩衝電路，以降低位移電流，並且在切換的中期電阻較低，無需犧牲Vbd，就可獲得較好的波形。
[0006]正是在這一前提下，提出了本發明的實施例。
[0007]
【發明內容】
[0008]在一種實施例中，本發明提供了一種與緩衝電路並聯的電晶體器件，其中緩衝電路包括一個或多個電阻器，所述電阻器的電阻由電晶體器件的控制信號的變化動態可控。
[0009]上述的器件，其中所述的電晶體器件為金屬-氧化物-半導體場效應電晶體(MOSFET)。
[0010]在一種實施例中，本發明提供了一種電晶體器件，包括:一個或多個形成在半導體襯底中的柵控結構(Gated structures);一個緩衝電路，與一個或多個柵控結構並聯，其中緩衝電路包括一個或多個電阻器，所述電阻器的電阻由開關時一個或多個柵控結構的控制柵極和/或漏極電勢的變化控制。
[0011]上述器件，其中所述的一個或多個柵控結構包括一個或多個金屬-氧化物-半導體場效應電晶體(MOSFET)結構，每個結構都具有柵極端、漏極端和源極端。
[0012]上述器件，其中動態可控電阻由開關時所述的一個或多個MOSFET結構的柵極電勢的變化控制。
[0013]上述器件，其中一個或多個帶有動態可控電阻的電阻器形成在一個或多個MOSFET結構的柵極電極上方。
[0014]上述器件，其中一個或多個電阻器為三端電阻器，具有源極端、漏極端和柵極端，其中柵極端為一個或多個MOSFET結構的柵極電極。
[0015]上述器件，其中動態可控電阻由開關時一個或多個MOSFET結構的漏極電勢的變化控制。
[0016]上述器件，其中一個或多個帶有動態可控電阻的電阻器形成在電晶體器件的端接區中，其中端接區中的半導體襯底短接，維持在一個或多個MOSFET結構的漏極電勢。
[0017]上述器件，其中所述的一個或多個電阻器為三端電阻器，具有源極端、漏極端和柵極端，其中柵極端為端接區中的半導體襯底，端接區維持在一個或多個MOSFET結構的漏極電勢。
[0018]上述器件，其中一個或多個所述的帶有動態可控電阻的電阻器由開關時所述的一個或多個MOSFET結構的柵極電勢的變化控制，並且其中一個或多個所述的帶有動態可控電阻的電阻器由開關時所述的一個或多個MOSFET結構的漏極電勢的變化控制。
[0019]上述器件，其中由柵極電勢控制的一個或多個所述的電阻器，和由漏極電勢控制的一個或多個所述的電阻器相互並聯。
[0020]上述器件，其中由柵極電勢控制的一個或多個所述的電阻器，和由漏極電勢控制的一個或多個所述的電阻器相互串聯。
[0021]上述器件，其中所述的一個或多個帶有動態可控電阻的電阻器為薄膜電晶體(TFT) MOSFETo
[0022]上述器件，其中所述的一個或多個帶有動態可控電阻的電阻器為耗盡型M0SFET。
[0023]上述器件，其中所述的一個或多個帶有動態可控電阻的電阻器為增強型M0SFET，與被動電阻器並聯。
[0024]上述器件，其中所述的一個或多個帶有動態可控電阻的電阻器為JFET。
【專利附圖】
【附圖說明】
[0025]圖1A表示與MOSFET器件相結合的常用緩衝電路的示意圖。
[0026]圖1B表示SGT MOSFET器件中引入緩衝電路的剖面圖。
[0027]圖2A表示依據本發明的各個方面，帶有動態可變電阻器的一種通用版的緩衝電路電路圖。
[0028]圖2B表示依據本發明的各個方面，漏極可控的動態可變電阻器的電路圖。
[0029]圖2C表示依據本發明的各個方面，柵極可控的動態可變電阻器的電路圖。
[0030]圖2D表示依據本發明的各個方面，帶有漏極可控的動態可變電阻器和柵極可控的動態可變電阻器的一種通用版的緩衝電路電路圖。
[0031]圖2E表示依據本發明的各個方面，帶有漏極可控的動態可變電阻器和柵極可控的動態可變電阻器的一種通用版的緩衝電路電路圖。
[0032]圖3A-3D表示動態可變電阻器的電阻和MOSFET的柵極電壓之間的廣義關係圖。
[0033]圖4A-4B表示MOSFET器件中引入柵極可控的動態可變電阻器的剖面圖。
[0034]圖4C-4D表示MOSFET器件中引入漏極可控的動態可變電阻器的剖面圖。
具體實施例
[0035]儘管為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域的技術人員應明確以下細節的各種變化和修正都屬於本發明的範圍。因此，提出以下本發明的典型實施例，並沒有使所聲明的方面損失任何普遍性，也沒有提出任何局限。在下文中，N型器件僅用於解釋說明。利用相同的工藝，相反的導電類型，可以製備P型器件。
[0036]本發明的各個方面提出了一種用於MOSFET應用的緩衝電路101，其中【背景技術】例如圖1A中提及的電阻器119被本發明提出的動態可變電阻器220代替。如圖2A所示，緩衝器101的基本結構除了具有基本恆定電阻率的被動電阻器119，被動態可變電阻器220代替以外，其他都與圖1A的緩衝電路100類似，在MOSFET器件切換時，動態可變電阻器220的電阻可以變化。此處所述的「開關」是指從「開」狀態到「關」狀態切換，或從「關」狀態到「開」狀態切換。在緩衝電路101中使用動態可變電阻器220有很多好處。首先，可變電阻在開關時，可以為控制電壓和電流過衝以及動態擊穿，提供了額外的自由度。這是由於可變電阻無需降低器件的可靠性，就可以改變切換波形。確切地說，依據本發明的各個方面，動態可變電阻器220的優化組合可以引入到MOSFET器件中，以便在開關的初始階段，通過高電阻降低位移電流，但在開關的中間和結束階段，通過低電阻獲得良好的波形，而不會在開關時發生擊穿。
[0037]在圖2A中，動態可變電阻器220僅表示為一個矩形框，是指可以使用許多類型的器件。依據本發明的各個方面，動態可變電阻器220可以是一個三端電阻。作為示例，但不作為局限，三端電阻器可以是一個耗盡型M0SFET、一個與被動電阻器119並聯的增強型M0SFET、一個結型場效應管JFET、一個薄膜電晶體(TFT) MOSFET或本領域中已知的任意一種其他類似的三端結構。電阻器的動態可變控制由第三端提供。由於第三端調製了電阻器的第一和第二端之間的電流，因此它的功能與FET器件中的柵極電極基本類似。因此，文中所述的動態可變電阻器的第三端也可稱為「電阻器柵極」。然而，要注意的是，電阻器柵極不必維持在MOSFET器件的柵極電勢114。依據本發明的其他方面，電阻器柵極可以維持在漏極電勢115或柵極電勢114。在圖2B中，提出了本發明的一個方面的電路圖，其中電阻器柵極連接到MOSFET器件的漏極電勢115。文中所述的電阻器柵極維持在漏極電勢115的動態可變電阻器也稱為「漏極可控電阻器」220d。在圖2C中，提出了本發明的一個方面的電路圖，其中電阻器柵極連接到MOSFET器件的柵極電勢114。文中所述的電阻器柵極維持在柵極電勢114的動態可變電阻器也稱為「柵極可控電阻器」220e。
[0038]動態可變電阻器220的電阻率是否隨有源MOSFET器件的柵極電壓Vg的變化而變化，取決於電阻器220是柵極可控，還是漏極可控。圖3A中的線331表示對於柵極可控電阻器220e來說，電阻率與Vg之間的普遍關係。由圖可知，當Vg很低時，電阻器的電阻非常高。然後，由於柵極電勢開始增大，電阻器220e的電阻降低。圖3B中的線332表示對於漏極可控電阻器220d來說，電阻率與Vg之間的普遍關係。由圖可知，當柵極電勢很低時，電阻器220d的電阻很低。然後，當柵極電勢開始增大時，電阻器的電阻也隨之增大。
[0039]依據本發明的其他方面，在不同的電路結構中，使用兩個或多個電阻器220，可以獲得電阻率和Vg之間更加複雜的關係。例如，柵極可控電阻器220e可以與漏極可控電阻器220d串聯，例如如圖2D所示。兩個電阻器串聯的組合電阻與MOSFET器件的柵極電壓之間的普遍關係，由圖3C中的線333表示。由圖可知，當Vg很低時，電阻一開始很高，然後降低至最低電阻，並且在Vg較高時，最終開始升高。還可選擇，柵極可控和漏極可控電阻器220e、220D並聯，例如如圖2E所示。組合電阻和Vg之間的普遍關係，由圖3D中的線334所示。組合電阻和特性與當兩個電阻器類型串聯時的組合電阻的特性基本相反。因此，在Vg很低時，電阻一開始很低，然後升高至峰值電阻，並且在Vg較高時，最終開始降低。
[0040]圖3A-3D表示四種不同的連接結構，可用於動態控制緩衝電路101的電阻。另外，傳統的恆定電阻電阻器119可以與其他四種電阻器結構中的任意一種相結合。因此，當通過動態可變電阻器自定義波形時，至少有五種常用結構和五個相應的常用電阻-Vg關係，利用它們可以優化所需波形:1)漏極可控電阻器；2)柵極可控電阻器；3)恆定電阻的電阻器；4)與柵極可控電阻器串聯的漏極可控電阻器；以及5)與柵極可控電阻器並聯的漏極可控電阻器。為了製備所需的緩衝電路101，可以使用任意數量的每個電阻器類型和/或任意數量的電路結構組合。要注意的是，本發明的各個方面包括配置兩個或多個這種常用結構的包含連接或並聯或串/並聯混合組合。
[0041]圖4A-4C表示依據本發明的各個方面，引入動態可變電阻器420的MOSFET器件411的剖面圖。為了簡便，剖面圖中僅表示了薄膜電晶體(TFT)MOSFET，但本領域的技術人員應明確還可選擇三端電阻器件，例如但不限於耗盡型MOSFET、增強型MOSFET與固定電阻器並聯，或JFET，使用大致相同的操作原理。另外，有源MOSFET結構表示為屏蔽柵溝槽M0SFET，儘管依據本發明的各個方面，使用動態可變電阻器可以使任意一種MOSFET器件受益。作為示例，SGT MOSFET結構可以形成在半導體襯底455 (例如矽晶圓)上。維持在漏極電勢115的漏極接頭429形成在襯底的底面上。襯底455可分成有源區444和端接區445。有源器件結構位於有源區444中。有源器件結構包括典型層和結構(例如本體層427、源極層428)以及一個內襯絕緣材料426 (例如氧化物材料)的溝槽。溝槽可以含有多個導電電極，多個導電電極通過絕緣材料426相互電絕緣，例如屏蔽電極413和柵極電極424通過位於它們之間的絕緣材料426相互絕緣,其中柵極電極424維持在柵極電勢114。
[0042]圖4A表示柵極可控動態可變電阻器420e的剖面圖。電阻器420e形成在柵極電極424上方，柵極電極424形成在溝槽中。氧化層425將電阻器420e和柵極電極424分開。在圖4B中，有源器件沿平行於器件溝槽長度的平面。由此可知，可以看到電阻器420e的源極端421、本體區422和漏極端423，本體區422設置在源極端421、漏極端423之間。作為示例，它們由多晶矽製成。電阻器的源極端421和漏極端423為重摻雜。作為示例，也可用於文中其他說明，源極和漏極可以為n+重摻雜。作為示例，電阻器的每個末端處的摻雜濃度約為5X 11Vcm3 (符合歐姆接觸的要求)。電阻器的本體區422可以為輕摻雜的η—區。作為示例，末端區之間的區域中摻雜濃度約為IX 1015/cm3。當柵極電壓為O時，本體的摻雜濃度決定了電阻器的阻值。還可選擇，當依據本發明的各個方面，為電阻器使用增強型MOSFET時，中間區域為P-摻雜。
[0043]柵極可控電阻器420<^^第三端為形成在溝槽中的柵極電極424。因此，電阻器420e所需的電阻門已經由有源MOSFET器件供電，無需額外工藝(除了在器件溝槽上方製備源極、本體和漏極之外)，就可提供連接到柵極電勢114上的第三端。
[0044]在一種可選但非必須的實施例中，如圖4A~4B，在襯底455的頂部形成有一層本體層427，圍繞在柵極溝槽的較上部，在本體層427的頂部形成有一層源極層428，源極層428和襯底455的摻雜類型相同，但與本體層427的摻雜類型相反。有源區中MOSFET單元的柵極溝槽向下貫穿源極層428、本體層427直至其底部延伸至本體層427下方的襯底455內，在溝槽內的底部製備有一個屏蔽電極413，在溝槽內的頂部製備有一個柵極電極424，內襯於溝槽內壁的絕緣材料426用於絕緣隔離屏蔽電極413、柵極電極424與溝槽外部的襯底部分，從而在本體層427內沿著槽溝的各側壁形成了受控於柵極電極424的MOSFET單元的溝道區。如圖4A~4B，在一個可選實施例中，可以(但非必須)為條狀結構的動態可變電阻器420g形成在柵極電極424上方的氧化層425之上，並沿著溝槽的長度方向延伸，柵極電極424不僅作為溝槽式MOSFET單元的控制柵極，還體現為動態可變電阻器420e的「電阻器柵極」，即本體區422中是否形成或消除反型層同樣也取決於柵極電極424的電勢，用於影響和調節動態可變電阻器420e的電阻值，來實現電阻器420e的電阻值在MOSFET單元的開關切換事件中動態可調節的目的。電阻器420e的源極端421、漏極端423兩者之一作為三端電阻器的上述第一端，餘下的另一個作為第二端，第一、第二端中的一端耦合到屏蔽電極413與MOSFET單元漏極間的寄生或引入的電容器118的一端(如屏蔽電極413)上，第一、第二端中的另一端耦合到源極112上，而電容器118的另一端耦合到漏極接頭429並維持在漏極電勢115。
[0045]圖4C表示依據本發明的一個方面，漏極可控動態可變電阻器420d的剖面圖。利用通道停止溝槽450，將襯底分成有源區444和端接區445。由圖4C可知，有源區444位於通道停止的右側(雖然為了方便起見顯示在右側，通常理解為有源區444位於溝槽450的內側)，端接區445位於通道停止的左側(雖然為了方便起見顯示在左側，通常理解為端接區445位於溝槽450的外側)。通道停止溝槽450內襯絕緣材料441 (例如氧化物)，並用導電材料442 (例如多晶矽)填充。雖然通道停止溝槽450表示在圖4C中，但要注意的是，依據本發明的各個方面，可以使用任意一種端接結構，使有源區444和端接區445絕緣。
[0046]漏極可控電阻器420d的源極和漏極端421、423以及本體區422，與上述柵極可控電阻器420e的源極和漏極端及本體基本類似。然而，漏極可控電阻器420d不再形成在有源區444中以及柵極電極424上方，而是位於端接區445中，並且通過氧化層425，使漏極可控電阻器4201)與本體層427分隔開。襯底455最左邊的邊緣為劃片槽443。劃片槽443表示各個單獨的器件晶片分開的位置。劃片槽443形成到漏極接頭429的短路。因此，端接區445中表不的本體層427維持在漏極電勢115。由於本體層427位於漏極電勢115,可以用作漏極可控電阻器420D的電阻門。因此，當漏極可控電阻器420D形成在端接區445中的本體層427上方時，製備漏極可控電阻器時無需製備一個單獨的漏極端接頭。
[0047]在一種可選但非必須的實施例中，如圖4D，與圖4C的不同之處主要在於，圖4D中端接區445的本體層427頂部還摻雜形成有一層源極層428，端接區445的源極層428連同該端接區445的本體層427都沿著襯底455的邊緣以一等電位而電性短路在一起，它們同時還沿著襯底455的邊緣短接到漏極接頭429，圖4C中僅僅是端接區445的本體層427維持在漏極電勢115，但圖4D中端接區445的本體層427、源極層428都維持在漏極電勢115，它們共同用作漏極可控電阻器420D的「電阻器柵極」，漏極可控電阻器420d通過端接區445的襯底455上方的氧化層425與本體層427、源極層428分隔開。
[0048]儘管以上是本發明的較佳實施例的完整說明，但是也有可能使用各種可選、修正和等效方案。因此，本發明的範圍不應局限於以上說明，而應由所附的權利要求書及其全部等效內容決定。本方法中所述步驟的順序並不用於局限進行相關步驟的特定順序的要求。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下權利要求中，除非特別聲明，否則不定冠詞「一個」或「一種」都指下文內容中的一個或多個項目的數量。除非在指定的權利要求中用「意思是」特別指出，否則所附的權利要求書應認為是包括意義及功能的限制。
【權利要求】
1.一種與緩衝電路並聯的電晶體器件，其特徵在於，緩衝電路包括一個或多個電阻器，所述電阻器的電阻由電晶體器件的控制信號的變化動態可控。
2.如權利要求1所述的器件，其特徵在於，所述的電晶體器件為金屬-氧化物-半導體場效應電晶體(MOSFET)。
3.一種電晶體器件，其特徵在於，包括: 一個或多個形成在半導體襯底中的柵控結構； 一個緩衝電路，與一個或多個柵控結構並聯，其中緩衝電路包括一個或多個電阻器，所述電阻器的電阻由開關時一個或多個柵控結構的控制柵極和/或漏極電勢的變化控制。
4.如權利要求3所述的器件，其特徵在於，所述的一個或多個柵控結構包括一個或多個金屬-氧化物-半導體場效應電晶體(MOSFET)結構，每個結構都具有柵極端、漏極端和源極端。
5.如權利要求4所述的器件，其特徵在於，動態可控電阻由開關時所述的一個或多個MOSFET結構的柵極電勢的變化控制。
6.如權利要求5所述的器件，其特徵在於，一個或多個帶有動態可控電阻的電阻器形成在一個或多個MOSFET結構的柵極電極上方。
7.如權利要求6所述的器件，其特徵在於，一個或多個電阻器為三端電阻器，具有源極端、漏極端和柵極端， 其中柵極端為一個或多個MOSFET結構的柵極電極。
8.如權利要求4所述的器件，其特徵在於，動態可控電阻由開關時一個或多個MOSFET結構的漏極電勢的變化控制。
9.如權利要求8所述的器件，其特徵在於，一個或多個帶有動態可控電阻的電阻器形成在電晶體器件的端接區中，其中端接區中的半導體襯底短接，維持在一個或多個MOSFET結構的漏極電勢。
10.如權利要求9所述的器件，其特徵在於，所述的一個或多個電阻器為三端電阻器，具有源極端、漏極端和柵極端，其中柵極端為端接區中的半導體襯底，端接區維持在一個或多個MOSFET結構的漏極電勢。
11.如權利要求4所述的器件，其特徵在於，一個或多個所述的帶有動態可控電阻的電阻器由開關時所述的一個或多個MOSFET結構的柵極電勢的變化控制，並且其中一個或多個所述的帶有動態可控電阻的電阻器由開關時所述的一個或多個MOSFET結構的漏極電勢的變化控制。
12.如權利要求11所述的器件，其特徵在於，由柵極電勢控制的一個或多個所述的電阻器，和由漏極電勢控制的一個或多個所述的電阻器相互並聯。
13.如權利要求11所述的器件，其特徵在於，由柵極電勢控制的一個或多個所述的電阻器，和由漏極電勢控制的一個或多個所述的電阻器相互串聯。
14.如權利要求4所述的器件，其特徵在於，所述的一個或多個帶有動態可控電阻的電阻器為薄膜電晶體(TFT ) MOSFET。
15.如權利要求4所述的器件，其特徵在於，所述的一個或多個帶有動態可控電阻的電阻器為耗盡型MOSFET。
16.如權利要求4所述的器件，其特徵在於，所述的一個或多個帶有動態可控電阻的電阻器為增強型M0SFET，與被動電阻器並聯。
17.如權利要求4所述的器件，其特徵在於，所述的一個或多個帶有動態可控電阻的電阻器 為JFET。
【文檔編號】H03K19/0185GK104052458SQ201410054781
【公開日】2014年9月17日 申請日期:2014年2月18日 優先權日:2013年3月11日
【發明者】雷燮光, 潘繼 申請人:萬國半導體股份有限公司