信號生成裝置及穩壓器的輸出電壓的控制方法與流程

2023-05-16 00:32:41 2

本發明涉及信號生成裝置及穩壓器的輸出電壓的控制方法。

背景技術：

近年來，逐漸使用具有高頻(例如，ghz)帶的數據傳輸速率那樣的高速通信。為避免通信質量的降低，需要在實現這樣的高速通信的發送器等中抑制抖動(jitter)。

抖動一般是由於向發送器等輸出信號的信號生成裝置中所使用的穩壓器的輸出電壓的波動而產生的，因此，在信號生成裝置中，需要抑制所使用的穩壓器的輸出電壓的波動。

作為抑制電壓波動的技術，例如下述專利文獻1公開了對電流源設置補償式電流單元的構成。上述補償式電流單元包括：配置成分別基於第一輸入信號和第二輸入信號來使輸入電流在第一輸出和第二輸出之間切換的第一開關電晶體和第二開關電晶體；為了提供連接到所述第二輸出的第一補償式電流而與所述第一輸入信號連接的第一補償式電晶體；以及為了提供連接到所述第一輸出的第二補償式電流而與所述第二輸入信號連接的第二補償式電晶體，該第一補償式電晶體和第二補償式電晶體具有相互連接的源極端子。

另外，例如下述專利文獻2公開了具備補償電壓生成電路和補償單元的構成。該補償電壓生成電路為了減小串聯連接的奇數個模擬式的反相放大電路的輸出電壓誤差，而生成與所述反相放大電路的刷新時在所述模擬式的反相放大電路的輸出產生的刷新電壓為相同電壓的補償電壓，該補償單元利用所述補償電壓來補償一個所述反相放大電路的輸出。

現有技術文獻

專利文獻

專利文獻1：日本特開2014-513908號公報

專利文獻2：日本特開平11-355113號公報

技術實現要素：

技術問題

在上述的信號生成裝置中，根據向發送器等輸出的信號的邏輯變化的頻率，所使用的穩壓器的負載隨時間而變化，該穩壓器的輸出電壓產生波動。即，上述信號生成裝置中穩壓器的輸出電壓的波動量隨時間而變化。

另一方面，專利文獻1和2所公開的構成並未補償如上所述的波動量隨時間而變化的電壓。因此，專利文獻1和2所公開的構成無法對信號生成裝置中所使用的穩壓器的輸出電壓的波動進行抑制。

因此，本發明的目的在於提供一種能夠抑制所使用的穩壓器的輸出電壓的波動的信號生成裝置及穩壓器的輸出電壓的波動抑制方法。

技術方案

用於解決上述課題的本發明構成為包括以下所示的技術特徵或者發明具體事項。

即，根據一個觀點的本發明是一種將基於伴隨有邏輯變化的預定的圖案的信號輸出到預定的外部裝置的信號生成裝置。所述信號生成裝置具備：輸出驅動器，其將基於所述邏輯變化的頻率不同的至少2個測試圖案的各個信號分別輸出到所述預定的外部裝置；穩壓器，其向所述輸出驅動器提供電源；以及電流補償電路，其生成補償電流。所述信號生成裝置針對每個所述測試圖案測定所述穩壓器的輸出電壓，以使該測定的輸出電壓之間的差値為判定基準值以下的方式調整所述補償電流的值。

在此，可選地，所述信號生成裝置還具備基於所述差値來確定電流代碼的值的控制電路。所述電流補償電路可針對每個所述測試圖案生成電流控制信號，並通過使該電流控制信號根據所述電流代碼的值而改變，來調整所述補償電流的值。

另外，可選地，所述信號生成裝置還具備：低通濾波器，其求出所述輸出驅動器在針對每個所述測試圖案，輸出基於所述測試圖案的信號的期間內的所述穩壓器的輸出電壓的平均值；以及比較電路，其通過求出2個所述平均值的差來計算出所述差値，並將所述差値和所述判定基準值進行比較，所述控制電路在通過所述比較電路比較出所述差値大於所述判定基準值時，改變所述電流代碼的值。

此外，可選地，所述信號生成裝置還具備使所述測試圖案延遲預定數量的時鐘而生成延遲測試圖案的延遲電路，所述電流補償電路基於所述測試圖案和所述延遲測試圖案，來生成所述電流控制信號，所述輸出驅動器基於所述測試圖案和所述延遲測試圖案，來生成輸出到所述預定的外部裝置的信號。

另外，可選地，所述電流補償電路通過求出所述測試圖案與所述延遲測試圖案的異或非來生成所述電流控制信號。

此外，可選地，所述信號生成裝置還具備使所述測試圖案延遲預定數量的時鐘而生成延遲測試圖案的延遲電路，所述延遲電路生成延遲時鐘數量不同的多個所述延遲測試圖案，所述電流補償電路基於所述測試圖案和多個所述延遲測試圖案，來生成所述電流控制信號，所述輸出驅動器基於所述測試圖案和所述延遲測試圖案，來生成輸出到所述預定的外部裝置的信號。

另外，可選地，所述信號生成裝置還具備使所述測試圖案延遲預定數量的時鐘而生成延遲測試圖案的遲延電路，所述電流補償電路基於所述測試圖案、所述延遲測試圖案以及任意地進行邏輯變化的任意圖案，來生成所述電流控制信號，所述輸出驅動器基於所述測試圖案和所述延遲測試圖案，來生成輸出到所述預定的外部裝置的信號。

此外，可選地，所述信號生成裝置還具備調整所述輸出驅動器和所述電流補償電路分別接收的所述測試圖案以及所述延遲測試圖案的延遲量的延遲調整電路，所述延遲調整電路以校正所述輸出驅動器和所述電流補償電路的內部處理速度的差異的方式調整所述測試圖案以及所述延遲測試圖案的延遲量。

此外，根據另一個觀點的本發明是一種將基於伴隨有邏輯變化的預定的圖案的信號輸出到預定的外部裝置的信號生成裝置。所述信號生成裝置具備：輸出驅動器，其將基於測試圖案的信號輸出到所述預定的外部裝置；穩壓器，其向所述輸出驅動器提供電源；以及電流補償電路，其生成補償電流。所述信號生成裝置測定所述穩壓器的輸出電壓，並以使該測定的輸出電壓的值與預定的參考電壓的值之間的差値為判定基準值以下的方式調整所述補償電流的值。

此外，根據另一個觀點的本發明是一種在將基於伴隨有邏輯變化的預定的圖案的信號從輸出驅動器輸出到預定的外部裝置的信號生成裝置中，向所述輸出驅動器提供電源的穩壓器的輸出電壓的控制方法。所述控制方法包括：將基於所述邏輯變化的頻率不同的至少2個測試圖案的各個信號分別從所述輸出驅動器輸出到所述預定的外部裝置的步驟；針對每個所述測試圖案計算出所述穩壓器的輸出電壓的步驟；以及以使計算出的所述輸出電壓之間的差値為判定基準值以下的方式調整通過電流補償電路生成的補償電流的值的步驟。

技術效果

根據本發明的信號生成裝置及穩壓器的輸出電壓的控制方法，能夠抑制穩壓器的輸出電壓的波動。

通過參照附圖對本發明的實施方式進行說明，可清楚了解本發明的其它技術特徵、目的、及作用效果或優點。

附圖說明

圖1是用於說明本發明的一個實施方式的信號生成裝置的框圖。

圖2是用於說明本發明的一個實施方式的信號生成裝置的電流補償電路的框圖。

圖3a是用於說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的框圖。

圖3b是說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的動作的時序圖。

圖4是說明本發明的一個實施方式的信號生成裝置的測試圖案與電流控制信號之間的關係的時序圖。

圖5是說明本發明的一個實施方式的穩壓器的輸出電壓的波動抑制方法的流程圖。

圖6是表示為確認本發明的一個實施方式的信號生成裝置的校準效果而進行的模擬的結果的圖。

圖7是用於說明本發明的一個實施方式的信號生成裝置的框圖。

圖8是用於說明本發明的一個實施方式的信號生成裝置的框圖。

圖9a是用於說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的框圖。

圖9b是說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的動作的時序圖。

圖10a是用於說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的框圖。

圖10b是說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的動作的時序圖。

符號說明

1、2、3信號生成裝置

10控制電路

11圖案保持電路

12選擇器

13延遲電路

14穩壓器

15輸出驅動器

16電流補償電路

161、961、1061電流控制信號生成電路

161a、961a、961b、961c、961d、1061a邏輯電路

1061b選擇器

162電晶體

163開關

17低通濾波器

18比較電路

18a存儲部

31a、31b延遲調整電路

100內部電路

具體實施方式

以下，參照附圖對本發明的實施方式進行說明。然而，以下所說明的實施方式只是示例，並無意排除以下未明示的各種變形或技術應用。本發明可以在不脫離其主旨的範圍內進行各種變形(例如，對各實施方式進行組合等)而實施。另外，在以下的附圖記載中，對相同或者類似的部分標記表示有相同或者類似的符號。附圖是示意性的，並不一定與實際的尺寸或比例等一致。在附圖之間，也含有相互的尺寸關係或比例不同的部分。

[實施方式1]

圖1是用於說明本發明的一個實施方式的信號生成裝置的框圖。如該圖所示，信號生成裝置1構成為包括例如控制電路10、圖案保持電路11、選擇器12、延遲電路13、穩壓器14、輸出驅動器15、電流補償電路16、低通濾波器17以及比較電路18。信號生成裝置1連接有多個內部電路100[1]、……、100[n]，並可向它們提供電流。

控制電路10構成為包括例如未圖示的微處理器、存儲器等，並對信號生成裝置1整體進行控制。具體而言，控制電路10輸出第一控制信號cs1和第二控制信號cs2，並接收第三控制信號cs3、第四控制信號cs4以及第五控制信號cs5。另外，生成電流代碼cc，並將該電流代碼cc輸出到電流補償電路16。

第一控制信號cs1是用於控制信號生成裝置1在正常動作模式和校準模式中的任一模式下進行動作的信號，並被從控制電路10輸出到選擇器12和比較電路18。第二控制信號cs2是用於選擇預定的測試圖案tp的信號，並被從控制電路10輸出到圖案保持電路11。第三控制信號cs3、第四控制信號cs4和第五控制信號cs5是用於從比較電路18向控制電路10進行預定的通知的信號。應予說明，電流代碼cc的詳細情況在後面說明。

圖案保持電路11保持有多個不同的測試圖案tp，並基於來自控制電路10的第二控制信號cs2，將一個測試圖案tp輸出到選擇器12。在本例中，圖案保持電路11保持有測試圖案tp(a)和測試圖案tp(b)。圖案保持電路11構成為可保持任意的測試圖案tp，例如，可將時鐘圖案、固定邏輯圖案以及偽隨機圖案等作為測試圖案tp進行保持。

選擇器12基於來自控制電路10的第一控制信號cs1，來選擇從圖案保持電路11接收的預定的測試圖案tp和從外部接收的隨機圖案rp中的任一個，並輸出到延遲電路13。

延遲電路13生成並輸出使從選擇器12接收的預定的測試圖案tp或隨機圖案rp延遲n(n是任意的整數)個時鐘而得到的數據。具體而言，延遲電路13在將從選擇器12接收到的預定的測試圖案tp或隨機圖案rp從並行數據轉換為串行數據sd之後，使該串行數據sd延遲n(n是任意的整數)個時鐘，從而生成延遲串行數據sd(n)。延遲電路13將串行數據sd和延遲串行數據sd(n)輸出到輸出驅動器15和電流補償電路16。應予說明，延遲電路13可構成為生成並輸出延遲時鐘數量不同的多個延遲串行數據sd(n)。

穩壓器14生成基於所接收的參考電壓vref的電壓，並將該生成的電壓提供給輸出驅動器15、內部電路100以及電流補償電路16。另外，穩壓器14將生成的電壓輸出到低通濾波器17。

輸出驅動器15基於從穩壓器14提供的電壓來驅動，並基於從延遲電路13接收的串行數據sd和延遲串行數據sd(n)，生成經增強處理的串行數據，並將該串行數據輸出到未圖示的外部裝置。輸出驅動器15可以是使從穩壓器14引入的驅動電流id根據從延遲電路13接收的串行數據sd和延遲串行數據sd(n)而變化的電壓模式的驅動器。

電流補償電路16通過來自穩壓器14的電源提供來驅動，並基於從延遲電路13接收的串行數據sd和延遲串行數據sd(n)、以及從控制電路10接收的電流代碼cc來生成補償電流ic。應予說明，電流補償電路16的詳細情況在後面說明。

低通濾波器17構成為包括例如未圖示的電容器，並對穩壓器14的輸出電壓進行積分，而將平均化後的值輸出到比較電路18。

比較電路18從低通濾波器17接收並比較在第一期間內的穩壓器14的輸出電壓的平均值和在第二期間內的穩壓器14的輸出電壓的平均值。例如，第一期間是指用於輸出驅動器15和電流補償電路16進行基於測試圖案tp(a)的處理的期間，第二期間是指用於輸出驅動器15和電流補償電路16進行基於測試圖案tp(b)的處理的期間。

具體而言，首先，比較電路18在接收到選擇校準模式的第一控制信號cs1之後，從低通濾波器17接收在輸出驅動器15和電流補償電路16進行基於測試圖案tp(a)的處理的期間內的穩壓器14的輸出電壓的平均值，並將該平均值數位化而作為第一電壓代碼存儲在存儲部18a。比較電路18在第一電壓代碼的存儲完成後，生成第三控制信號cs3並輸出到控制電路10。由此，控制電路10生成選擇測試圖案tp(b)的第二控制信號cs2並輸出到圖案保持電路11。

接下來，比較電路18從低通濾波器17接收在輸出驅動器15和電流補償電路16進行基於測試圖案tp(b)的處理的期間內的穩壓器14的輸出電壓的平均值，並將該平均值數位化而作為第二電壓代碼。然後，比較電路18求出第一電壓代碼與第二電壓代碼之間的差值α，並將該差值α與判定基準值e進行比較。比較電路18在差值α大於判定基準值e時，生成第四控制信號cs4並輸出到控制電路10。判定基準值e是在正常動作模式下，能夠抑制穩壓器14的輸出電壓的波動的差值α的上限值。由此，控制電路10改變電流代碼cc而將改變的電流代碼cc輸出到電流補償電路16。另一方面，比較電路18在差值α為判定基準值e以下時，生成第五控制信號cs5並輸出到控制電路10。由此，控制電路10生成選擇正常動作模式的第一控制信號cs1並輸出到選擇器12和比較電路18。

圖2是用於說明本發明的一個實施方式的信號生成裝置的電流補償電路的框圖。如該圖所示，電流補償電路16構成為包括例如電流控制信號生成電路161、多個電晶體162和多個開關163。

電流控制信號生成電路161基於來自延遲電路13的串行數據sd和延遲串行數據sd(n)生成電流控制信號ccs。應予說明，電流控制信號生成電路161的詳細情況在後面說明。

多個電晶體162例如是nmosfet，構成用於在與電流控制信號生成電路161之間進行多級的負載電流調整的並聯可變電阻。即，多個電晶體162根據動作的電晶體162的數量，按照電流控制信號生成電路161所生成的電流控制信號ccs，生成以從穩壓器14引入到電晶體162的方式流動的補償電流ic。

各開關163配置在電流控制信號生成電路161與各電晶體162的柵極端子之間，並由來自控制電路10的電流代碼cc來控制開啟/關閉。

電流代碼cc用於根據其自身的值來如上所述地個別地控制各開關163的開啟/關閉。即，電流代碼cc是用於根據其自身的值來確定動作的電晶體162的數量的代碼。

圖3a是用於說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的框圖。如該圖所示，電流控制信號生成電路161構成為包括例如邏輯電路161a。另外，延遲串行數據sd(n)是使n＝1，而延遲了1個時鐘的數據。

邏輯電路161a例如接收串行數據sd和延遲串行數據sd(1)並計算它們的異或非，將該計算結果作為電流控制信號ccs輸出。例如，如圖3b所示那樣進行串行數據sd和延遲串行數據sd(1)的邏輯變化時，邏輯電路161a輸出如該圖所示那樣的電流控制信號ccs。

圖4是說明本發明的一個實施方式的信號生成裝置的測試圖案與電流控制信號之間的關係的時序圖。在該圖中，分別針對測試圖案tp(a)和測試圖案tp(b)顯示有由延遲電路13生成的串行數據sd和延遲串行數據sd(1)、以及由電流控制信號生成電路161生成的電流控制信號ccs。

如該圖所示，基於測試圖案tp(a)的串行數據sd和延遲串行數據sd(1)每1個時鐘進行一次邏輯變化。並且，電流控制信號ccs成為一直表示「l(低電平)」的信號。

另一方面，基於測試圖案tp(b)的串行數據sd和延遲串行數據sd(1)每4個時鐘進行一次邏輯變化。並且，電流控制信號ccs成為每隔3個時鐘表示一個「l(低電平)」，除此之外表示「h(高電平)」的信號。

應予說明，測試圖案tp(a)是用於測試邏輯變化多的情況下的穩壓器14的輸出電壓波動的圖案，測試圖案tp(b)是用於測試邏輯變化少的情況下的穩壓器14的輸出電壓波動的圖案。

圖5是說明本發明的一個實施方式的穩壓器的輸出電壓的波動抑制方法的流程圖。上述穩壓器的輸出電壓的波動抑制方法在信號生成裝置1的校準過程中執行。

如該圖所示，控制電路10在信號生成裝置1啟動後，將選擇校準模式的第一控制信號cs1輸出到選擇器12和比較電路18，並將設定為初始值的電流代碼cc輸出到電流補償電路16(s501)。由此，選擇器12可選擇由圖案保持電路11輸出的測試圖案tp(a)或測試圖案tp(b)並輸出到延遲電路13。比較電路18可從低通濾波器17接收穩壓器14的被平均化後的輸出電壓的值。電流補償電路16對應於作為初始值的電流代碼cc來設定動作的電晶體162的數量。

接著，控制電路10生成選擇測試圖案tp(a)的第二控制信號cs2並輸出到圖案保持電路11(s502)。由此，圖案保持電路11輸出測試圖案tp(a)。延遲電路13將通過將經由選擇器12接收的測試圖案tp(a)從並行數據轉換為串行數據而生成的串行數據sd、和通過使該串行數據sd延遲n個時鐘而生成的延遲串行數據sd(n)輸出到輸出驅動器15以及電流補償電路16。輸出驅動器15基於串行數據sd和延遲串行數據sd(n)生成信號並將該信號輸出到未圖示的外部裝置。另一方面，電流補償電路16基於串行數據sd和延遲串行數據sd(n)生成電流控制信號ccs，並按照該電流控制信號ccs，根據按照電流代碼cc而連接的電晶體162的數量，生成補償電流ic。應予說明，基於測試圖案tp(a)的電流控制信號ccs如利用圖4所說明的那樣，可一直為「l(低電平)」。在這種情況下，電流控制信號ccs的值為0，因此補償電流ic的值可為0。

接著，比較電路18從低通濾波器17接收在輸出驅動器15和電流補償電路16進行基於測試圖案tp(a)的處理的期間內的穩壓器14的輸出電壓的平均值，並將該平均值數位化而作為第一電壓代碼存儲在存儲部18a(s503)。比較電路18在第一電壓代碼的存儲完成後，生成第三控制信號cs3並輸出到控制電路10(s504)。

控制電路10通過接收第三控制信號cs3，來生成選擇測試圖案tp(b)的第二控制信號cs2並輸出到圖案保持電路11(s505)。由此，圖案保持電路11輸出測試圖案tp(b)，因此延遲電路13、輸出驅動器15以及電流補償電路16基於測試圖案tp(b)進行與上述處理相同的處理。

接著，比較電路18從低通濾波器17接收在輸出驅動器15和電流補償電路16進行基於測試圖案tp(b)的處理的期間內的穩壓器14的輸出電壓的平均值，並將該平均值數位化而作為第二電壓代碼(s506)。然後，比較電路18求出第一電壓代碼與第二電壓代碼之間的差值α(s507)。

接著，比較電路18判斷差值α是否為判定基準值e以下(s508)。在差值α大於判定基準值e時(s508中為「否」時)，比較電路18生成第四控制信號cs4並輸出到控制電路10(s509)。控制電路10通過接收第四控制信號cs4，來改變電流代碼cc的值(s510)。由此，動作的電晶體162的數量被改變，因此基於測試圖案tp(b)，電流補償電路16生成的補償電流ic的值被改變。

另一方面，在s507中求出的差值α為判定基準值e以下時(s508中為「是」時)，比較電路18生成第五控制信號cs5並輸出到控制電路10(s511)。控制電路10通過接收第五控制信號cs5，來存儲當前時刻的電流代碼cc的值(s512)。至此，信號生成裝置1的校準結束。之後，控制電路10將選擇正常動作模式的第一控制信號cs1輸出到選擇器12和比較電路18，並將在s512中存儲的值的電流代碼cc輸出到電流補償電路16。由此，信號生成裝置1在抑制了由穩壓器14產生的輸出電壓的波動的狀態下，以正常動作模式進行動作。

圖6是表示為確認本發明的一個實施方式的信號生成裝置的校準效果而進行的模擬的結果的圖。具體而言，是用於評價在使信號生成裝置1以正常動作模式進行動作時的穩壓器14的輸出電壓的波動的圖。在該圖中，實線61表示事先進行了信號生成裝置1的校準的情況下的模擬結果，實線62表示事先未進行信號生成裝置1的校準的情況下的模擬結果。

從該圖明顯可知，通過在事先進行信號生成裝置1的校準，穩壓器14的輸出電壓的波動得到大幅地抑制。

[實施方式2]

圖7是用於說明本發明的一個實施方式的信號生成裝置的框圖。如該圖所示，信號生成裝置2不同於上述的信號生成裝置1，比較電路18不接收基於測試圖案tp(a)的穩壓器14的輸出電壓的平均值，而接收參考電壓vref。比較電路18將該參考電壓vref的值數位化而作為第一電壓代碼，並將第一電壓代碼與第二電壓代碼進行比較。

信號生成裝置2不需要存儲部18a，並且不需要使用測試圖案tp(a)，因此具有能夠簡化與校準相關的構成及其動作的優點。

應予說明，信號生成裝置2可構成為比較電路18不接收參考電壓vref，而接收具有預定的值的電壓。

[實施方式3]

圖8是用於說明本發明的一個實施方式的信號生成裝置的框圖。如該圖所示，信號生成裝置3相對於上述的信號生成裝置1，增設了延遲調整電路31a和延遲調整電路31b。

延遲調整電路31a從延遲電路13接收串行數據sd和延遲串行數據sd(n)，將它們延遲預定數量的時鐘，並輸出到輸出驅動器15。延遲調整電路31b從延遲電路13接收串行數據sd和延遲串行數據sd(n)，將它們延遲預定數量的時鐘，並輸出到電流補償電路16。

在信號生成裝置3中，通過使用延遲調整電路31a和延遲調整電路31b來校正輸出驅動器15與電流補償電路16之間的內部處理速度的差異。具體而言，在信號生成裝置3中，根據輸出驅動器15與電流補償電路16之間的內部處理速度的差異，來調整延遲調整電路31a和延遲調整電路31b附加到串行數據sd和延遲串行數據sd(n)上的延遲量。由此，信號生成裝置3可在更適當的時刻生成補償電流ic，因此能夠更可靠地抑制穩壓器14的輸出電壓的波動。

[實施方式4]

圖9a是用於說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的框圖。如該圖所示，電流控制信號生成電路961由例如邏輯電路961a、961b、961c和961d構成，並被用來替代圖2所示的電流控制信號生成電路161。

邏輯電路961a、961b、961c計算所接收的2個數據的異或非，並將計算結果輸出到邏輯電路961d。作為具體的例子，以分別延遲了1、2、3個時鐘的數據進行說明。邏輯電路961a接收串行數據sd和延遲串行數據sd(1)，邏輯電路961b接收延遲串行數據sd(1)和延遲串行數據sd(2)，邏輯電路961c接收延遲串行數據sd(2)和延遲串行數據sd(3)。

邏輯電路961d計算從邏輯電路961a、961b和961c接收的數據的邏輯與。邏輯電路961d將該計算結果作為電流控制信號ccs輸出。

例如，在進行圖9b所示那樣的串行數據sd、延遲串行數據sd(1)、sd(2)和sd(3)的邏輯變化時，邏輯電路961a、961b、961c和961d的輸出如該圖所示。

電流控制信號生成電路961通過具有上述構成，從而在以正常動作模式進行動作的信號生成裝置1中，在基於持續保持沒有邏輯變化的狀態的隨機圖案rp而向未圖示的外部裝置輸出信號時，能夠使補償電流ic的生成時刻和平均電流更合理化。因此，使用電流控制信號生成電路961的信號生成裝置1能夠更高精度地抑制穩壓器14的輸出電壓的波動。

應予說明，電流控制信號生成電路961可構成為具備更多計算接收的2個數據的異或非的邏輯電路，並通過邏輯電路961d計算這些邏輯電路所輸出的數據的邏輯與。例如，電流控制信號生成電路961在具備n個計算接收的2個數據的異或非的邏輯電路的情況下，構成為第一個邏輯電路接收串行數據sd和延遲串行數據sd(1)，第二個邏輯電路接收延遲串行數據sd(1)和延遲串行數據sd(2)，以此類推，構成為第n個邏輯電路接收延遲串行數據sd(n-1)和延遲串行數據sd(n)。

[實施方式5]

圖10a是用於說明本發明的一個實施方式的信號生成裝置的電流控制信號生成電路的框圖。如該圖所示，電流控制信號生成電路1061由例如邏輯電路1061a和選擇器1061b構成，並被用來替代圖2所示的電流控制信號生成電路161。

邏輯電路1061a接收串行數據sd和延遲串行數據sd(1)，計算它們的異或非，並將計算結果輸出到選擇器1061b。

選擇器1061b的一個輸入端子接收任意圖案p，另一個輸入端子接地。選擇器1061b基於來自邏輯電路1061a的輸出，來選擇其中一個作為電流控制信號ccs輸出。

例如，在進行圖10b所示那樣的串行數據sd和延遲串行數據sd(1)的邏輯變化，且在選擇器1061b的一個輸入端子輸入有如該圖所示那樣的每1個時鐘進行一次邏輯變化的任意圖案p時，邏輯電路1061a和選擇器1061b的輸出如該圖所示。

電流控制信號生成電路1061通過具有上述構成，從而使電流控制信號ccs根據任意圖案p而變化。因此，電流控制信號生成電路1061通過設定與正常動作模式下的信號生成裝置1中的隨機圖案rp對應的任意圖案p，能夠提高補償電流ic的精度。因此，在使用電流控制信號生成電路1061的信號生成裝置1中，能夠更高精度地抑制穩壓器14的輸出電壓的波動。

上述各實施方式是用於說明本發明的例示，並不旨在將本發明僅限於這些實施方式。就本發明而言，只要不脫離其主旨就可以以各種方式進行實施。

例如，在本說明書所公開的方法中，只要其結果不產生矛盾，則可以將步驟、動作或功能並行實施或按不同的順序實施。所說明的步驟、動作和功能僅作為示例而提供，在不脫離發明的主旨的範圍內，可以將步驟、動作和功能中的幾個省略，另外，可以通過相互結合而成為一個，另外，也可以追加其它步驟、動作或功能。

另外，在本說明書中，雖然公開了各種實施方式，但是，也可以對一個實施方式中的特定的特徵(技術事項)進行適當改進，並且追加到其它實施方式中，或者與該其它實施方式中的特定的特徵調換，這樣的方式也包含在本發明的主旨內。

工業上的可利用性

本發明能夠廣泛用於具備信號生成裝置的電子設備領域。