一種epononu長發光檢測電路的製作方法

2023-04-26 14:30:31

專利名稱：一種epon onu長發光檢測電路的製作方法
技術領域：
本發明涉及檢測電路技術領域，尤其涉及一種EPON ONU長發光檢測電路。
背景技術：
基於乙太網的無源光網絡，簡稱EPON (Ethernet Passive Optical Network)是一種一點對多點的光纖接入技術。所謂無源指的是光配線網絡中不含有任何電子器件及電子電源，光分配網ODN (Optical Distribution Network)全部由光分路器(Splitter)等無源器件組成，不需要貴重的有源電子設備。無源光網絡(PON)是一種純介質網絡，避免了外部設備的電磁幹擾和雷電影響，減少了線路和外部設備的故障率，提高了系統可靠性，同時節省了維護成本，是電信維護部門長期期待的技術。而EPON是將乙太網和PON技術相結合，在無源光網絡體系架構的基礎上，定義了一種新的、應用於EPON系統的物理層(主要是光接口)規範和擴展的乙太網數據鏈路層協議，以實現一點到多點的PON中乙太網幀的TDM接入。在EPON網絡中，光線路終端OLT (Optical Line Terminal)通過光分配網ODN可以連接很多臺ONlXOptical Network Unit),OLT與這多臺ONU之間的數據傳輸下行採用廣播方式，上行採用時分復用技術給不同的ONU分配不同的上行時隙，所以在某一時刻上行只能有一臺ONU進行數據上傳，如果這時有某個ONU發生故障出現長發光現象，就會佔據其他ONU的上行通信時隙使其上行數據不通，而引起其他ONU被OLT解註冊，這樣ONU與OLT之間不能正常通信，則會引起用戶投訴。所以，對EPON ONU光模塊進行長發光檢測並及時關斷光模塊的TX_VCC從而阻止該ONU再發光的功能就變得特別重要。

發明內容
針對上述存在的問題，本發明的目的是提供一種EPON ONU長發光檢測電路，使用基於邏輯器件的數字方式進行ONU光模塊長發光的檢測，克服了模擬電路的多種不足。本發明的目的是通過下述技術方案實現的:一種EPON ONU長發光檢測電路，用於檢測光模塊，其中，包括具有預置和清除端的雙上升沿D觸發器和CPU晶片，所述CPU晶片的GP103腳連接所述雙上升沿D觸發器的CLK腳，所述雙上升沿D觸發器的TX_SD腳連接所述CPU晶片的GP101腳，所述CPU晶片的GP102腳通過一控制電路連接所述光模塊的TX_VCC腳，所述雙上升沿D觸發器連接所述光模塊的P0N_TX_SD腳；所述光模塊的RX_VCC腳和所述控制電路分別接3.3V電壓；所述CPU晶片通過所述雙上升沿D觸發器的輸出TX_SD信號判斷是否發生長發光現象，如果TX_SD為高電平，則判斷為發生長發光現象，並通過所述控制電路關斷所述光模塊的TX_VCC電源。上述EPON ONU長發光檢測電路，其中，所述雙上升沿D觸發器的14腳連接工作電壓，並通過電容接地，所述雙上升沿D觸發器的2腳數據輸入端、4腳置位端和10腳分別通過上拉電阻連接工作電壓，均保持高電平輸入，I腳清零端接所述光模塊的P0N_TX_SD腳，5腳的輸出波形接12腳數據輸入端，13腳接系統的復位信號，9腳的輸出TX_SD信號接所述CPU晶片的GPIOl腳，所述雙上升沿D觸發器的3腳和11腳均由所述CPU晶片的GP103提供時鐘信號；所述上拉電阻均為4.7ΚΩ，所述電容選取0.1 μ F。上述EPON ONU長發光檢測電路，其中，當光模塊發送數據時，P0N_TX_SD腳出現高電平，此時所述雙上升沿D觸發器的5腳的輸出保持原來的電平不變；當光模塊不發送數據時，P0N_TX_SD為低電平，所述雙上升沿D觸發器的5腳的輸出為低電平。上述EPON ONU長發光檢測電路，其中，當所述光模塊發光信號超出長發光時鐘檢測的時間設定值時，所述雙上升沿D觸發器的9腳的輸出信號TX_SD為高電平，所述CPU晶片判定所述光模塊長發光，並通過所述控制電路關斷所述光模塊的TX_VCC電源。上述EPON ONU長發光檢測電路，其中，還包括一 FLASH晶片，所述FLASH晶片與所述CPU晶片連接，如果所述CPU晶片判斷發生長發光現象，所述CPU晶片將長發光時間寫入至所述FLASH晶片，並通過GP103提供給所述雙上升沿D觸發器。與已有技術相比，本發明的有益效果在於:省去了模擬電路的多種分立器件使電路變得簡潔高效，同時可以通過軟體進行ONU光模塊長發光時間的控制，且不受流量的限制，與溫度等的變化無關，這樣可以滿足不同用戶對長發光保護時間的要求，更具人性化。


圖1示出了本發明EPON ONU長發光檢測電路的結構示意框圖；圖2示出了本發明EPON ONU長發光檢測電路的檢測原理圖；圖3示出了本發明EPON ONU長發光檢測電路的當ONU處於長發光狀態時的Ρ0Ν_TX_SD端和TX_SD端的輸出電平示意圖；圖4示出了本發明EPON ONU長發光檢測電路的當ONU處於正常發光狀態時Ρ0Ν_TX_SD端和TX_SD端的輸出電平示意圖。
具體實施例方式下面結合原理圖和具體操作實施例對本發明作進一步說明。如圖1所示，本發明EPON ONU長發光檢測電路包括具有預置和清除端的雙上升沿D觸發器和CPU晶片，CPU晶片的GP103腳連接雙上升沿D觸發器的CLK腳，雙上升沿D觸發器的TX_SD腳連接CPU晶片的GPIOl腳，CPU晶片的GP102腳通過一控制電路連接光模塊的TX_VCC腳，雙上升沿D觸發器連接光模塊的P0N_TX_SD腳；光模塊的RX_VCC腳和控制電路分別接3.3V電壓。在本發明的優選實施例中，圖1中的光模塊可以選取型號為FP4342033-HC6SH1的光模塊，雙上升沿D觸發器晶片可以選取型號為SN74AHC74D的雙D觸發器，CPU晶片ICl可以選擇CS8032。以上當然可以選取其他晶片，並不僅僅局限於上述具體型號。TX_SD的信號輸出給CPU晶片的GPIOl，此時CPU晶片通過判斷TX_SD的電平狀態來判斷是否發生長發光現象，進而來控制光模塊的電源TX_VCC的開關，若TX_SD為低電平則不是長發光，反之則認為是長發光，需要關斷光模塊的電源TX_vcc。光模塊的VCC_RX直接接3.3v電壓，不受CPU晶片的控制，而TX_VCC則由CPU晶片的GP102通過控制電路來開啟或者關閉，進而控制光模塊的開關。光模塊的第20腳PON_TX_SD輸出信號的高低電平來反應光模塊是否發光,例如光模塊20腳輸出高電平表不光模塊發光，低電平表示光模塊不發光。雙上升沿D觸發器晶片接收光模塊P0N_TX_SD信號，並對P0N_TX_SD信號進行處理，如圖3所示，當ONU處於長發光狀態時，P0N_TX_SD會一直為高電平狀態，經過雙上升沿D觸發器晶片處理後的輸出信號TX_SD仍為高電平，此信號會通過GPIOl輸入給CPU晶片，CPU晶片進而作出進一步處理；如圖4所示，當ONU處於正常發光狀態時，雙上升沿D觸發器晶片處理後的輸出信號TX_SD始終為低電平，此時CPU晶片就不會判斷有長發光現象發生。繼續參看圖1所示，VCC_TX控制電路用於接收CPU晶片所發出的控制信號來決定是否給光模塊供電。當光模塊正常發光時，CPU晶片通過GP102輸出高電平，給光模塊供電；反之，GP102輸出低電平，切斷光模塊的電源，使之不工作。如圖2所示，雙上升沿D觸發器的14腳連接工作電壓，並通過電容接地，雙上升沿D觸發器的2腳數據輸入端、4腳置位端和10腳分別通過上拉電阻連接工作電壓，均保持高電平輸入，I腳清零端接光模塊的P0N_TX_SD腳，5腳的輸出波形接12腳數據輸入端，13腳接系統的復位信號，9腳的輸出TX_SD信號接CPU晶片的GPIOl腳，雙上升沿D觸發器的3腳和11腳均由CPU晶片的GP103提供時鐘信號。優選的，上拉電阻均為4.7ΚΩ，所述電容選取0.1 μ F。繼續參看圖1和圖2所示，雙上升沿D觸發器晶片的第2腳數據輸入端和第4腳置位端保持高電平輸入，第I腳清零端接光模塊的第20腳P0N_TX_SD，雙上升沿D觸發器晶片第5腳IQ的輸出波形接到第12腳(即另一個觸發器的)數據輸入端，同時雙上升沿D觸發器晶片的第10腳保持高電平輸入，第13腳接系統的復位信號，故此觸發器在系統上電或者復位時才會清零，而第9腳2Q的輸出TX_SD信號接到CPU晶片的GPIOl上，CPU晶片通過判斷TX_SD的電平狀態而確定是否有長發光現象發生。雙D觸發器的第3腳ICLK和第11腳2CLK這兩個時鐘信號相同且均是由軟體寫入並通過CPU晶片的GP103提供。當光模塊正常工作時，光模塊的第20腳P0N_TX_SD信號輸出為周期性的脈衝波形，其佔空比由實際分配的上行時隙決定，分配的時隙越大，P0N_TX_SD信號高電平的寬度越寬。如圖4所示，光模塊進行數據發送時，P0N_TX_SD出現高電平，此時雙上升沿D觸發器晶片的第5腳IQ的輸出保持原來的電平不變；光模塊沒有數據發送時，P0N_TX_SD為低電平，此時雙D觸發器中的ID觸發器被清零，因而第5腳IQ的輸出為低電平。由於2D觸發器在系統上電和復位時才會出現清零現象，所以非上電和復位時雙上升沿D觸發器晶片的2D觸發器的輸出信號TX_SD始終輸出低電平。根據D觸發器的觸發特性，在每個時鐘脈衝上升沿到來時數據輸出端才會保持時鐘脈衝上升沿到來之前D觸發器數據輸入端的狀態。正常發光的光模塊時鐘信號上升沿到來之前ID觸發器的數據輸入始終為低電平，所以TX_SD輸出為低電平，此時光模塊TX_VCC打開，光模塊正常工作。當光模塊發光信號超出長發光時鐘檢測的時間設定值時，則雙上升沿D觸發器晶片第9腳的輸出信號TX_SD為高電平，此時CPU晶片判定光模塊長發光，從而會關斷光模塊電源TX_VCC，阻斷此ONU的通信工作，保證其他ONU的正常工作。同時長發光的時間需要寫入到一個與CPU晶片連接的FLASH晶片中，並通過CPU晶片的GP103提供給雙上升沿D觸發器晶片。本發明省去了模擬電路的多種分立器件，使電路變得簡潔高效，同時可以通過軟體進行ONU光模塊長發光時間的控制，且不受流量的限制，與溫度等的變化無關，這樣可以滿足不同用戶對長發光保護時間的要求，更具人性化。以上對本發明的具體實施例進行了詳細描述，但本發明並不限制於以上描述的具體實施例，其只是作為範例。對於本領域技術人員而言，任何等同修改和替代也都在本發明的範疇之中。因此，在不脫離本發明的精神和範圍下所作出的均等變換和修改，都應涵蓋在本發明的範圍內。
權利要求
1.一種EPON ONU長發光檢測電路，用於檢測光模塊，其特徵在於，包括具有預置和清除端的雙上升沿D觸發器和CPU晶片，所述CPU晶片的GP103腳連接所述雙上升沿D觸發器的CLK腳，所述雙上升沿D觸發器的TX_SD腳連接所述CPU晶片的GPIOl腳，所述CPU晶片的GP102腳通過一控制電路連接所述光模塊的TX_VCC腳，所述雙上升沿D觸發器連接所述光模塊的P0N_TX_SD腳；所述光模塊的RX_VCC腳和所述控制電路分別接3.3V電壓； 所述CPU晶片通過所述雙上升沿D觸發器的輸出TX_SD信號判斷是否發生長發光現象，如果TX_SD為高電平，則判斷為發生長發光現象，並通過所述控制電路關斷所述光模塊的TX_VCC電源。
2.如權利要求1所述EPONONU長發光檢測電路，其特徵在於，所述雙上升沿D觸發器的14腳連接工作電壓，並通過電容接地，所述雙上升沿D觸發器的2腳數據輸入端、4腳置位端和10腳分別通過上拉電阻連接工作電壓，均保持高電平輸入，I腳清零端接所述光模塊的P0N_TX_SD腳，5腳的輸出波形接12腳數據輸入端，13腳接系統的復位信號，9腳的輸出TX_SD信號接所述CPU晶片的GPIOl腳，所述雙上升沿D觸發器的3腳和11腳均由所述CPU晶片的GP103提供時鐘信號；所述上拉電阻均為4.7ΚΩ，所述電容選取0.1 μ F。
3.如權利要求2所述EPONONU長發光檢測電路，其特徵在於，當光模塊發送數據時，P0N_TX_SD腳出現高電平，此時所述雙上升沿D觸發器的5腳的輸出保持原來的電平不變；當光模塊不發送數據時，P0N_TX_SD為低電平，所述雙上升沿D觸發器的5腳的輸出為低電平。
4.如權利要求3所述EPONONU長發光檢測電路，其特徵在於，當所述光模塊發光信號超出長發光時鐘檢測的時間設定值時，所述雙上升沿D觸發器的9腳的輸出信號TX_SD為高電平，所述CPU晶片判定所述光模塊長發光，並通過所述控制電路關斷所述光模塊的TX_VCC電源。
5.如權利要求4所述EPONONU長發光檢測電路，其特徵在於，還包括一 FLASH晶片，所述FLASH晶片與所述CPU晶片連接，如果所述CPU晶片判斷發生長發光現象，所述CPU晶片將長發光時間寫入至所述FLASH晶片，並通過GP103提供給所述雙上升沿D觸發器。
全文摘要
本發明公開了一種EPON ONU長發光檢測電路，包括具有預置和清除端的雙上升沿D觸發器和CPU晶片，CPU晶片的GPI03腳連接雙上升沿D觸發器的CLK腳，雙上升沿D觸發器的TX_SD腳連接CPU晶片的GPI01腳，CPU晶片的GPI02腳通過一控制電路連接光模塊的TX_VCC腳，雙上升沿D觸發器連接所述光模塊的PON_TX_SD腳；光模塊的RX_VCC腳和所述控制電路分別接3.3V電壓。本發明省去了模擬電路的多種分立器件使電路變得簡潔高效，同時可以通過軟體進行ONU光模塊長發光時間的控制，且不受流量的限制，與溫度等的變化無關，可以滿足不同用戶對長發光保護時間的要求，更具人性化。
文檔編號H04B10/073GK103199921SQ20131010066
公開日2013年7月10日 申請日期2013年3月26日 優先權日2013年3月26日
發明者魯燦, 王玉娟 申請人:上海斐訊數據通信技術有限公司