電流dac與編碼無關的開關的製作方法

2023-04-25 19:40:31

專利名稱：電流dac與編碼無關的開關的製作方法
技術領域：
本發明總的來說涉及電子信號處理，更具體而言，涉及數字至模擬信號轉換。
背景技術：
電流導引數字至模擬轉換器(DAC)將數字數據流輸入轉換為相應的模擬信號輸出。圖1示出了在其中將數字數據流加到同步數字輸出鎖存器101的典型的電流導引DAC 100的一部分。「同步」意味著響應於由時鐘信號觸發鎖存器而將鎖存器上的數據輸入傳到輸出。在現實應用中，在產生這樣的數據流時涉及大量的數字處理，但是在DAC的上下文中，不需要描述前述的這種數字電路。當鎖存器101被定時時，在D輸入上的數據被轉到Q輸出，並且其補碼被轉到Q輸出。
鎖存器101的輸出異步控制開關驅動器102，開關驅動器102又控制差動開關元件103，元件103控制從公共源點提供的恆流源。「異步」意味著開關驅動器102和差動開關元件103的輸出的邏輯狀態響應於它們的輸入變化狀態而改變，而不是響應於時鐘信號。對於在鎖存器101的輸出上的給定邏輯狀態，差動開關元件103的一個開關是開，而另一個是關。當鎖存器101輸出上的邏輯狀態改變時，差動開關元件103的開關狀態也相應改變。無論哪一個差動開關元件103開啟，都通過模擬輸出電阻器105中的一個為恆流源104提供了電流通路。因此，在輸出端106形成了模擬信號輸出信號。
理論上，這樣的電流導引DAC 100能夠以任何頻率運行，以便提供與數字數據輸入相對應的模擬輸出。但現實中，誤差和噪聲遍及整個系統，其影響隨工作頻率而增加。這些影響可能是與編碼相關的，並且可能導致模擬輸出信號中的諧波失真和諧波毛刺。
美國專利6,344,816的圖8提出了一種用於降低與編碼相關噪聲的方法，其描述了增加一個與輸出鎖存器101並聯的被稱為「偽鎖存器」的附加時鐘電路。並不是以任何方式來使用所述偽鎖存器的自身輸出，而是將所述偽鎖存器和輸出鎖存器101連接起來，並且操作它們，使得在時鐘信號的每一個周期，鎖存器中的一個改變狀態，而另一個不改變。因此，如果輸出鎖存器101隨數據信號改變狀態，則偽鎖存器保持它的邏輯狀態；而如果輸出鎖存器101隨不變的數據信號保持它的邏輯狀態恆定，則偽鎖存器將改變邏輯狀態。根據6,344,816號專利，這種方案在獨立於數據信號邏輯狀態的時鐘信號上保持恆定的負載。在6,344,816號專利中沒有暗示其教導可擴展到關注的時鐘信號之外。

發明內容
本發明的代表性實施例包括用於數字至模擬轉換器(DAC)中的與編碼無關的開關的方法和裝置。在圖1所示的DAC中，如果開關驅動器102可以完全穩定用於來自鎖存器101的每個數據轉換，則開關特性對於差動開關元件103將是恆定的。當輸出頻率增加時，差動開關元件103被更快速的開關，要求開關驅動器102在更短的時間穩定。如果開關驅動器102沒有在每次穩定為相同的值，那麼開關特性可能會變化，並且將造成與編碼相關的失真。本發明的實施例避免了這種與編碼相關的失真。
同步數字電路被時鐘信號觸發，並形成數字數據信號。電流導引電路具有用於提供電流的公共源點，並形成代表所述數字數據信號的模擬輸出信號。在公共源點處的任何開關擾動基本上都是與數據無關的。
在進一步的實施例中，電流導引電路包含多個開關元件，所述多個開關元件被配置為在時鐘信號的每個周期有恆定數量的開關元件改變導電狀態。另外或作為替換，電流導引電路可以接收數字數據信號作為第一輸入，並接收輔助數據信號作為第二輸入。在以下情況下所述輔助數據信號改變邏輯狀態(i)由時鐘信號觸發，以及(ii)所述數字數據信號沒有改變邏輯狀態。
在另一個實施例中，電流導引電路包括(i)用於形成代表數字數據信號的開關控制信號的開關驅動器電路，以及(ii)對用於接通或關閉來自公共源點的電流的開關控制信號作出響應以形成模擬輸出信號的差動開關電路。
電流導引電路可以使用用於形成模擬輸出信號的單個開關元件。
本發明的代表性實施例還包括用於數字至模擬轉換器(DAC)中的與編碼無關的開關的方法和裝置。同步數字電路被時鐘信號觸發，並形成數字數據信號。電流導引電路具有用於提供電流的公共源點，並形成代表所述數字數據信號的模擬輸出信號。電流導引電路具有多個開關元件，所述多個開關元件被配置為在時鐘信號的每個周期有恆定數量的開關元件改變導電狀態。
在進一步的這種實施例中，電流導引電路接收數字數據信號作為第一輸入，並接收輔助數據信號作為第二輸入。在以下情況下所述輔助數據信號改變邏輯狀態(i)由時鐘信號觸發，以及(ii)所述數字數據信號沒有改變狀態。
在另一個實施例中，電流導引電路包括(i)用於形成代表數字數據信號的開關控制信號的開關驅動器電路，以及(ii)對用於接通或關閉來自公共源點的電流的開關控制信號作出響應以形成模擬輸出信號的差動開關電路。


參考下面隨附圖進行的詳細說明，將更容易理解本發明，在附圖中圖1示出典型的現有技術的電流導引DAC。
圖2示出與圖1中的DAC相關的各種波形軌跡。
圖3A示出根據本發明的一個實施例的電流導引DAC。
圖3B示出對於圖3A中的DAC電路相關的時鐘和數據波形。
圖4示出本發明的進一步實施例。
具體實施例方式
本發明的代表性實施例包括用於數字至模擬轉換器(DAC)中的與編碼無關的開關的方法和裝置。雖然美國6,344,816號專利將其焦點限制在消除提供給時鐘式數字元件的時鐘信號上的與編碼相關的負載，但是本發明的實施例針對於防止由非時鐘式電路開關元件的導電狀態的改變所產生的與編碼相關的噪聲，所述非時鐘式電路開關元件例如是圖1中的開關驅動器102和差動開關元件103。這確保了在差動開關元件103的公共源點上的電擾動是與數據無關的。
可見，當開關驅動器102在開(ON)和關(OFF)之間改變導電狀態時，從差動開關元件103的公共源點獲得一些能量，以給開關驅動器102的輸出上的電容充電。圖2中的下部軌跡示出了反映在節點N1以高頻率(100MHz以上)的該電容性充電結果的電壓波形，節點N1是對於開關驅動器102的偏壓節點。該電容性充電結果又在節點N2的電壓中造成瞬態幹擾(glitch)(圖2中的上部軌跡)，節點N2是向差動開關元件103提供恆流源104的公共源點。節點N2處的這種瞬態幹擾然後會影響輸出端106的模擬輸出信號。
如發明內容部分所述，如果開關驅動器102可以完全設定用於來自鎖存器101的每個數據轉換，則開關特性對於差動開關元件103將是恆定的。當輸出頻率增加時，差動開關元件103被更快速的開關，要求開關驅動102在更短的時間穩定，即在圖2的下部軌跡中所示的電容性充電。如果開關驅動器102沒有在每次穩定為相同的值，那麼開關特性可能會變化，並且將造成與編碼相關的失真。也就是說，在公共源點N2的噪聲瞬態幹擾將隨數字數據流輸入在幅度和周期上變化，並且被傳遞通過差動開關元件103，作為在輸出端106的模擬輸出信號中的諧波失真。
本發明的實施例通過不同技術解決這種公共源點噪聲，這些技術的焦點在於防止由開關驅動器102或差動開關元件103或兩者所引起的與編碼相關的開關擾動。可以通過調整數據開關模塊，使得對於每個時鐘周期，相同數量的開關開啟和關閉，而不管是否數據信號改變了邏輯狀態，從而達到該目標。這確保了公共源點的擾動與數據流無關，從而產生的任何開關噪聲將具有抽樣率及諧波的頻率分量。
圖3A所示的特定實施例使用交替(alternate)數據通路，以確保每次輸出鎖存器101被定時時，開關驅動器102獲取同樣數量的能量。圖3B示出了對於圖3A中的DAC電路相關的時鐘和數據波形。在圖3A所示的DAC中，在數字輸出鎖存器101之前是數據傳送鎖存器301。交替數據傳送鎖存器302和交替數據輸出鎖存器303也連接到數據傳送鎖存器301。連接到交替數據傳送鎖存器302的D輸入的是由數據傳送XNOR 305控制的交替數據門304。交替數據鎖存器302的Q和Q輸出被輸入到交替數據門304，數據傳送鎖存器301的D輸入和Q輸出被輸入到數據傳送XNOR 305。
在真正的數據流保持恆定的時鐘轉變上，強制交替數據鎖存器303改變邏輯狀態。在真正的數據流改變狀態的時鐘轉變上，交替數據流輸出鎖存器303保持其邏輯狀態。通過將開關驅動器102連接到真正的數據通路和交替數據通路，並確保在每個時鐘周期兩個數據通路中只有一個而非兩個改變導電狀態，則開關驅動器102將在每個時鐘脈衝獲取相同數量的能量。因此開關驅動器102將設定為與數據無關的相同值，從而沒有與編碼相關的開關特性，即保持了與數據無關的恆定開關水平。這種方案的第二個優點是最終抽樣時鐘信號ACLK以時鐘頻率經歷數據轉換，穩定了在時鐘信號上的任何與編碼相關的負載並降低了與編碼相關的抖動。
圖3A中使用的方案在圖4所示的電路中進一步擴展。在該實施例中，開關驅動器102控制差動開關元件103和交替差動開關模塊107。交替差動開關模塊107與差動開關元件103共享公共源點N2，但是經耦合電容器109驅動它自己的單獨的AC負載電阻器108。對於交替差動開關模塊107提供一個交替AC數據通路而沒有對應的交替DC電流通路，則避免了當需要公共源點N2向交替差動開關模塊107提供電流時可能產生的問題。
如前所述，根據數字數據流來驅動差動開關元件103以在輸出端106形成相應的模擬輸出信號。如同圖3A，在圖4中，當真正的數據流不改變狀態時交替數據流改變狀態，則開關驅動器102在交替差動開關模塊107中產生對應的數據轉換。因此，四個開關(差動開關元件103和交替差動開關模塊107)都耦合到公共源點N2，並且在每個時鐘周期中，這些開關中將只有一個開啟，並且一個關閉。
儘管已經公開了本發明不同示範實施例，但對於本領域的技術人員來說，可以作出能夠獲得本發明的一些優點的各種改變和變型，而不脫離本發明的範圍。例如，可以用N-MOS或雙極開關來實現實施例。或者，可以使用單個開關輸出級來代替所示的兩個開關的差動開關電路。在本發明的實施例中也可以替換其他的實施細節。
權利要求
1.一種數字至模擬轉換器，其包括由時鐘信號觸發並形成數字數據信號的同步數字電路；具有用於提供電流的公共源點、用以形成代表所述數字數據信號的模擬輸出信號的電流導引電路，其中在所述公共源點處的任何擾動基本上都是與數據無關的。
2.根據權利要求1的轉換器，其中，所述電流導引電路包含多個開關元件，所述多個開關元件被配置為在時鐘信號的每個周期有恆定數量的開關元件改變導電狀態。
3.根據權利要求2的轉換器，其中，所述電流導引電流接收所述數字數據信號作為第一輸入，並接收輔助數據信號作為第二輸入，在下述情況下所述輔助數據信號改變邏輯狀態I.由時鐘信號觸發，以及II.所述數字數據信號沒有改變邏輯狀態。
4.根據權利要求1的轉換器，其中，所述電流導引電路包括I.用於形成代表所述數字數據信號的開關控制信號的開關驅動器電路，以及II.對用於接通或關閉來自所述公共源點的電流的所述開關控制信號作出響應以形成所述模擬輸出信號的差動開關電路。
5.根據權利要求1的轉換器，其中，所述電流導引電路包括用於形成所述模擬輸出信號的單個開關元件。
6.一種信號處理方法，其包括利用由時鐘信號觸發的同步數字電路形成數字數據信號；利用電流導引電路形成代表所述數字數據信號的模擬輸出信號，所述電流導引電路具有提供電流的公共源點，其中在所述公共源點處的任何擾動基本上都是與數據無關的。
7.根據權利要求6的方法，其中，所述電流導引電路包含多個開關元件，所述多個開關元件被配置為在時鐘信號的每個周期有恆定數量的開關元件改變導電狀態。
8.根據權利要求6的方法，其中，所述電流導引電流接收所述數字數據信號作為第一輸入，並接收輔助數據信號作為第二輸入，在下述情況下所述輔助數據信號改變邏輯狀態I.由時鐘信號觸發，以及II.所述數字數據信號沒有改變邏輯狀態。
9.根據權利要求6的方法，其中，所述電流導引電路包括I.用於形成代表所述數字數據信號的開關控制信號的開關驅動器電路，以及II.對用於接通或關閉來自所述公共源點的電流的所述開關控制信號作出響應以形成所述模擬輸出信號的差動開關電路。
10.根據權利要求6的方法，其中，所述電流導引電路包括用於形成所述模擬輸出信號的單個開關元件。
11.一種數字至模擬轉換器，其包括由時鐘信號觸發並形成數字數據信號的同步數字電路；具有用於提供電流的公共源點、用以形成代表所述數字數據信號的模擬輸出信號的電流導引電路，所述電流導引電路包括多個開關元件，所述多個開關元件被配置為在時鐘信號的每個周期有恆定數量的開關元件改變導電狀態。
12.根據權利要求11的轉換器，其中，所述電流導引電流接收所述數字數據信號作為第一輸入，並接收輔助數據信號作為第二輸入，在下述情況下所述輔助數據信號改變邏輯狀態I.由時鐘信號觸發，以及II.所述數字數據信號沒有改變邏輯狀態。
13.根據權利要求11的轉換器，其中，所述電流導引電路包括I.用於形成代表所述數字數據信號的開關控制信號的開關驅動器電路，以及II.對用於接通或關閉來自所述公共源點的電流的所述開關控制信號作出響應以形成所述模擬輸出信號的差動開關電路。
14.根據權利要求11的轉換器，其中，所述電流導引電路包括用於形成所述模擬輸出信號的單個開關元件。
15.一種信號處理方法，其包括利用由時鐘信號觸發的同步數字電路形成數字數據信號；利用電流導引電路形成代表所述數字數據信號的模擬輸出信號，所述電流導引電路具有提供電流的公共源點，所述電流導引電路包括多個開關元件，所述多個開關元件被配置為在時鐘信號的每個周期有恆定數量的開關元件改變導電狀態。
16.根據權利要求15的方法，其中，所述電流導引電流接收所述數字數據信號作為第一輸入，並接收輔助數據信號作為第二輸入，在下述情況下所述輔助數據信號改變邏輯狀態I.由時鐘信號觸發，以及II.所述數字數據信號沒有改變邏輯狀態。
17.根據權利要求15的方法，其中，所述電流導引電路包括I.用於形成代表所述數字數據信號的開關控制信號的開關驅動器電路，以及II.對用於接通或關閉來自所述公共源點的電流的所述開關控制信號作出響應以形成所述模擬輸出信號的差動開關電路。
18.根據權利要求15的方法，其中，所述電流導引電路包括用於形成所述模擬輸出信號的單個開關元件。
全文摘要
本發明說明了用於數字至模擬轉換器(DAC)中與編碼無關的開關的方法和裝置。同步數字電路被時鐘信號觸發，並形成數字數據信號。電流導引電路具有用於提供電流的公共源點，並形成代表所述數字數據信號的模擬輸出信號。在公共源點處的任何開關擾動基本上都是與數據無關的。
文檔編號H03M1/74GK1742435SQ200480002705
公開日2006年3月1日 申請日期2004年1月23日 優先權日2003年1月24日
發明者威廉·G·J·朔菲爾德, 道格拉斯·A·梅塞 申請人:模擬設備公司