低壓輸入緩衝器電路的製作方法
2023-06-18 19:57:41
專利名稱：低壓輸入緩衝器電路的製作方法
技術領域：
本發明涉及一種常用的低壓輸入緩衝器電路，特別涉及一種動態性能參數較高的 輸入緩衝器電路。它直接應用的領域是超高速採樣/保持電路領域。
背景技術：
近年來，隨著A/D轉換器採樣速率的提高，電晶體尺寸也隨之減小，其中的低壓緩 衝器由於其隔離和驅動作用而大量應用於A/D轉換器中。
常規的低壓NMOS管輸入緩衝器如圖1所示。差分輸入信號Vin+、Vin-分別經NMOS管 Mla、M2a射隨輸出為V。ut+、V。ut-，電流偏置管M3a、M4a的柵極電壓由偏置電壓端Vbias電壓提供。 該電路結構簡單、易於實現，但它存在兩個問題1)輸入差分信號經過緩衝器後，輸出差分 信號的電壓幅度下降20%左右，與當前的低壓低幅度的電路設計發展要求不相適應；2)輸 入管Mla、M2a的閾值電壓Vth隨輸入信號的變化而變化，且兩個輸入管Mla、M2a的Vth變化不一 致，因此輸入管Mla、M2a的線形度極差，嚴重影響緩衝器的動態性能，其動態指標SFDR (無雜 散動態範圍)不會超過75dB，因而常規的輸入緩衝器很難應用於動態性能要求較高的採樣 /保持電路中。發明內容
為克服上述常規輸入緩衝器電路的電壓下降幅度大和SFDR較低的問題，本發明 提供一種用於超高速採樣/保持電路的低壓輸入緩衝器電路，且本發明電路結構簡單、便 於使用。
為實現上述目的，本發明解決上述技術問題所採取的技術方案在於一種低壓輸 入緩衝器電路，它含有
一個主緩衝單元，包括
NMOS電晶體M1 M4，其中，M1的柵極接低壓輸入緩衝器電路的正輸入端Vin+，M1 的漏極接電源V^M1的源極與M3的漏極連接在一起，其連接點為低壓輸入緩衝器電路的正 輸出端V。ut+，M1的襯底端與M5的源極相接，M2的柵極接低壓輸入緩衝器電路的的負輸入端 Vin-,M2的漏極接電源Vrc，M2的源極與M4的漏極連接在一起，其連接點為低壓輸入緩衝器電 路的負輸出端V。ut-，M2的襯底與M6的源極相接，M3、M4的柵極均與輸入偏置電壓端Vbias相 接，M3、M4的源極與襯底均接地；和
一個輔助緩衝單元，包括
NMOS電晶體M5 M8，其中,M5的柵極接低壓輸入緩衝器電路的正輸入端Vin+，M5的 漏極接電源v。。，M5的源極和襯底與M7的漏極連接在一起，並與M1的襯底相接，M6的柵極接 低壓輸入緩衝器電路的的負輸入端Vin_，M6的漏極接電源V。。，M6的源極和襯底與M8的漏極 連接在一起，並與M2的襯底相接，M7、M8的柵極接均與輸入偏置電壓端Vbias相接，M7、M8的源 極與襯底均接地。
所述匪OS電晶體MpM^MpM6均為深阱匪OS管，所述匪OS管M3、M4、M7、M8均為常規NMOS管。
有益效果
本發明的一種低壓輸入緩衝器電路，包括一個主緩衝單元和一個輔助緩衝單元， 與常規的低壓輸入緩衝器電路相比，它具有以下特點
1.由於本發明電路中的輸入管MpM2的襯底與源極間的電壓差值很小，不超過 20mV，因而M1和禮的體效應影響非常小，消除了輸入管M1J2的體效應影響，使本發明電路 的輸出電壓幅度下降僅為3% 5%，而常規輸入緩衝器電路的輸出電壓下降幅度一般為 20%左右。
2.由於本發明電路中的輸入管M1J2的閾值電壓Vth不隨輸入信號的變化而變化， 消除了由於輸入信號引入的線形失真，大幅提高了緩衝器的線形度，本發明電路的無雜散 動態範圍SFDR可達85dB以上，而常規輸入緩衝器電路的SFDR —般不超過75dB。
圖1是常規的低壓輸入緩衝器電路的電路原理圖2是本發明的低壓輸入緩衝器電路的電路圖。
具體實施方式
本發明的具體實施方式
不僅限於下面的描述，現結合附圖加以進一步說明。
本發明具體實施的具有電壓幅度下降較小和動態性能較高的緩衝器電路的電路 圖如圖2所示。它由一個主緩衝單元和一個輔助緩衝單元組成。主緩衝單元包括NMOS管 M1 M4，此單元作為主緩衝電路，輸入信號經輸入管M1和M2射隨輸出。輔助緩衝單元包括 NMOS管M5 M8,此單元作為輔助緩衝電路，為主緩衝單元中的輸入管M1和M2的襯底提供偏 置電壓，此偏置電壓能跟隨輸入信號的變化而變化。
圖2中的具體連接關係、作用關係與本說明書的發明內容部分相同，此處不再重 復。它的工作原理如下
主緩衝單元電路與常規的緩衝電路形式一樣。由於標準NMOS管的襯底電壓一般 全都接到地上的原因，輸入管M1和M2採用深阱NMOS管，其襯底電壓可以接不同電位；輔助 緩衝單元電路在結構上與主緩衝單元電路基本一致，其尺寸關係如下表達式(1)所示
^- = ^ ⑴ WM| Wm3
其比值一般為5% 10%，其中W為管子的柵極寬度，M1和M2的尺寸相同，M3和M4 的尺寸相同，M5和M6的尺寸相同，M7和M8的尺寸相同。輔助緩衝單元中M5的源極電壓和M6 的源極電壓同樣能分別跟隨差分輸入信號Vin+和Vin-的變化，且M5和M6的源極分別與M1 和M2的襯底相接，所以M1或M2的源極與襯底間的電壓差值Vsb很小，不超過20mV。
在體效應存在的情況下，NMOS管的閾值電壓Vth的表達式如(2)所示
Vth =Vth0(2)
其中，在管子尺寸固定情況下，Vthc^P外為恆定值，Vsb是NMOS管的源極到襯底間的 電壓差。差分輸出信號表達式如( 所示
權利要求
1.一種低壓輸入緩衝器電路，其特徵在於包括一個主緩衝單元，包括NMOS電晶體M1 M4，其中，M1的柵極接低壓輸入緩衝器電路的正輸入端Vil^J1的漏極 接電源V^M1的源極與M3的漏極連接在一起，其連接點為低壓輸入緩衝器電路的正輸出端 Vout+, M1的襯底端與M5的源極相接，M2的柵極接低壓輸入緩衝器電路的的負輸入端Vin-，M2 的漏極接電源Vcc, M2的源極與M4的漏極連接在一起，其連接點為低壓輸入緩衝器電路的負 輸出端V。ut_，M2的襯底與M6的源極相接，M3、M4的柵極均與輸入偏置電壓端Vbias相接，M3、M4 的源極與襯底均接地；和一個輔助緩衝單元，包括NMOS電晶體M5 M8，其中,M5的柵極接低壓輸入緩衝器電路的正輸入端Vin+，M5的漏極 接電源V。。，M5的源極和襯底與M7的漏極連接在一起，並與M1的襯底相接，M6的柵極接低壓 輸入緩衝器電路的的負輸入端Vin-，M6的漏極接電源V。。，M6的源極和襯底與M8的漏極連接 在一起，並與M2的襯底相接，M7、M8的柵極接均與輸入偏置電壓端Vbias相接，M7、M8的源極與 襯底均接地。
2.根據權利要求1所述的低壓輸入緩衝器電路，其特徵在於所述NMOS電晶體Μ」M2、 M5、M6均為深阱匪OS管，所述匪OS管M3、M4、M7、M8均為常規匪OS管。
全文摘要
本發明涉及一種低壓輸入緩衝器電路，它包括一個主緩衝單元和一個輔助緩衝單元。與常規低壓輸入緩衝器電路相比，它具有以下特點1)由於消除了輸入管M1、M2的體效應影響，本發明電路的輸出電壓幅度下降僅為3％～5％，而常規輸入緩衝器電路的輸出電壓下降幅度為20％左右；2)由於輸入管M1、M2的閾值電壓Vth不隨輸入信號的變化而變化，消除了由輸入信號引入的線形失真，大幅提高了緩衝器的線形度，本發明電路的無雜散動態範圍SFDR可達85dB以上。本發明電路可廣泛應用於採用低壓深阱CMOS工藝的超高速採樣/保持電路。
文檔編號H03K19/0185GK102035535SQ20101052719
公開日2011年4月27日 申請日期2010年11月2日 優先權日2010年11月2日
發明者葉榮科, 張正平, 張磊, 朱璨, 王永祿 申請人:中國電子科技集團公司第二十四研究所