一種像素單元及陣列基板的製作方法

2023-09-17 10:37:45

本發明涉及液晶顯示領域，特別是涉及一種像素單元及陣列基板。

背景技術：

在傳統像素電極的設計中，通常會在像素電極邊緣區域採用開口設計，以協助透光區的液晶排布。然而，在像素電極邊緣區域採用開口設計的情況下，由於寄生電容的存在，靠近像素電極的金屬層產生的電場容易對像素電極的電場產生幹擾，使得像素電極的電位不穩定，從而出現像素電極的邊緣區域出現暗紋的問題。

其中，靠近像素電極的金屬層包括第一金屬層和第二金屬層，第一金屬層用於製作柵極線、共用電極線等，第二金屬層用於製作數據線，薄膜電晶體等。

技術實現要素：

本發明提供一種像素單元及陣列基板，以解決像素電極的邊緣區域出現暗紋的問題。

為解決上述技術問題，本發明採用的一個技術方案是：提供一種像素單元，包括數據線、柵極線、薄膜電晶體和包含至少兩個疇的像素電極，薄膜電晶體分別與數據線、柵極線及像素電極連接；其中，像素電極進一步包括平行像素電極的邊緣設置的至少一條屏蔽電極，屏蔽電極與像素電極電性連接。

其中，至少一條屏蔽電極包括第一屏蔽電極和第二屏蔽電極，第一屏蔽電極和第二屏蔽電極設置在像素電極的相對兩側之外且與像素電極的主幹區垂直設置。

其中，像素電極進一步包括沿主幹區的兩個端部向外延伸的第一連接部和第二連接部，第一連接部和第二連接部的另一端分別與對應的第一屏蔽電極和第二屏蔽電極連接。

其中，第一屏蔽電極和第二屏蔽電極沿主幹區對稱設置，第一連接部和第二連接部的另一端分別與第一屏蔽電極和第二屏蔽電極的中心位置連接。

其中，至少一條屏蔽電極包括第一屏蔽電極、第二屏蔽電極、第三屏蔽電極和第四屏蔽電極，像素電極的主幹區包括相互垂直的第一主幹區和第二主幹區，第一屏蔽電極和第二屏蔽電極設置在像素電極的相對兩側之外且與第一主幹區垂直設置，第三屏蔽電極和第四屏蔽電極設置在像素電極的相對另外兩側之外且與第二主幹區垂直設置。

其中，像素電極進一步包括沿第一主幹區的兩個端部向外延伸的第一連接部和第二連接部、以及沿第二主幹區的兩個端部向外延伸的第三連接部和第四連接部，第一連接部和第二連接部的另一端分別與對應的第一屏蔽電極和第二屏蔽電極連接，第三連接部和第四連接部的另一端分別與對應的第三屏蔽電極和第四屏蔽電極連接。

其中，像素電極進一步包括兩條閉合電極，兩條閉合電極設置在像素電極的相對兩側以閉合像素電極中向該兩側延伸的條狀分支。

其中，屏蔽電極與對應的像素電極的邊緣的距離範圍為2～4微米。

其中，屏蔽電極和像素電極位於同一層且由相同的材料形成。

為解決上述技術問題，本發明採用的另一個技術方案是：提供一種陣列基本，該陣列基板包括了上述的像素單元。

本發明的有益效果是：區別於現有技術，本發明的像素單元通過在平行像素電極的邊緣設置至少一條屏蔽電極，其中，屏蔽電極與像素電極電性連接，能夠屏蔽周邊電場對像素電極的幹擾，使像素電極的邊緣區域的電場更加穩定，從而避免在像素電極的邊緣區域出現暗紋。

附圖說明

圖1是本發明第一實施例的像素單元的結構示意圖；

圖2是本發明第二實施例的像素單元的結構示意圖；

圖3是本發明第三實施例的像素單元的結構示意圖；

圖4是本發明實施例的陣列基板的結構示意圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發明的一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

圖1是本發明第一實施例的像素單元的結構示意圖。如圖1所示，像素單元100包括數據線11、柵極線12、薄膜電晶體13、包含至少兩個疇的像素電極14和屏蔽電極15。

其中，薄膜電晶體13包括柵極131、源極132和漏極133，薄膜電晶體13的柵極131與柵極線12連接，源極132與數據線11連接，漏極133與像素電極14連接。

在本實施例中，像素電極14呈矩形設置，像素電極14的兩條短邊平行於柵極線12設置，像素電極14的兩條長邊平行於數據線11設置。像素電極14包括第一主幹區141、第二主幹區142和條狀分支143。其中，第一主幹區141平行於數據線11設置，第二主幹區142平行於柵極線12設置，從而使得第一主幹區141和第二主幹區142相互垂直以將像素電極14分隔為四個疇。其中，每個疇大體呈矩形設置，在每個疇中，條狀分支143的取向互不相同。

在本實施例中，屏蔽電極15包括第一屏蔽電極151和第二屏蔽電極152，第一屏蔽電極151和第二屏蔽電極152與像素電極14的兩條短邊平行設置且與第一主幹區141垂直設置。優選地，第一屏蔽電極151、第二屏蔽電極152沿第一主幹區141的中心線對稱設置。優選地，第一屏蔽電極151、第二屏蔽電極152與對應的像素電極14的短邊的距離範圍為2～4微米。本領域的技術人員可以理解，在其它實施例中，屏蔽電極15也可以僅僅只包括第一屏蔽電極151或僅僅只包括第二屏蔽電極152。

本領域的技術人員可以理解，在其它實施例中，第一屏蔽電極151和第二屏蔽電極152也可以設置在像素電極14的兩條長邊之外且與第二主幹區142垂直設置。

在本實施例中，第一屏蔽電極151、第二屏蔽電極152與像素電極14電性連接。具體來說，像素電極14包括沿第一主幹區141的兩個端部向外延伸的第一連接部1411和第二連接部1412，第一連接部1411的另一端與第一屏蔽電極151連接，第二連接部1412的另一端與第二屏蔽電極152連接。優選地，第一連接部1411、第二連接部1412分別與第一屏蔽電極151和第二屏蔽電極152的中心位置連接。

在本實施例中，由於第一主幹區141下有形成共用電極線的第一金屬層，採用第一屏蔽電極151、第二屏蔽電極152和第一主幹區141電性連接，可以保持較好的液晶配向效果。

本領域的技術人員可以理解，在其它實施例中，第一連接部1411和第二連接部1412也可以為靠近第一屏蔽電極151和第二屏蔽電極152的任意一條或多條條狀分支143的延伸，只要能實現第一屏蔽電極151和第二屏蔽電極152通過第一連接部1411和第二連接部1412與任意一條或多條條狀分支143進行連接即可。

在本實施例中，屏蔽電極15和像素電極14位於同一層且由相同的材料形成。優選地，屏蔽電極15的材料為氧化銦錫ITO。

本領域的技術人員可以理解，本發明實施例中的像素電極包括四個疇僅為舉例說明，本發明不以此為限。舉例來說，在其它實施例中，當像素電極包括兩個疇時，屏蔽電極靠近像素電極的邊緣設置且與主幹區垂直設置，屏蔽電極可以是一條也可以是相對設置的兩條，主幹區的端部向外延伸後與屏蔽電極連接。

圖2是本發明第二實施例的像素單元的結構示意圖。如圖2所示，像素單元200包括數據線21、柵極線22、薄膜電晶體23、包含至少兩個疇的像素電極24和屏蔽電極25。

其中，薄膜電晶體23包括柵極231、源極232和漏極233。

其中，像素電極24包括第一主幹區241、第二主幹區242和條狀分支243。

圖2所示的像素單元200與圖1所示的像素單元100的區別在於，屏蔽電極25包括第一屏蔽電極251、第二屏蔽電極252、第三屏蔽電極253和第四屏蔽電極254。

其中，第一屏蔽電極251和第二屏蔽電極252設置在像素電極24的短邊之外且與第一主幹區241垂直設置，第三屏蔽電極253和第四屏蔽電極254設置在像素電極24的長邊之外且與第二主幹區242垂直設置。

其中，像素電極24進一步包括沿第一主幹區241的兩個端部向外延伸的第一連接部2411和第二連接部2412、以及沿第二主幹區242的兩個端部向外延伸的第三連接部2421和第四連接部2422，第一連接部2411和第二連接部2412的另一端分別與對應的第一屏蔽電極251和第二屏蔽電極252連接，第三連接部2421和第四連接部2422的另一端分別與對應的第三屏蔽電極253和第四屏蔽電極254連接。

在本實施例中，第一屏蔽電極251、第二屏蔽電極252、第三屏蔽電極253和第四屏蔽電極254設置在兩條數據線21和兩條柵極線22圍成的矩形區域內。換個角度來說，為了減少寄生電容，第一屏蔽電極251、第二屏蔽電極252、第三屏蔽電極253和第四屏蔽電極254不能和接近的數據線21或柵極線22重疊設置。

優選地，在本實施例中，第三屏蔽電極253和第四屏蔽電極254的長度等於像素電極24的長邊長度，第一屏蔽電極251和第二屏蔽電極252的兩端與第三屏蔽電極253和第四屏蔽電極254在一條直線上。

在本實施例中，第一屏蔽電極251、第二屏蔽電極252、第三屏蔽電極253、第四屏蔽電極254相互獨立設置。在其它實施例中，第一屏蔽電極251、第二屏蔽電極252、第三屏蔽電極253、第四屏蔽電極254也可以首尾連接以形成一封閉的矩形。

圖3是本發明第三實施例的像素單元的結構示意圖。如圖3所示，像素單元300包括數據線31、柵極線32、薄膜電晶體33、包含至少兩個疇的像素電極34、屏蔽電極35和閉合電極36。

其中，屏蔽電極35包括第一屏蔽電極351、第二屏蔽電極352、第三屏蔽電極353和第四屏蔽電極354

圖3所示的像素單元300與圖2所示的像素單元200的區別在於，像素電極34進一步包括兩條閉合電極36，兩條閉合電極36設置在像素電極34的相對兩側以閉合像素電極34中向該兩側延伸的條狀分支。

在本實施例中，兩條閉合電極36設置在像素電極34的兩條長邊處。在其它實施例中，兩條閉合電極36也可以設置在像素電極34的兩條短邊處。

圖4是本發明實施例的陣列基板的結構示意圖。如圖4所示，陣列基板1包括了像素單元2，其中，像素單元2為上述的像素單元100、像素單元200和像素單元300中的任意一個。

本發明的有益效果是：區別於現有技術，本發明的像素單元通過在靠近像素電極的邊緣設置至少一條屏蔽電極，其中，屏蔽電極與像素電極電性連接，能夠屏蔽周邊電場對像素電極的幹擾，從而使得像素電極的電位和像素電極的邊緣區域的電場更加穩定，進而避免在像素電極的邊緣區域出現暗紋的現象。

以上所述僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。