受測試集成電路的預測性自適應電源的製作方法

2023-10-05 05:17:19

專利名稱：受測試集成電路的預測性自適應電源的製作方法
技術領域：
本發明大體上講，涉及用來測試集成電路的系統，特別而言，涉及一種用來降低由 受測試集成電路執行邏輯的狀態轉換所導致的受測試集成電路中的電源噪聲的裝置。
背景技術：
一集成電路(ic)測試器可同時測試一組以半導體晶元上的管芯形式存在的IC。圖 l是一方框圖，其圖解闡明了一般的IC測試器10，該測試器IO通過探針卡12連接到 一組相似的受測試IC器件(DUT) 14上，該等受測試IC器件14可形成於一半導體晶元 上。測試器10使用彈簧針15或其它構件，將不同的輸入與輸出終端連接到探針卡12 上的一組接點16上。探針卡12包括一組用於接觸每個DUT 14的表面上的輸入/輸出
(I/O)墊19的探針18並且提供將接點16連結至探針18的傳導性通道20。該等通道 通過探針卡12，允許測試器10向DUT 14 發送測試信號並允許其監控由DUT所產生 的輸出信號。因為數字集成電路通常包括時控的同步邏輯門來響應周期性主時鐘信號
(CLOCK)的脈衝，所以探針卡12也提供一通道22，通過它，測試器10可向每個DUT 14 提供一 CLOCK信號。該測試系統還包括用於在正測試DUT 14時向DUT 14供電的電源24 並且探針卡12通過探針18將電源24連接到每個DUT 14的功率輸入墊26。
DUT14內的每個開關電晶體均具有一固有輸入電容，並且為了開關電晶體，電晶體 驅動器必須對電晶體的輸入電容充電或放電。當驅動器對電晶體的輸入電容充電時，其 從電源24中引出充電電流。 一旦電晶體的輸入電容充滿，則其驅動器只需提供一相對 少量的保持電晶體的輸入電容帶電使得電晶體保持開或關所需的漏電流。在執行同步邏 輯的DUT中，多數電晶體在每個CLOCK信號脈衝的邊沿後迅速發生開關轉換。這樣，在 每一 CLOCK信號脈衝後，輸入每個DUT14的電源電流I1立即有一個暫時性地增長，以 提供改變受測試器件(DUT)中不同電晶體開關狀態所需的充電電流。此後在CLOCK信 號循環周期中，在該等電晶體已改變狀態之後，對電源電流II的需求降低至一 "靜止 的"穩定狀態級別並且保持該級別直到下一 CLOCK信號周期開始為止。
探針卡12通過信號通道28將電源24連接到每個DUT 14，該等信號通道28具有一
固有電阻，在圖1中由電阻R1表示。因為電源24的輸出與DUT 14的功率輸入26間存 在一電壓降，所以DUT 14的電源電壓輸入VB在某種程度上低於電源24的輸出電壓VA， 而且雖然VA可以是調整完好的，但VB隨電流Il的幅值變化。在每一 CLOCK信號周期 開始以後，為給開關電晶體輸入電容充電所需的II中的暫時性地增長，增加了經過R1 而產生的電壓降，從而暫時性地降低了VB。因為發生在每個CLOCK信號脈衝邊沿後的電 源電壓VB的降低是一種噪聲形式，其能造成對DUT 14性能的不利影響，所以期望限制 其幅值與持續時間。可通過降低電源24與DUT 14間的通道28的電抗，例如通過增加 導線尺寸或通過減小通道28的長度來限制噪聲。但是實際上可減弱該電抗的量存在限 制。
也可通過在每一 DUT 14功率輸入26附近的探針卡12上放置一電容器Cl來降低電 源噪聲。圖2圖解闡明了當電容器C1不夠大時，IC 14的功率輸入26處的供電電壓VB 和電流II響應輸入IC 14的一個CLOCK信號脈衝的行為。注意在Tl時刻在CLOCK信號 的邊沿之後，II在靜止級IQ上方的暫時性地上升造成了經過Rl而產生的電壓降的暫時 性地增加，其接下來造成電源電壓VB在其靜止級VQ下方的暫時性地下降。
圖3圖解闡明了當電容器C1足夠大時，VB和I1的行為。在CLOCK信號脈衝之間， 當DUT14是靜止時，電容器C1充電至VB的靜止級VQ。在T1時刻，隨CLOCK信號的上 升(或下降)沿之後，當DUT 14暫時需要更多電流時，電容器C1將一些其儲存的電荷 供應給DUT 14，從而降低了電源24為滿足增長的需求而必須提供的附加電流量。正如 圖3中可見，Cl的出現降低了經過Rl而產生的暫時性地電壓降的幅值並且從而降低了 輸入到DUT 14的供電電壓VB的下降幅值。
對於電容器C1，為了充分限制VB中的變化，電容器必須足夠大到能夠向DUT14供 應所需電荷而且必須使其放置在DUT 14附近，以使C1與DUT 14間的通路電阻非常低。 不幸的是，通常不方便或不可能在每個DUT 14的電源輸入終端26附近的探針卡12上 安放一大電容器。圖4是一般探針卡12的簡化俯視圖。IC測試器10位於探針卡上方且 包含DUT 14的晶元掛在探針卡下方。由於圖1中IC測試器10的1/0終端分布在較受 測試的晶元的表面積相對大的區域上，所以探針卡12提供了一相對大的上表面25來支 持測試器所訪問的接點16。另一方面，在晶元上接觸DUT 14的探針卡12下側的探針 18 (未顯示)集中在探針卡12的一個相對小的中心區域的下面。
探針卡12的上表面25上的接點16與區域27下的探針18之間的通道電阻是每個
接點16及其相應探針間的距離的一個函數。為了最小化電容器C1與DUT間的距離，應
將電容器安裝在小中心區域27附近(或上方)的探針卡12上。然而，當一個晶元包括
大量欲測試的IC或包括一個具有大量稠密堆積的終端的IC時，不存在足夠空間來安裝 足夠數目的具有足夠尺寸、足夠接近中心區域27的電容器C1。
在使用同步邏輯對受測試集成電路器件(DUT)測試期間，在輸入到DUT的時鐘信 號的每一連續上升沿或下降沿之後，DUT在其對電源電流的需求上經歷一暫時性地增加。 DUT需要額外電流，以便當形成邏輯器件的電晶體經歷響應時鐘信號邊沿的狀態轉換時， 對電晶體的輸入電容充電。本發明限制了 DUT功率輸入終端處的電源電壓的改變，該電 壓改變是由隨每個時鐘信號脈衝後的電源電流的瞬態增加所致。本發明由此降低DUT的 功率輸入終端處的電源噪聲。
按照本發明，每個時鐘信號邊沿之後，向DUT的功率輸入終端供應充電電流脈衝， 以連續地補償測試期間由主電源供應的電流。由一輔助電源提供適當功率的充電電流脈 衝，降低了對主電源增加其輸出電流來滿足DUT增長的需求的需要。儘管DUT對電流的 需求已增加，但主電源的輸出電流保持大體上為常數，主電源與DUT間的經過通道電阻 而產生的電壓降保持大體上為常數。這樣DUT的功率輸入終端處的供電電壓也保持大體 上為常數。
每一時鐘信號邊沿後，一DUT所需的附加充電電流量，根據其內部邏輯器件響應該 時鐘信號邊沿所經歷的狀態變換的數量與本質的不同而不同。既然IC測試需要IC執行 一預定狀態來改變順序，那麼測試期間，IC的行為，包括其在每個時鐘信號邊沿期間對 電流的需求，是可以預測的。因而在每一時鐘信號邊沿之後，調節電流脈衝的幅值，以 適合隨每個時鐘信號脈衝後，DUT所需的附加充電電流的預測量。由一DUT隨每個時鐘 信號邊沿之後引出的電流增長的預測可基於，例如，由一類似DUT在類似測試條件下引 出的電流的測量，或基於該DUT經歷的一模擬測試的仿真。
雖然任何測試周期期間，可以用十分高的精確度來預測一特別類型的IC可能引出 的充電電流量，但是由該類型的任意給定的DUT引出的實際附加充電電流量，可能在某 種程度上較預測量高或低。IC製造中隨機的工藝變化，使得所有IC在某種程度上行為 相異，特別是考慮到狀態改變期間其電晶體所需的充電電流量相異。為了補償DUT間的 該等差異，提供一反饋電路來監控DUT功率輸入終端處的電壓且適當地按一定比例放大 或縮小該等電流脈衝的預測幅值，以使電壓變動最小化。
這樣，隨每一時鐘信號周期之後，供應到DUT功率輸入終端的電流脈衝幅值是在該 時鐘信號周期期間，由該類型的DUT所引出的附加電流的預測幅值的一個函數，但是該
預測脈衝幅值由反饋按比例放大或縮小，從而使預測適應每一正受測試的特殊DUT的充 電電流需求的變化。
本發明說明書的結論部分，特別指出並明確聲明本發明的標的物。但是所屬領域的 技術人員，通過參看相同符號表示相同元件的所附圖式來閱讀本說明書的其餘部分，將 最好地了解本發明的構成與其操作方法以及本發明進一步的優點及目標。


圖1是一圖解闡明一典型的現有技術測試系統的方框圖，該測試系統包括一通過一 探針卡連接到一組受測試集成電路器件(DUT)的集成電路測試器； 圖2和圖3是圖1中現有技術測試系統內信號行為的時序圖； 圖4是一圖1中現有技術探針卡的簡化的俯視圖5是一根據本發明的第一實施例圖解闡明了一執行用於降低一組DUT電源輸入噪 聲的系統的測試系統的方框圖6是一圖解闡明圖5中測試系統內的信號行為的時序圖7是一圖解闡明在一校準過程中，圖5中測試系統的操作的方框圖8是一圖5中探針卡的簡化的俯視圖9與圖IO是圖解闡明執行本發明的第二和第三具體實施例的測試系統的方框圖11是一圖解闡明圖10中測試系統內的信號行為的時序圖12是一圖解闡明一個執行本發明的第四具體實施例的測試系統的方框圖13是一圖解闡明圖12中測試系統內信號行為的時序圖14是一圖解闡明本發明的第五具體實施例的方框圖15是一圖解闡明本發明的第六具體實施例的方框圖16是一圖解闡明本發明的第七具體實施例的方框圖；和
圖17是一圖解闡明圖16中電路內信號行為的時序圖18是一圖解闡明本發明的第八具體實施例的方框圖19是一圖解闡明本發明的第九具體實施例的方框圖20A圖解闡明一實例性探針卡；
圖20B圖解闡明另一實例性探針卡；
圖21是一圖解闡明本發明的第九具體實施例的方框圖22是一圖解闡明圖21中反饋控制電路的一實例性具體實施例的方框圖23-25是圖解闡明圖21中電流脈衝發生器的另一實例性具體實施例的方框和
圖26是一圖解闡明本發明的一第十具體實施例的方框圖。
賊錢討
系統體系結構
圖5以方框圖形式圖解闡明， 一通過一探針卡32連結到一組以半導體晶元上管芯 形式存在的相似的IC受測試器件(DUT) 34上的集成電路(IC)測試器30。探針卡32 包括一組用於訪問DUT 34表面上的輸入/輸出終端墊39的探針37並且還包括將測試器 30連結到探針37的信號通道46以允許IC測試器30將一時鐘信號(CLOCK)和其它測 試信號發送到DUT 14，並將DUT輸出信號傳送回測試器30，以使測試器可以監控DUT 的行為。
探針卡34還通過穿過探針卡通向探針37並延伸到終端41的導線，將一主電源鏈 接到每一DUT 34的一功率輸入終端41。電源36產生一調整完好的輸出電壓VA並連續 向DUT 34供應一電流12。為圖解闡明起見，圖5將通過探針卡32，在主電源36與每 一 DUT34間的通道43的內電阻表示為Rl 。由於經過每個電阻Rl而產生的電壓降，所 以每一 DUT 34的輸入供電電壓VB通常在某種程度上較VA低。
按照本發明，安裝在探針卡32上的一第一電晶體開關SW1，將一輔助電源38連結 到一組安裝在探針卡32中的電容器C2上。同樣安裝在探針卡32上的一組第二電晶體 開關SW2將每一個電容C2連結到一相應的DUT 34的功率輸入終端。圖5中所示的電阻 器R2，表示當開關SW2關閉時，探針卡32內每一電容器C2與DUT 34功率輸入終端41 間固有的信號通道電阻。IC測試器30提供一輸出控制信號CNT1給SW1，提供一控制信 號CNT2來控制開關SW2，提供控制數據CNT3來控制輔助電源38的輸出電壓VC的幅值。 如下文詳述，當需要滿足任何預期的DUT對電源電流的增長時，輔助電源38、開關SW1 與SW2、電容器C2充當了一輔助電流源來將一電流脈衝注入IC測試器30的每一受控制 DUT的功率輸入端子41。 電源噪聲
DUT 34執行同步邏輯，其中開關電晶體形成邏輯門，其響應由測試器30提供的周
期性主CLOCK信號脈衝而打開與關閉。每一開關電晶體具有一固有輸入電容而且為了打
開或關閉電晶體，其驅動器必須既為電晶體的輸入電容充電，又使其放電。當DUT 34
內的驅動器為電晶體的輸入電容充電時，其增加必須供應給每一 DUT的功率輸入終端41
的電流II量。當電晶體的輸入電容充滿時，其驅動器只需供應相對小的漏電流量，以
保持電晶體的輸入電容帶電，使得該電晶體保持開或關。這樣，在每一 CLOCK信號脈衝 之後，輸入到每一DUT 34的電源電流I1立即存在一暫時性地增加，以提供改變不同晶 體管開關狀態所必需的充電電流。在隨後的一 CLOCK信號周期中，該等電晶體已改變狀 態之後，對於電源電流的需求降至一 "靜止的"穩定狀態級別並且保持該級別直到下一 CLOCK信號周期開始為止。因為DUT 34在每一CL0CK信號周期開始所需的附加電流II 量，是根據該特定CLOCK信號周期期間，電晶體的開與關的數量與本質而定，所以對於 充電電流的需求，可隨周期不同而不同。
如果測試器30必須一直使開關SW1和SW2保持開啟，那麼主電源36將一直向每一 DUT 34提供所有電流輸入II。在此情況下，由於在每一 CLOCK信號脈衝之後，在每一 DUT 34內增加了的開關行為而導致的電源電流II的暫時性地增加，將導致主電源36與 DUT 34之間的信號通道43的內電阻Rl上的電壓降暫時性增加。接下來此將導致DUT的 功率輸入終端41處電壓VB的暫時性地下降。圖2代表當SW2—直開啟時，VB與I1的 行為。由於發生在每一 CLOCK信號脈衝邊沿後的供應電壓VB的下降是一種可反過來影 響DUT34的性能的噪聲形式，所以期望限制電壓降的幅值。 預測電流補償
按照本發明的一個具體實施例，IC測試器30控制輔助電源38和開關SW1與SW2的 狀態，以使電容器C2在每一測試周期開始時，都向DUT34供應附加充電電流I3。僅在 每一 CLOCK信號周期的初始部分流動的充電電流13，連同主電源的輸出電流12 —起， 向DUT 34提供電流輸入I1。當充電電流I3提供與DUT 34內的開關電晶體的電容隨一 CLOCK信號脈衝之後所需的大約等量的電荷時，那麼隨該CLOCK信號脈衝後，在由主電 源36產生的電流I2中的變化相對小，因此在供電電壓VB中的變化非常小。
這樣，在每一 CLOCK信號邊沿前，測試器30向輔助電源38提供一指示輔助供電電 壓VC的一期望幅值的數據CNT3並於是關閉開關SW1。電源38於是給所有電容器C2充 電。電容器C2存儲的電荷量與VC的幅值成比例。當電容器C2已經充過了可充滿的時 間時，測試器30開啟開關SW1。此後，隨著下一 CLOCK信號周期的開始，測試器30關 閉所有開關SW2，使得存儲在電容器C2中的電荷，可作為電流I3流入DUT 34。此後， 當不需要瞬態充電電流時，測試器30開啟開關SW2，使得在該CLOCK信號周期的剩餘部 分期間，僅主電源36向DUT 34供應電流。此過程在每一 CLOCK信號周期期間重複，隨 著測試器30經由控制輸入CNT3為每一時鐘周期調節VC幅值，以提供一大小滿足該特 定時鐘信號周期期間的預測充電電流需求的電流脈衝13。這樣13電流脈衝的幅值可隨 周期不同而不同。
圖6圖解闡明供電電壓VB和電流II、 12與13在一 CLOCK信號周期初始部分的行 為。電流II表示出其在CLOCK脈衝邊沿之後的T1時刻，在其靜止級別IQ1的上方的一 個暫時性地大的增長，來向DUT 34內的電容充電。電流I3快速上升，來基本上提供所 有附加充電電流。主電源36的輸出電流I2僅表示出較其靜態值一相對小的攝動，該攝 動由13與12的暫態組件間小的不匹配所致。由於12中的變化小，所以VB中的變化小。 這樣，本發明基本上限制了由DUT 34中開關瞬態所引起的電源噪聲。 測試器編程
如上所述，每一 DUT 34在CLOCK信號周期開始引出的附加充電電流量是根據在該 CLOCK信號周期期間電晶體的開關次數而定而且充電電流隨周期的不同而不同。為了提 供DUT終端41處的適當電壓調整，測試器30必須預測隨著每一 CLOCK信號邊沿，DUT 34 打算存儲多少電荷，因為必須調節輔助電源輸出VC的幅值才能使電容器C2在每一 CLOCK 信號周期之前存儲適量的電荷。
圖7描述了一測試系統，其建立是為允許測試器30實驗性地判定每一測試周期應 將VC建立在哪個級別。已知一操作正常的參考DUT40而且其類似於欲測試的IC，其通 常經由探針卡32連接到測試器30，這與將要測試的DUT34連接方式相同，以便測試器 30可以在參考IC 40上執行相同的測試。但是探針卡32也將參考IC 40的電源終端鏈 接到測試器30的一輸入終端以便測試器30可監控電源電壓VB。然後，在使用VC的最 小值來觀察VB的同時，測試器30僅執行測試的第一個CLOCK周期。如果在CLOCK信號 周期期間，VB降至一期望的下限之下，那麼測試器30使用一較高的VC值來重複測試的 第一 CLOCK信號周期。反覆重複此過程，直到為第一 CLOCK信號周期建立了一適當的VC 值。然後，測試器反覆執行本測試的前兩個CLOCK信號周期，同時在第二個CLOCK信號 周期期間監控VB並且相應地調節VC。使用相同的程序來為本測試的每個連續的CLOCK 信號周期建立適當的VC值，然後當測試DUT 34時，可使用該等VC值。
設計者通常使用電路模擬器來在製造IC之前模擬IC。當電路模擬器在模擬IC上執 行與IC測試器將在模擬IC的真實副本上所執行的測試相同的測試時，可以用一比擬的 方式來使用電路模擬器，以判定在對真實IC測試期間，要使用的VC值的序列。 探針卡
圖4圖解闡明一一般現有技術的探針卡12，其將電壓調整電容器Cl連接到DUT的
功率輸入終端，以限制電源噪聲。此探針卡必須使電壓調整電容器與DUT間的距離最小
化，以使電容器與DUT間的電阻最小化。這樣，較佳地，電容器布置在探針卡上訪問DUT
的探針上方的小區域27之內或附近。由於探針卡上探針附近的空間小，所以可配置在
探針卡上的調整電容器Cl的大小和數目是有限的。這一電容器安裝空間的限制可限制 能夠同時測試的DUT的數目。
圖8是根據本發明的圖5中探針卡32的一個簡化俯視圖。圖7中IC測試器30所 訪問的接點45，分布在探針卡32的上表面43的一個相對大的區域內，而接觸DUT 34 的探針37 (未圖示)集中在探針卡的一個相對小的中心區域47的下面。由於可使電容 器C2的充電電壓VC調節到適應任何開關SW2與DUT 34的終端41之間的相當大的通道 電阻R2 (圖5)，電容器C2可以以比圖4中電容器Cl離DUT探針上方的中心區域47 更遠的距離安裝在探針卡32上。同樣由於使電容器C2充到比電容器Cl高的電壓，所 以其可以比電容器Cl小。由於圖8中探針卡32的電容器C2可以比圖4中現有技術探 針卡12的電容器Cl小且離探針卡中心遠，所以在探針卡32上可安裝更多的電容器32。 這樣，根據本發明的使用了探針卡32的測試系統，較使用圖4中現有技術探針卡12的 測試系統，可同時測試更多的DUT。 帶有板上模式發生器的探針卡
圖9圖解闡明本發明的另一具體實施例，其包括一通常與圖7中探針卡32類似的 探針卡50，只是探針卡50上還安裝了一 "功率控制IC" 52。為了產生控制信號和數 據CNT1、 CNT2及CNT3來控制開關SW1和SW2以及輔助電源38，功率控制IC 52包括一 執行圖7中IC測試器30的模式產生功能的模式發生器54。功率控制IC 52包括一個由 在測試開始以前，經由一傳統計算機總線56提供的外部產生的編程數據而編程的傳統 模式發生器54。模式發生器54開始產生其輸出數據模式，以響應來自IC測試器58的、 標誌著測試開始的START信號，並產生其輸出CNT1、 CNT2、 CNT3數據模式，以響應為 測試器58的操作計時的相同系統時鐘(SYSCLK)。
當所需電容C2充分小時，可在功率控制IC 52內建構開關SW1和SW2以及電容器 C2(如圖9中所示)。應儘可能地靠近DUT探針將IC 52置於探針卡上。將開關SW1與SW2 及電容器C2以及測試器30的模式發生功能合併為一單個的IC 52，減少了探針卡32的 成本與複雜性，並減少了所需測試器30輸出通道的數目。但是當必要時，電容器C2可 由功率控制IC 52外部的分立組件來建構。 脈寬調製的充電電流
圖10圖解闡明了一個通常類似於圖5中具體實施例的本發明的具體實施例。但是
在圖10中，從探針卡60中省略了開關SW1使得輔助電源38的輸出VC直接連接到電容
器C2。同樣使輸出電壓VC固定並且不受IC測試器30調節，使得C2在每一 CLOCK信號
脈衝前均充電達到相同的值。在此配置中，IC測試器30經由控制信號CNT2，通過脈寬
調製開關SW2來控制電容器C2在每一 CLOCK脈衝開始，傳送到DUT 34的電荷量。測試 器30隨著CLOCK信號脈衝的上升沿關閉開關SW2的時間的長短，決定了電容器C2傳遞 到DUT 34的電荷量的多少。另外，如圖11所圖解闡明的是，當測試器30快速增加且 隨後減少CNT2信號的佔空度時，其會更加接近圖6中圖解闡明的13電流的形狀。 模擬調製的充電電流
圖12圖解闡明了本發明的一個基本上類似於圖IO中具體實施例的具體實施例。但 是在圖12中，當DUT34正在經歷狀態改變而且需要附加電流I3時，將電晶體開關SW2 用工作在其活性區中的電晶體Q2來替代。在此配置中，IC測試器30的CNT2輸出是作 為輸出施加至置於探針卡61上的模數(A/D)轉換器63的一數據序列。數據序列CNT2 代表在每一 CLOCK信號周期期間，對充電電流13的一個預測的需求。A/D轉換器63， 通過產生一輸入電晶體Q2的基極的模擬信號CNT4 (如圖13中圖解闡明)來響應CNT2 數據序列，該訊號在每一 CLOCK信號周期期間均不同。模擬信號CNT4控制每一電晶體 Q2允許流出電容器C2的電流13的量使得其大體上匹配DUT 34所需求的電流II的預測 瞬態組件。可將A/D轉換器63建構在IC測試器30內，而不是將其安裝在探針卡61上。 使用參考DUT的充電預測
圖14圖解闡明本發明的一個具體實施例，其中一個類似於DUT 34的參考DUT 60 以一類似的方式接受測試，只是測試器30通過將CLOCK和其施加到參考DUT 60的其它 輸入信號提前來略微先於其它DUT測試參考DUT 60。主電源62向所有DUT 34供電，而 一輔助電源64向參考DUT 60供電。置於探針卡66上、位於參考DUT 60附近的電容器 C4在參考DUT 60功率輸入終端68處，以一傳統方式調整電壓VREF，使其處於其容許 工作範圍之內。電容器C5將VREF連結到一組放大器Al上並且電容器C6將每一放大器 Al的輸出連結到每一 DUT 34的功率輸入終端70上。
雖然調整完好，但由於參考DUT的瞬態充電電流需求，參考DUT 60輸入終端68處 的供電電壓VREF隨著每一 CLOCK信號周期的開始，小量降低到其靜止級別下方。VREF 中電壓的下降量與由參考DUT 60所引出的瞬態充電電流成比例。由於參考DUT 60類似 於DUT 34，且略先於DUT 34受測試，所以VREF的下降預測了短時間之後每一 DUT 34 的瞬態充電電流量。
通過電容器C5及C6起作用的放大器A1，放大VREF的AC組件，以產生增加主電源
62的電流輸出12的輸出電流13，以向每個DUT34提供電流輸入I1。使測試器30提前
參考DUT 60的測試時間的長短設置為等於參考電壓VREF變化與電流13的相應的變化
之間的延時。隨著將每一放大器Al的(負)增益由一外部生成信號(GAIN)適當地調
節，電流13將大體上匹配DUT 34所需的瞬態充電電流。 非測試環境中的充電預測
本發明的具體實施例，除了用於在測試集成電路時降低電源噪聲外，也可用於在集 成電路經過一連串可預測的狀態的應用中，降低電源噪聲。
圖15圖解闡明本發明的一個實例性具體實施例，其中一集成電路80為響應作為輸 入而供應的一個外部生成的CLOCK信號邊沿而經過一連串可預測狀態。IC 80接收來自 主電源82的供電。當開關SW1關閉時，由一輔助電源84經由開關SW1給電容器C2充 電。當開關SW2關閉時，電容器C2將其電荷作為附加電流輸入IC 80中。 一 "充電預 測器"電路86，通過在每一 CLOCK信號周期中IC 80未改變狀態的部分周期期間，斷定 一信號CNT1來關閉開關SW1並且改變一控制信號CNT2來打開開關SW2，響應CLOCK信 號。這就允許輔助電源84在狀態變換之間，給電容器C2充電。充電預測器電路86在 每一 CLOCK信號周期中IC 80正變換狀態的部分周期期間，斷定控制信號CNT2來關閉 開關SW2且改變該控制信號CNT1來打開開關SW1，從而允許電容器C2向IC 80的功率 輸入傳輸電流，以提供其瞬態電流需要。充電預測器86也向輔助電源84提供控制數據 CNT3，以調節輔助電源84的輸出電壓VC，使得其將電容器C2充電到一個根據下一狀態 變換期間，IC80所期望引出的電流量而確定的級別。充電預測器86適合由傳統模式發 生器或其它任何能產生輸出數據序列CNT1、 CNT2及CNT3的器件來建構，該等輸出數據 序列CNT1、 CNT2及CNT3適於IC 80由於期望狀態序列而對於瞬態電流的需求。開關SW1 及SW2與/或電容器C2，可如圖15中所示在IC80外部建構，或者可在IC80內部建構。 充電均衡
圖16圖解闡明了本發明的一個簡單形式，其適用於IC 80在每一 CLOCK信號周期 開始，期望引出的充電電流量處於一相對有限的、可預測的範圍內的應用中。如圖16 中所示，轉換器90轉換CLOCK信號，以向將一輔助電源耦合到一電容器C2的開關SW1 提供CNT1控制輸入。該CLOCK信號直接將CNT2控制信號輸入提供給將電容器C2連接 到通常由主電源82驅動的IC 80的功率輸入的開關SW2。如圖17中所示，CLOCK信號 在每一 CLOCK信號周期的前半部分期間，將CNT2信號驅動到高電平，以關閉開關SW2; 而在每一CLOCK信號周期後半部分期間，將CNT1驅動到高電平，以關閉開關SW1。
將輔助電源84的輸出電壓VC設置為常值使得其在每一 CLOCK信號周期之前均將電
容器C2充電到一個相同的級別。將VC的級別設置為在每一 CLOCK信號周期開始、當IC
80正引出附加充電電流時電源輸入電壓VB的擺動範圍的適當的位置。例如，當我們想
讓VB的靜止值處於其範圍的中間時，我們可調節VC，使得電容器C2供應充電電流量處於IC 80期望引出的充電電流的範圍中間。另一方面，如果我們想防止VB降到其靜止 值之下太多，但願意允許VB升高到其靜止值之上，我們可以調節VC，使得電容器C2供 應IC 80期望引出的充電電流的最大量。雖然電容器C2在一些CLOCK信號周期期間， 可能提供太少的充電電流，而在其它CLOCK信號周期期間提供太多的充電電流，但在許 多應用中，當對VC作出適當的調節時，圖16中闡明的系統仍能使VB的擺動保持在可 接受範圍內。注意，通過對每一 CLOCK信號周期都將控制數據CNT3設置為相同值，可 對圖5、圖9、圖14及圖15中的系統編程，使之以一種類似的方式工作。 自適應電流補償
圖18圖解闡明本發明的另一個具體實施例，如圖18中所示，電源36通過探針卡 50，向受測試半導體器件(DUT) 34上的功率輸入終端1806供電。圖18中，用Rl來表 示通過探針卡50上的輸電線1812的內電阻。同樣如圖18中所示，IC測試器58通過探 針卡50，向DUT 34提供時鐘及其它信號。將實例性DUT 34上的一個時鐘輸入終端圖解 表示為終端1808。 IC測試器58也通過探針卡50接收來自於DUT 34的信號。圖18中 DUT34上顯示了一個輸入/輸出(IA))終端1810。但是DUT 34可具有附加I/O終端1810 或可具有只用於輸入的端子及其它只用於輸出的終端或只用於輸入和只用於輸出的終
端的組合以及其它既作為輸入終端也作為輸出終端起作用的端子。應明確，探針卡50 可與一個DUT連接(如圖18所示)或與複數個DUT連接(例如，如圖14所示)。
如圖18所示， 一電流感測器件1804 (例如， 一電流感測耦合器或一變流器)感測 通過旁路電容器Cl的電流。放大器1802，其優選反向放大器(例如，具有一負增益的 放大器)，其通過電容器C7，將電流提供至傳輸線1812。輔助電源38向放大器1802 供電。當然，可用其它方法，給放大器1802供電，包括由電源36、 IC測試器58、位於 探針卡50上的電源供電，或由除了位於電源36， IC測試器58或探針卡50上以外的電 源來供電。
在操作中，功率終端1806通常引出少量電流，如上所述(假設DUT 34包括主場效 應電晶體)。僅在某些情況下，功率終端1806才確實會引出大量電流。如上論述，這 些情況最普遍地發生在當DUT 34中的至少一個電晶體改變狀態時，而此改變狀態通常 對應於時鐘終端1808處的時鐘的上升沿或下降沿而發生。
當DUT 34並未改變狀態時，功率終端1806處引出的少量電流通常導致僅有小的主
導靜態直流(DC)流過或沒有電流流過旁路電容器Cl。此會導致電流感測器件1S04感
測到很少的電流，或感測不到電流，並且因此很少或沒有電流流出反向放大器1802。
但當DUT 34正在狀態變換之時，功率終端1806暫時性地引出大量電流(如上所述)。
此會導致暫時性地相當大的且改變的電流流過旁路電容器C1 (如上所述)。該電流由電 流感測器件1804感測並且由反向放大器1802反向並放大，最終通過隔離電容器C7，供 給輸電線1812。如上所述，由放大器1802在輸電線1812上所提供的附加電流在功率終 端1806處減少了電壓變化。
圖19圖解闡明圖18中所展示的實例性具體實施例的一個變化。如圖，圖19大體 上與圖18類似，並且也包括一電流感測元件1804和一配置用於向探針卡50上的輸電 線1812提供電流的反向放大器1802。但是，在圖19中，電流感測元件1804感測流過 輸電線1812的電流，而不是感測流過旁路電容器C1的電流。
圖19中具體實施例的工作與圖18中的類似。當DUT 34並未改變狀態時，由電流 感測器件1804感測到的是功率終端1806處經由輸電線1812所引出的通常是小的主導 靜態直流(DC)中的少量電流。因而，反向放大器1802提供少量或不提供充電電流。 但是，當DUT 34正改變狀態時，電流感測器件1804,通過輸電線1812感測功率終端 1806處電流的重大變化。反向放大器1802放大並反向所感測的電流，以通過隔離電容 器C7，向輸電線1812提供附加充電電流。如上所述，附加充電電流減少了功率終端1806 處的電壓變化。 相互連接系統
上述具體實施例中，用於提供集成電路測試器、電源與DUT間信號通道的探針卡是 實例性的。可連同具有多種其它設計的相互連接的系統來一起實施本發明。例如，圖20A 圖解闡明了一個相對簡單的探針卡，此探針卡包含一基板2002，其帶有用於連接到一 IC測試器(圖20A中未圖示)的終端2004以及用於與一 DUT (圖20A中未圖示)建立 電連接的探針元件2008。如圖所示，終端2004通過相互連接元件2006與探針元件2008 電連接。
基板2002可以是，例如， 一單層或多層的印刷電路板、陶瓷或其它材料。應該明
確，本發明不苛求基板的材料成分。探針元件2008可以是任何類型的能與DUT建立電
連接的探針，不加限制地包括針狀探針，眼鏡蛇(COBRA)風格探針，塊形、螺栓形、
柱形、彈簧觸點等。合適的彈簧觸點的無限制性實例在美國專利第5,476,211號、1997
年2月18日申請的美國專利申請案第08/802,054號(其對應於PCT公開案WO 97/44676)、
美國專利第6，268， 051Bl號、及1999年7月30日申請的美國專利申請案第09/364,855
號(其對應於PCT公開案WO 01/09952號)中公開揭示，此等專利/專利申請案以引用
的方式併入本文中。可把此等彈簧觸點視為描述於美國專利第6, 150, 186號或2001年
12月21日申請的美國專利申請案第10/027， 476號中的彈簧觸點，此等專利/專利申請
案也以引用的方式併入本文中。另外，"探針"可以是用於與DUT上凸起的元件接觸的 焊墊或終端，例如，在DUT上形成的彈簧接點。相互連接通道2006的無限制性實例包 括，通路與/或通路與位於基板2002表面上或基板2002之內的導電性軌道的組合。
圖20B圖解闡明了可連同本發明一起使用的探針卡的另一個非限制性的實例。如所 示，圖20B中展示的實例性探針卡包括基板2018、內插機構2012以及探頭2032。終端 2022與一 IC測試器(圖20B中未圖示)接觸並且與上面所論述的探針元件2008類似的 探針元件2034與一 DUT (圖20B中未圖示)接觸。相互連接通道2020、彈性連接元件 2016、相互連接通道2014、彈性連接元件2010及相互連接通道2036提供了從終端2022 到探針元件2034的導電性通道。
基板2018，內插機構2012及探頭2032可由類似於上文中有關2002描述的那些類 似材料製成。實際上，本發明不苛求基板2018,內插機構2012及探頭2032的材料成分 並且可使用任何成分。相互連接通道2020、 2014、 2036可與上述相互連接通道2006類 似。彈性連接元件2016及2010優選拉伸、彈性元件。此等元件的非限制性實例在美國 專利第5,476,211號、1997年2月18日申請的美國專利申請案第08/802,054號中闡明 (其對應於PCT公開案WO第97/44676號)、美國專利第6， 268, 015B1號及1999年7 月30日申請的美國專利申請案第09/364, 855號(其對應於PCT公開案WO第01/09952 號)中說明，所有此等專利/專利申請案都以引用的方式併入本文中。包含複數個諸如 圖20B中所示的基板的實例性探針卡的更為詳細的論述，可見於美國專利第5,974,662 號中，其以引用的方式併入本文中。圖20B中所示的實例性設計可作很多變化。僅舉一 實例而言，相互連接通道2014可用一個孔及一個或多個固定於孔中且從孔中延伸出去 與2018及探頭2032建立連接的彈性元件2016與/或2010代替。
但是，應顯而易見，本發明不苛求相互連接系統的結構或設計並且可以使用任何結
構或設計。正如這裡所描述的具體實施例中所示，較佳地，用於減少DUT上功率終端處
電壓變化的電路安裝在探針卡上。如果使用一個多基板探針卡，例如圖20B中所示的實
例性探針，那麼電路可位於任一基板上，或可以分布在兩個或多個基板之間。這樣，例
如電路可位於圖20B中的探頭2032、內插機構2012、或基板2018中的一個上，或者電
路可位於兩個或多個探頭、內插機構與/或基板的組合物上。應該顯而易見，該電路可
以完全由相互連接的隔離電路元件形成、可以完全在一集成電路上形成或者可以由一部
分是隔離電路元件、 一部分形成於一個集成電路上的元件組成。
預測/自適應電流補償
如上所述，用於控制DUT的功率輸入終端處供電電壓變化的預測系統，預測每一時
鍾信號周期期間DUT將需要的充電電流量，並且然後根據該預測，測量在該時鐘信號周 期期間，施加到DUT的功率輸入終端的補償電流脈衝的大小。另一方面， 一自適應系統 監控施加到DUT終端的功率信號，並且使用反饋來調節補償電流脈衝的幅值，以保持功 率信號的電壓為常數。
圖21圖解闡明本發明的一個具體實施例，其中，DUT34的功率輸入終端26處所需 的附加充電電流量由預測與自適應組合來確定。輔助電源38向一電流脈衝發生器2102 供應功率VC，該電流脈衝發生器在需要放大來自主電源36的正常供電電流時，向DUT 功率輸入終端26供應一電流脈衝13。在每一測試周期開始，IC測試器58向電流脈衝 發生器2102供應一信號CNT5，以指示電流脈衝的預測幅值，並且在每一測試周期期間， IC測試器58斷定一控制信號CNT6，以告訴電流脈衝發生器2102何時產生電流脈衝。
為IC測試器58編程，以測試一特別類型的DUT 34以及其所做的關於每一測試周 期期間電流脈衝13所需大小及持續時間的預測，如前所討論，此種預測可基於對該種 類型DUT所引出電流的測量，或基於對DUT行為的仿真。但是，由於DUT製造工藝變化 及其它因素，該類型的每一DUT在每一測試周期期間，可能需要的附加充電電流的幅值 可能與預測的充電電流不同。對任何給定的DUT，實際引出的充電電流與預測充電電流 的比例基於周期復周期基礎之上會趨於相對一致。例如， 一個DUT在每一測試周期期間， 可能始終如一地比預測充電電流多引出5%充電電流，而同一時間的另一DUT，在每一測 試周期期間，可能始終如一地引出比預測充電電流少5%的充電電流。
反饋控制器2104通過向電流脈衝發生器2102供應一自適應增益(或"自適應") 信號G來補償充電電流需要量與預測值間的變化，該電流脈衝發生器2102適當地增加 或減少電流脈衝13的幅值，使電流脈衝適應當前受測試的特定DUT 34的需要。這樣， 預測信號CNT5表示正在受測試的類型的DUT需求的充電電流的預測幅值，而增益("自 適應")信號幅值表示正在受測試的DUT特例的預測誤差。
在測試DUT34之前，IC測試器58執行一預測試程序，該程序可類似於執行如下測
試發送測試與CLOCK信號脈衝給DUT 34，使之一般以和DUT在測試期間相同的方式工
作。在該預測試程序期間，反饋控制電路2104監控DUT的功率輸入終端26處的電壓VB，
並調節增益信號G的幅值，以使發生在I3幅值太大或太小之時的VB變化最小化。該預
測試程序提供給反饋控制器2104時間，以調節增益信號G的幅值，適應受測試的特定
DUT34對於充電電流的需求。此後，在測試期間，反饋控制器2104繼續監控VB並調節
增益信號，但所做的是小調節。這樣，雖然在每一測試周期期間所供應的充電電流脈衝
13的幅值，主要是DUT預測的充電電流需求的一個函數，但由控制器2104提供的增益
控制反饋會很好地調節電流脈衝幅值，以適應DUT的實際充電電流需求的任何一貫傾向 來不同於預測的需求。
所屬領域的技術人員會體會到，圖21中的反饋控制器2104可以是能夠產生一個將 使VB變化最小化的輸出增益控制信號G的多種設計中的任何一個。所屬領域的技術人 員還會體會到，電流脈衝發生器可以是能產生電流脈衝13的多種設計中的任何一個， 其中13的時間長短由一輸入信號CNT6來控制並且13的幅值是一由控制信號CNT5表示 的電流脈衝與一自適應增益信號G的幅值的函數。
圖22圖解闡明反饋控制器2104的一個非限制性實例，其將VB的AC組件集成，以 產生增益控制信號G。 一 DC隔直流電容器CIO使VB的AC組件通到一積分器2106上， 該積分器2106是由一運算放大器Al、與其並聯的電容器C8和R5及與其一輸入端串聯 的電阻器R4組成。
圖23描述圖21中電流脈衝發生器2102的一個非限制性實例。在此實例中，控制 信號CNT5傳輸代表所需電流脈衝I3的預測幅值的數據。 一數模轉換器(DAC) 2108將 電流測試周期所用的預測數據，轉換成模擬信號P，其幅值與預測數據成比例。當IC測 試器58斷定了CNT6信號以表明何時將產生電流脈衝I3時，開關2110關閉，以提供信 號P給可變增益放大器2112的一個輸入，該放大器2112由圖21中輔助電源38的VC 輸出供電。圖21中反饋控制器2104的增益控制信號輸出控制放大器2112的增益。放 大器2112產生一輸出電流脈衝13， 13幅值與P和G的乘積成比例。電容器C7將I3信 號脈衝傳給圖21中探針卡50內的向DUT 34傳輸功率的信號通道2114。
圖24描述了圖21中電流脈衝發生器2102的另一個非限制性實例。在該實例中，
圖21中IC測試器58斷定CNT5控制信號的時間的長度是與下一 CLOCK信號周期期間所
需電流脈衝13的預測幅值成比例的。電流脈衝發生器2102產生每一 13信號的脈衝之
後，IC測試器58斷定CNT5信號，以關閉將輔助供應輸出信號VC經由一電阻器R5耦合
到一電容器C8上的開關2116。 IC測試器58繼續斷定CNT5信號一段時間，這段時間長
度隨下一I3信號脈衝的預測幅值而增加。這樣，圖21中輔助電源38將電容器C8充電
到一個與下一 13信號脈衝的預測幅值成比例的電壓值。此後，當IC測試器58斷定CNT6
信號，以指示將要產生下一 13信號脈衝時，開關2117將電容器C8連接到放大器2118
的輸入上。該放大器2118具有一個由圖21中反饋控制器2104的增益控制信號輸出G
控制的增益。 一耦合電容器C9將所產生的13信號傳輸到將功率傳輸到圖21中DUT 34
的探針卡導線2114。控制信號CNT6在電容器C8已具有充分放電的時間後，打開開關
2117。由於13電流脈衝的幅值迅速上升，而且隨後當C8放電時，幅值下降，所以13
脈衝的時變行為與DUT的時變充電電流需求趨於一致。
圖25描述了圖21中電流脈衝發生器2102的另一個非限制性實例。其中由CNT5信 號輸送的數據代表13信號脈衝的預測幅值。增益控制信號G充當DAC 2120將由CNT5 信號傳輸的數據轉化為模擬信號P的參考電壓。增益控制信號G標定的電壓，界定了 DAC 輸出信號P的範圍，以使P和G與CNT5的乘積成比例。開關2122暫時性地將P信號傳 輸到放大器2124，以響應控制信號CNT6的脈衝，從而使放大器2124經由一耦合電容器 C10向功率導體2114發送一 13信號脈衝。該13信號脈衝幅值與G及P的幅值之積成比 例。
圖26圖解闡明了根據本發明的預測/自適應系統地另一個實例性具體實施例，其中 輔助電源38向可變增益放大器2126提供功率並且IC測試器58每當預測到DUT 34的 功率輸入終端26處需要附加充電電流時，便向放大器2126提供一控制信號脈衝CNT6。 電容器Cll將13信號脈衝傳輸給探針卡50內將主電源36連結到DUT功率輸入終端26 的功率信號通道2114。反饋控制電路2104監控出現在終端26處的電壓VB,並調節放 大器2126的增益，以使VB變動最小化。IC測試器58將控制信號CNT5作為輸入在每一 CLOCK期間供應給輔助電源38,以根據由CNT5控制信號所傳遞的數據的幅值，設置其 輸出電壓VC。 13的幅值因而是增益控制信號G的幅值與輔助供應電壓VC的幅值的乘積 的函數。
這樣，圖21-26描述了根據本發明的一個用來通過在每一 CLOCK信號邊沿之後，向 DUT的功率輸入端子26提供附加充電電流，來調整施加至DUT 34的功率信號VB的電壓 來滿足由於CLOCK信號邊沿引起的開關切換所帶來的電流暫時性地增長的需求的預測/ 自適應控制系統的多種實例性具體實施例。控制系統是"預測性的"，是因為其預測每 一測試周期期間，DUT將需要的附加電流量。該控制系統也是"自適應的"，是因為其 用反饋來改變其響應預測所產生的電流脈衝的比例，以適應觀測到的各受測試DUT所實 際引出的電流幅值的變化。
儘管這裡闡述的本發明是在一個僅用一個主電源的系統中降低噪聲，但應意識到本 發明可用在不止一個主電源向DUT供電的環境中。
儘管這裡所闡述的本發明是與具有一個單一功率輸入的DUT —起操作，但應意識到 該裝置可適合於與具有多個功率輸入的DUT —起操作。
儘管所描述的本發明，是在CLOCK信號脈衝的上升沿之後提供附加電流，但可使其 容易地適用於在CLOCK信號脈衝的下降沿之後提供附加充電電流，以用於在下降CLOCK 信號邊沿切換的DUT上。
儘管已描述了用於連同IC測試器一起使用的本發明的不同方案，該類型的測試器 使用一探針卡訪問在半導體晶元上形成的ic終端，但所屬領域的技術人員應意識到， 本發明可用於使其它類型的提供對IC的DUT終端訪問的接口裝備的IC測試器，端子可
仍在晶元級別形成，或其可已經從形成的晶元上分離，在測試之時，其可封裝，可不封 裝。該等接口裝備包括而不局限於負載板、燒附板及最後測試板。本發明在其最廣闊方
面上並非期望限於包括任何特殊類型的IC測試器、任何特殊類型的測試器-DUT相互連 接系統、或任何特殊類型IC DUT的應用。所屬領域的技術人員還應了解，儘管上面所 述的本發明是用於關於集成電路的測試，但其也可在測試任何種類的電子器件，例如測 試觸發器組件，電路板等，隨時當測試期間器件的功率輸入終端電壓期望精確調整時使 用。
因此，儘管前面的說明己描述本發明的較佳具體實施例，但所屬領域的技術人員可 在不背離本發明較廣方面的前提下，對較佳具體實施例作許多修改。因而所附權利要求
是期望覆蓋屬於本發明的真實範圍及精神的所有該等修改。
權利要求
1、一種使用測試裝置測試半導體設備的方法，其包括以下步驟在半導體設備的電源終端處創建期望輸入需求的需求記錄，所述需求記錄在時間上與所述半導體設備的測試序列相關聯；根據所述測試序列測試所述半導體設備；及在所述測試期間根據所述測試記錄將電源提供到所述半導體設備，其中所述提供電源包括產生提供到所述半導體設備的所述電源終端的第一電源；及根據所述需求記錄選擇性地產生提供到所述半導體設備的所述電源終端的第二電源，以使所述第二電源實質上與所述電源終端處電流需求的期望增長同時提供。
2、 根據權利要求l所述的方法，其中所述提供電源包括使用所述需求記錄以 調整所述測試裝置的動作。
3、 根據權利要求l所述的方法，其中所述提供電源進一步包括產生時間信號 以調節提供給所述半導體設備的所述電源終端的所述第二電源的量。
4、 根據權利要求l所述的方法，其中產生所述需求記錄包括將信號應用到參 考半導體設備，且根據時間測量所述參考半導體設備的電源需求。
5、 根據權利要求l所述的方法，其中產生所述需求記錄包括根據時間模擬所 述半導體設備的電源需求。
6、 根據權利要求l所述的方法，其中所述產生第二電源包括與所述測試序列 的測試循環時間上相關聯將所述第二電源提供至所述半導體設備。
7、 根據權利要求l所述的方法，其中所述輸入為電壓。
8、 根據權利要求l所述的方法，其中所述輸入為電源。
9、 根據權利要求l所述的方法，其中所述輸入為電流。
10、 根據權利要求l所述的方法，其中所述測試包括使用探針卡。
11、 一種用於半導體設備的測試裝置，其包括需求記錄器，其用於記錄在半導體設備的電源終端處的期望輸入需求的需求記 錄，所述需求記錄在時間上與所述半導體設備的測試序列相關聯；探針卡，其經配置根據所述測試序列執行測試所述半導體設備；及 電源構件，其用於根據所述測試記錄將電源提供到所述半導體設備，其中所述電源構件包括主電源，其用於將電源提供到所述半導體設備的所述電源終端；及 輔電源，其用於根據所述需求記錄將輔助電源提供到所述電源終端，以使所述 輔助電源實質上與所述電源終端處電流需求的期望增長同時提供。
12、 根據權利要求ll所述的裝置，其中所述輔電源設置於所述探針卡上。 提供電源包括使用所述需求記錄以調整所述測試裝置的動作。
13、 一種用於將電流提供至測試器件(DUT)的裝置，所述裝置包括 主電源輸入終端，其用於接收第一電流；電源輸出終端，其用於連接到所述DUT;跡線，其用於將所述主電源輸入終端連接到所述電源輸出終端； 輔電源輸入終端，其用於接收第二電流； 連接到所述跡線的隔離電容器；感應傳感器，其連接到所述電源輸出終端以檢測電流；及放大器，其用於向所述電源輸出終端提供電流，所述放大器連接到所述輔電源 以通過自所述感應傳感器接收的輸入控制將電源提供至所述電源輸出終端。
14、 根據權利要求13所述的裝置，其中所述輔電源在驅動所述DUT的時鐘信 號的至少一邊緣之後經控制補充所述第一電流。
15、 根據權利要求13所述的裝置，其中 所述隔離電容器從所述跡線連接到地；且所述感應傳感器包括連接的耦合器以測量通過所述隔離電容器的電流。
16、 根據權利要求13所述的裝置，其中所述隔離電容器從所述跡線連接到地；且所述感應傳感器包括連接的耦合器以測量通過所述跡線的電流。
17、 根據權利要求16所述的裝置，其進一步包括一探針卡，所述探針卡支撐 所述電源輸入終端，所述電源輸出終端、所述跡線、所述輔電源輸入終端、所述 隔離電容器、所述感應傳感器、和所述放大器。
18、 根據權利要求17所述的裝置，其中所述電源輸出終端包括所述探針卡上 的彈簧探針觸點，其用於連接到所述DUT上的襯墊。
19、 通過權利要求18所述的裝置測試的DUT。
20、 一種用於將電流提供至測試器件(DUT)的裝置，所述裝置包括 主電源輸入終端，其用於接收第一電流；電源輸出終端，其用於連接到所述DUT;電阻器，其具有連接到所述電源輸入終端的第一終端和連接到所述電源輸出終端的第二終端；輔電源輸入終端，其用於接收第二電流；電流脈衝發生電路，其具有連接到所述電源輸出終端的輸出，所述電流脈衝發 生電路具有自所述輔電源輸入終端提供的電源和控制輸入終端；及反饋電路，其具有連接到所述電流脈衝發生電路的輸入以控制所述電流脈衝發 生電路的所述輸出處提供的電流的幅值，所述反饋電路具有連接到所述電源輸出 終端的輸入。
21、 根據權利要求20所述的裝置，其中所述控制輸入終端連接到測試控制設 備，在驅動所述DUT的時鐘信號的至少一邊緣之後產生自所述電流脈衝發生電路 提供的脈衝。
22、 根據權利要求20所述的裝置，其中所述反饋電路包括積分器。
23、 根據權利要求20所述的裝置，其中所述反饋電路包括開關，其具有形成所述控制輸入終端的開關控制終端、共用終端、連接到地的第一開關終端和連接到電源控制終端的第二開關終端；放大器，其具有連接到電源輸出終端的輸出、連接到所述開關的所述共用終端的輸入、和連接到所述輔電源終端的電源輸入。
24、 根據權利要求23所述的裝置，其中所述開關的所述電源控制終端連接到 數字-模擬轉換器。
25、 根據權利要求20所述的裝置，其進一步包括探針卡，所述探針卡支撐所 述電源輸入終端，所述電源輸出終端、所述電阻器、所述輔電源輸入終端、所述 電流脈衝發生電路、和所述反饋電路。
26、 根據權利要求25所述的裝置，其中所述電源輸入終端包括所述探針卡上 的彈簧探針觸點，其用於連接到所述DUT上的襯墊。
27、 一種用於將電流提供至半導體測試器件(DUT)的裝置，所述裝置包括-電源輸入終端，其用於接收電源信號；及調整構件，其用於調整在電源輸入終端處接收的信號的幅值以響應於電源輸出 終端處顯示的電壓，以將所述調整的信號提供至所述電源輸出終端，提供所述電 源輸出終端以用於到所述DUT的連接；其中所述幅值被設定為與預測量成比例，通過這樣所述半導體設備在所述DUT 接收的信號的時鐘邊緣之後將增加其電源輸出終端處的電流的需求。
全文摘要
一主電源，其通過通道電阻向一受測試集成電路器件(DUT)的功率終端提供電流。IC內的電晶體響應時鐘信號邊沿而開關，測試期間，在提供給DUT的時鐘信號邊沿之後，該DUT在功率輸入終端對電流的需求暫時性地增加。為了限制功率輸入終端處的電壓變化(噪聲)，一輔助電源向該功率輸入終端提供一附加電流脈衝，以滿足每個時鐘信號周期期間所增加的需求。該電流脈衝幅值是一個關於該時鐘周期期間電流需求的預測增長與由一反饋電路控制的用來限制DUT功率輸入終端處發生的電壓變化的自適應信號幅值的函數。
文檔編號G01R31/28GK101101313SQ200710140470
公開日2008年1月9日 申請日期2003年1月29日 優先權日2002年1月30日
發明者班傑明·N·埃爾德裡奇, 查爾斯·A·米勒 申請人:佛姆費克託公司