用於具有自對準源極和柵極的氮化鎵垂直jfet的方法和系統的製作方法
2023-09-20 02:55:00 1
用於具有自對準源極和柵極的氮化鎵垂直jfet的方法和系統的製作方法
【專利摘要】一種半導體器件，包括：第III族氮化物襯底；耦接到第III族氮化物襯底並且具有臺面的第一第III族氮化物外延層；以及耦接到臺面的頂表面的第二第III族氮化物外延層。該半導體器件還包括：耦接到臺面的側表面的第III族氮化物柵極結構；以及配置成提供第二第III族氮化物外延層與第III族氮化物柵極結構之間電絕緣的隔離物。
【專利說明】用於具有自對準源極和柵極的氮化鎵垂直JFET的方法和 系統
[0001] 相關申請的交叉引用
[0002] 下面的常規美國專利申請通過引用併入本申請中用於所有目的：
[0003] · 2011 年 8 月 4 日提交的題為"METHOD AND SYSTEM FOR GAN VERTICAL JFET UTILIZING A REGROWN GATE" 的第 13/198655 號申請，以及
[0004] · 2011 年 8 月 4 日提交的題為 "METHOD AND SYSTEM FOR A GAN VERTICAL JFET UTILIZING A REGR0WN CHANNEL" 的第 13/198659 號申請。
【背景技術】
[0005] 功率電子器件廣泛用在各種應用中。功率電子器件通常用在電路中以改變電能 的形式，例如，從AC到DC，從一個電壓電平到另一電壓電平，或者以一些其他方式。這樣的 器件可以在寬範圍的功率電平內操作，從移動器件中的幾毫瓦至高壓輸電系統中的幾百兆 瓦。儘管在功率電子器件中取得了進展，但是在本領域中還對改進的電子系統和操作該改 進的電子系統的方法存在需求。
【發明內容】
[0006] 本發明一般性涉及電子器件。更具體地，本發明涉及使用自對準技術形成垂直結 型場效應電晶體（JFET)。僅通過示例的方式，本發明已經應用於使用氮化鎵（GaN)基外延 層製造垂直JFET的方法及系統。該方法和技術可以應用於包括η溝道垂直JFET和p溝道 垂直JFET的各種化合物半導體系統，所述化合物半導體系統可以提供常斷或常通功能性。
[0007] 根據本發明的一個實施方案，提供了一種用於製造垂直JFET的方法。該方法包 括：提供第一導電類型的第III族氮化物襯底；形成耦接到第III族氮化物襯底的第一導 電類型的第一第III族氮化物外延層；以及形成耦接到第一第III族氮化物外延層的第一 導電類型的第二第III族氮化物外延層。該方法還包括：形成耦接到第二第III族氮化物 外延層的第一掩模層；以及去除第一掩模層和第二第III族氮化物外延層的至少一部分以 露出第二第III族氮化物外延層的垂直側壁和第一第III族氮化物外延層的水平表面。該 方法還包括：形成耦接到第二第III族氮化物外延層的垂直側壁和第一第III族氮化物外 延層的水平表面的隔離物（spacer);以及去除第一第III族氮化物外延層的至少一部分以 形成垂直JFET的溝道區，其中隔離物被用作蝕刻掩模。
[0008] 根據本發明的另一實施方案，提供了一種半導體器件。該半導體器件包括：第III 族氮化物襯底；耦接到第III族氮化物襯底並且具有臺面的第一第III族氮化物外延層； 以及耦接到臺面的頂表面的第二第III族氮化物外延層。該半導體器件還包括：耦接到臺 面的側表面的第III族氮化物柵極結構；以及配置成提供第二第III族氮化物外延層與第 III族氮化物柵極結構之間電絕緣的隔離物。
[0009] 根據本發明的又一實施方案，提供了一種用於製造垂直JFET的方法。該方法包 括：提供第III族氮化物襯底；形成具有耦接到第III族氮化物襯底的第一表面和與第一 表面基本相反的第二表面的第一第III族氮化物外延層；以及形成耦接到第一第III族氮 化物外延層的第二表面的第二第III族氮化物外延層。該方法還包括去除第二第III族氮 化物外延層和第一第III族氮化物外延層的至少一部分以形成溝槽。該溝槽具有相對於垂 直第二表面的維度以一定的角度設置的至少一個側壁。該方法還包括：形成耦接到至少一 個側壁的絕緣層；去除絕緣層的一部分以露出至少一個側壁的一部分；以及形成耦接到至 少一個側壁的一部分的第III族氮化物柵極結構使得絕緣層的一部分設置在第III族氮化 物柵極結構與第二第ΠΙ族氮化物外延層之間。
[0010] 通過本發明的方法實現了優於常規技術的許多益處。例如，本發明的實施方案使 得能夠利用可減少光刻和去除（例如，蝕刻）步驟的量的自對準技術，還有助於確保源極和 柵極的準確定位。另外，本發明的實施方案提供了垂直JFET的源極與柵極之間的絕緣，有 助於減少漏電流並且總體上使得性能能夠更好。結合下文以及附圖對本發明的這些實施方 案和其他實施方案以及本發明的許多優點和特徵進行更詳細地描述。
【專利附圖】
【附圖說明】
[0011] 圖1至圖9為示出根據本發明的一個實施方案的製造垂直結型場效應電晶體 (JFET)的簡化橫截面圖；
[0012] 圖10A至圖10B為示出根據一個實施方案的製造具有自對準源極和柵極的垂直 JFET的方法的簡化流程圖；
[0013] 圖11至圖14為示出根據本發明的另一實施方案的製造垂直結型JFET的簡化橫 截面圖；以及
[0014] 圖15為示出根據本發明的另一實施方案的製造具有氧化物隔離物的垂直JFET的 方法的簡化流程圖。
[0015] 在附圖中，相似的部件和/或特徵可以具有相同的附圖標記。此外，同一類型的各 種部件可以通過在附圖標記後面跟有劃線和區分相似部件的第二標記來進行區分。如果在 說明書中使用了僅第一附圖標記，則該描述適用於具有相同第一附圖標記的相似部件中的 任意一個部件，而不考慮第二附圖標記。
【具體實施方式】
[0016] 本發明的實施方案涉及電子器件。更具體地，本發明涉及使用自對準技術形成垂 直結型場效應電晶體（JFET)。僅通過示例的方式，本發明已經應用於使用氮化鎵（GaN)基 外延層製造垂直JFET的方法和系統。該方法和技術可以應用於多種化合物半導體系統，包 括可以提供常斷或常通功能性的η溝道垂直JFET和p溝道垂直JFET。
[0017] GaN基電子器件和光電器件正經歷快速發展。與GaN和相關合金以及異質結構相 關聯的期望性能包括：對於可見光發射和紫外光發射的高帶隙能量、有利的傳輸特性（例 如，高電子遷移率和高飽和速率）、高擊穿電場以及高熱導率。根據本發明的實施方案，採用 在擬塊體GaN襯底上氮化鎵（GaN)外延來製造使用常規的技術所不能製造的垂直GaN基半 導體器件。例如，生長GaN的常規方法包括使用異質襯底（例如，碳化矽（SiC))。這可由於 GaN層與異質襯底之間熱膨脹係數和晶格常數上的差而限制生長在異質襯底上的可用GaN 層的厚度。在GaN與異質襯底之間的界面處的高缺陷密度進一步使得製造包括功率電子器 件（例如JFET以及其他場效應電晶體）的垂直器件的嘗試複雜化。
[0018] 另一方面，本文中描述的實施方案利用塊體GaN襯底上的同質外延GaN層提供優 於常規技術和器件的特性。例如，對於給定的背景摻雜水平N，電子遷移率μ更高。這提供 了低電阻率Ρ，原因是電阻率與電子遷移率成反比，如公式（1)所示：
【權利要求】
1. 一種製造垂直JFET的方法，所述方法包括： 提供第一導電類型的第III族氮化物襯底； 形成耦接到所述第III族氮化物襯底的所述第一導電類型的第一第III族氮化物外延 層； 形成耦接到所述第一第III族氮化物外延層的所述第一導電類型的第二第III族氮化 物外延層； 形成耦接到所述第二第III族氮化物外延層的第一掩模層； 去除所述第一掩模層和所述第二第III族氮化物外延層的至少一部分以露出所述第 二第III族氮化物外延層的垂直側壁和所述第一第III族氮化物外延層的水平表面； 形成耦接到所述第二第III族氮化物外延層的所述垂直側壁和所述第一第III族氮化 物外延層的所述水平表面的隔離物；以及 去除所述第一第III族氮化物外延層的至少一部分以形成所述垂直JFET的溝道區，其 中將所述隔離物用作蝕刻掩模。
2. 根據權利要求1所述的方法，還包括形成耦接到所述第一掩模層的第二掩模層，其 中去除所述第一掩模層的所述至少一部分包括去除所述第二掩模層的至少一部分。
3. 根據權利要求2所述的方法，其中所述第二掩模層包括多晶矽或相對所述第一掩模 層具有高蝕刻選擇性的另一材料中的至少一種。
4. 根據權利要求2所述的方法，其中 去除所述第二掩模層、所述第一掩模層和所述第二第III族氮化物外延層的所述至少 一部分包括使用多個蝕刻步驟執行蝕刻；以及 將所述多個蝕刻步驟中的每一個配置成優先蝕刻所述第二掩模層、所述第一掩模層或 所述第二第III族氮化物外延層中的一個或更多個。
5. 根據權利要求1所述的方法，其中所述溝道區的垂直側壁通過所述隔離物分隔於所 述第二第III族氮化物外延層的所述垂直側壁並且側向自對準所述第二第III族氮化物外 延層的所述垂直側壁。
6. 根據權利要求1所述的方法，還包括形成耦接到所述垂直JFET的所述溝道區的第二 導電類型的第III族氮化物柵極結構。
7. 根據權利要求6所述的方法，還包括： 形成耦接到所述第III族氮化物柵極結構的第一金屬結構； 形成耦接到所述第一金屬結構的電介質層； 去除所述電介質層的第一部分以露出所述第二第III族氮化物外延層的表面；以及 形成耦接到所述第二第III族氮化物外延層的露出表面的第二金屬結構。
8. 根據權利要求7所述的方法，還包括： 去除所述電介質層的第二部分以露出所述第一金屬結構的表面；以及 形成耦接到所述第一金屬結構的露出表面的第三金屬結構。
9. 根據權利要求6所述的方法，還包括： 形成耦接到所述第III族氮化物柵極結構的第一金屬結構； 形成耦接到所述第二第III族氮化物外延層的表面的第二金屬結構； 形成耦接到所述第一金屬結構和所述第二金屬結構的電介質層； 去除所述電介質層的至少一部分以露出所述第一金屬結構和所述第二金屬結構的至 少一部分； 形成接觸所述第一金屬結構的柵電極；以及 形成接觸所述第二金屬結構的源電極。
10. 根據權利要求1所述的方法，其中所述第一掩模層包括氧化物或氮化物中的至少 一種。
11. 根據權利要求1所述的方法，其中所述第一導電類型為以包括矽和氧中的至少一 種的摻雜劑為特徵的η型。
12. -種半導體器件，包括： 第III族氮化物襯底； 耦接到所述第III族氮化物襯底並且具有臺面的第一第III族氮化物外延層； 耦接到所述臺面的頂表面的第二第III族氮化物外延層； 耦接到所述臺面的側表面的第III族氮化物柵極結構；以及 配置成提供所述第二第III族氮化物外延層與所述第III族氮化物柵極結構之間的電 絕緣的隔離物。
13. 根據權利要求12所述的半導體器件，其中 所述第III族氮化物襯底、所述第一第III族氮化物外延層和所述第二第III族氮化 物外延層為第一導電類型；並且 所述第III族氮化物柵極結構為第二導電類型。
14. 根據權利要求12所述的半導體器件，還包括： 耦接到所述第III族氮化物柵極結構的第一金屬結構；以及 耦接到所述第二第III族氮化物外延層的第二金屬結構。
15. 根據權利要求14所述的半導體器件，還包括： 耦接到所述第一金屬結構和所述第二金屬結構的第三金屬結構；以及 設置在所述第一金屬結構和所述第二金屬結構的至少一部分和所述第三金屬結構之 間的電介質層。
16. 根據權利要求12所述的半導體器件，其中 所述半導體器件包括垂直JFET ; 所述第III族氮化物襯底包括所述垂直JFET的漏極； 所述第二第III族氮化物外延層包括所述垂直JFET的源極；以及 所述第III族氮化物柵極結構包括所述垂直JFET的柵極。
17. 根據權利要求16所述的垂直JFET，其中 所述垂直JFET的漂移區通過所述第一第III族氮化物外延層形成；以及 所述垂直JFET的溝道區通過所述臺面形成。
18. -種用於製造垂直JFET的方法，所述方法包括： 提供第III族氮化物襯底； 形成具有耦接到所述第III族氮化物襯底的第一表面和與所述第一表面基本相反的 第二表面的第一第III族氮化物外延層； 形成耦接到所述第一第III族氮化物外延層的所述第二表面的第二第III族氮化物外 延層； 去除所述第二第III族氮化物外延層和所述第一第III族氮化物外延層的至少一部分 以形成溝槽，其中所述溝槽具有相對於垂直所述第二表面的維度以一定的角度設置的至少 一個側壁； 形成耦接到所述至少一個側壁的絕緣層； 去除所述絕緣層的一部分以露出所述至少一個側壁的一部分；以及 形成耦接到所述至少一個側壁的所述一部分的第III族氮化物柵極結構，使得所述絕 緣層的一部分設置在所述第III族氮化物柵極結構與所述第二第III族氮化物外延層之 間。
19. 根據權利要求18所述的方法，其中 所述第一第III族氮化物外延層和所述第二第III族氮化物外延層為第一導電類型； 並且 所述第III族氮化物柵極結構為第二導電類型。
20. 根據權利要求18所述的方法，還包括： 形成耦接到所述第III族氮化物柵極結構的第一金屬結構； 形成耦接到所述絕緣層、所述第III族氮化物柵極結構和所述第一金屬結構的電介質 層； 去除所述電介質層的第一部分和所述絕緣層的一部分以露出所述第二第III族氮化 物外延層的表面；以及 形成耦接到所述第二第III族氮化物外延層的露出表面的第二金屬結構。
21. 根據權利要求20所述的方法，還包括： 去除所述電介質層的第二部分以露出所述第一金屬結構的表面；以及 形成耦接到所述第一金屬結構的露出表面的第三金屬結構。
【文檔編號】H01L21/78GK104067384SQ201280068146
【公開日】2014年9月24日 申請日期:2012年12月12日 優先權日:2011年12月22日
【發明者】唐納德·R·迪斯尼, 伊舍克·C·克孜勒亞爾勒, 聶輝, 林達·羅馬諾, 理察·J·布朗, 馬丹·拉伊 申請人:阿沃吉有限公司