具有特殊分組指令的微控制器的製作方法
2023-05-25 10:46:31
專利名稱：具有特殊分組指令的微控制器的製作方法
技術領域：
本發明涉及集成式微控制器，且更明確地說涉及微控制器的存儲器存取。
背景技術：
可線性存取的數據存儲器空間需要大量存儲器字節(例如，隨機存取存儲器 (RAM)字節)在地址空間中相連地放置且為可尋址的。線性存儲器可因此經由長度取決於 RAM的大小的地址而完全尋址。具有長指令的微控制器(例如，32位微控制器或具有多個指令字的微控制器)可將此長地址容易地嵌入於指令的運算碼(op-code)內。然而，較小架構(例如，具有有效的有限指令長度的8位架構)通常使用(例如)10-15個位的指令大小，所述指令大小不允許存儲長地址。即使多個字指令可容納較長地址，此情形仍反對緊密編碼，且因此，此類處理器架構可能不能夠對大線性地址空間直接尋址。因此，存儲器分組 (memory banking)是對較大存儲器提供完全存取的有效方法。在存儲器分組中，僅有限量 (即，單個存儲器組)藉助於指針而可用。指令可因而含有存取選定存儲器組內的所有存儲器位置的足夠位。為了切換到選定組外的存儲器位置，需要修改指針。舉例來說，許多RISC架構微控制器僅可通過其指令直接存取存儲器的有限量的字節(例如，32或64個字節)。通過使用32或64個字節的多個組，可存取額外存儲器。微控制器一般為單個晶片上的具有外圍設備的微處理器或中央處理單元(CPU)與存儲器的組合。因此，使用存儲器分組概念的微控制器進一步面臨以下問題用於(例如)控制這些外圍設備及內部功能的許多特殊功能寄存器需要通過指令集進行存取。因此，這些特殊功能寄存器通過將其映射到數據存儲器中而可用。因為對一些特殊功能寄存器的存取在執行程序時是關鍵的，所以在許多微控制器中，這些特殊功能寄存器中的一些寄存器需要始終是可用的。舉例來說，如果特殊功能寄存器僅可通過存儲器進行存取，那麼用於選擇存儲器組的特殊功能寄存器需要始終是可存取的，否則，用戶將陷於並未使此寄存器可用的存儲器組中。為適應此情形，在許多微控制器中，數據存儲器映射將最小數目的此類特殊功能寄存器(SFR)置於存儲器的每一組中。然而，此情形致使數據存儲器不相連，因為未經映射的存儲器塊由經存儲器映射的寄存器分開。
發明內容
因此，需要一種具有分組式存儲器的微控制器，所述分組式存儲器還提供比存儲器組大的線性存儲器空間。根據一實施例，一種用於微控制器的指令集，所述微控制器可包含數據存儲器， 其被劃分成多個存儲器組，其中所述數據存儲器包含形成線性數據存儲器的塊的未被映射特殊功能寄存器的所述多個存儲器組中的一個以上存儲器組；組選擇寄存器，其未映射到所述數據存儲器，且用於選擇存儲器組；以及間接存取寄存器，其映射到至少一個存儲器組，所述指令集包含可操作以對選定組內的所有存儲器位置直接尋址的多個指令；提供對所述組選擇寄存器的存取的至少一個指令；使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的至少一個指令。根據另一實施例，提供對所述組選擇寄存器的存取的所述至少一個指令可將文字寫入到所述組選擇寄存器。根據另一實施例，提供對所述組選擇寄存器的存取的另一指令可讀取所述組選擇寄存器的內容。根據另一實施例，提供對所述組選擇寄存器的存取的另一指令可對所述組選擇寄存器的內容執行算術或邏輯函數。根據另一實施例，可使用可操作以對選定組內的所有存儲器位置直接尋址的所述多個指令來存取被存儲器映射到少於所述多個存儲器組的存儲器組的特殊功能寄存器。根據另一實施例，所述數據存儲器可包含η個存儲器組，且特殊功能寄存器可僅映射到所述η個存儲器組中的最先m個存儲器組， 其中m<n。根據另一實施例，η = 8且m = 4。根據另一實施例，所述m個存儲器組中的偶數存儲器組各自可含有經存儲器映射的特殊功能寄存器的第一集合，且所述m個存儲器組中的奇數存儲器組各自可含有不同於所述第一集合的經存儲器映射的特殊功能寄存器的第二集合。根據另一實施例，使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的所述至少一個指令可為可操作以對選定組內的所有存儲器位置直接尋址的所述多個指令中的一者，其中所述選定地址指向特殊功能寄存器。根據另一實施例，所述特殊功能寄存器可為虛擬寄存器。根據另一實施例，使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的所述至少一個指令可具有用於執行間接尋址的特定運算碼。根據另一實施例， 所述微控制器可為使用12位指令字的8位微控制器。根據又一實施例，一種用於在包含數據存儲器(其中所述數據存儲器被劃分成多個存儲器組)的微控制器中執行指令的方法可包含以下步驟-僅經由存儲器映射而提供對特殊功能寄存器的存取，其中間接尋址寄存器映射到至少一個存儲器組；-在無寄存器映射的情況下，在所述存儲器內提供多個存儲器組，進而形成線性存儲器塊；-提供未經存儲器映射的組選擇寄存器；對指令進行解碼；如果經解碼的指令識別對所述組選擇寄存器的寫入存取，那麼-將所述指令中所含有的文字寫入到所述組選擇寄存器中，其中所述組選擇寄存器的內容選擇所述多個存儲器組中的一者；如果經解碼的指令包括直接地址，那麼-由所述組選擇寄存器選擇存儲器組，以及-通過由指令寄存器提供的地址來對所述選定存儲器組尋址；
且如果經解碼的指令識別間接尋址，那麼-使用由所述經存儲器映射的間接尋址寄存器提供的地址。根據另一實施例，如果經解碼的指令識別對所述組選擇寄存器的讀取存取，那麼所述方法可包含以下步驟讀取所述組選擇寄存器中所含有的文字。根據另一實施例，如果經解碼的指令識別待對所述組選擇寄存器執行的算術或邏輯函數，那麼所述方法可包含以下步驟讀取所述組選擇寄存器中所含有的文字；對所述文字執行算術或邏輯函數；以及將所述文字寫入到所述組選擇寄存器。根據另一實施例，可使用可操作以對選定組內的所有存儲器位置直接尋址的指令來存取被存儲器映射到少於所述多個存儲器組的存儲器組的特殊功能寄存器。根據另一實施例，所述數據存儲器可包含η個存儲器組，且特殊功能寄存器可僅映射到所述η個存儲器組中的最先m個存儲器組，其中m < η。根據另一實施例，η =8且m = 4。根據另一實施例，所述m個存儲器組中的偶數存儲器組各自可含有經存儲器映射的特殊功能寄存器的第一集合，且所述m個存儲器組中的奇數存儲器組各自可含有不同於所述第一集合的經存儲器映射的特殊功能寄存器的第二集合。根據另一實施例，可通過執行對特定的特殊功能寄存器執行讀取或寫入的指令來執行對所述數據存儲器的間接尋址。根據另一實施例，所述特殊功能寄存器可為虛擬寄存器。根據另一實施例，可通過執行對特定的特殊功能寄存器執行讀取或寫入的指令來執行對所述數據存儲器的間接尋址。
圖1展示常規微控制器的框圖；圖2展示根據一實施例的示範性微控制器的框圖；圖3是展示常規分組式存儲器的框圖；圖4展示偶數組及奇數組各自含有特殊功能寄存器的不同集合的示範性映射；圖5展示根據一實施例的存儲器映射；以及圖6展示根據一實施例的256位元組數據存儲器的示範性映射。
具體實施例方式根據本發明的教示，提供未經存儲器映射的組選擇寄存器(BSR)以用於選擇用於直接尋址的多個存儲器組中的一者。存儲器映射寄存器用於獨立於選定存儲器組的間接尋址。特殊化分組指令(例如，將「文字移動到BSR寄存器(MOVLB) 」)的添加允許存儲器的組中的所有數據字節用於通用數據，且因此，允許進行跨越不含有任何經映射的特殊功能寄存器的多個存儲器組的相連尋址。因此，選擇作用中存儲器組的BSR寄存器未在數據寄存器中映射，但可能可用特殊化命令進行存取。因此，其中並不具有或需要特殊寄存器的多個存儲器組是可用的。此情形在不必擔心或需要每一存儲器組中的特殊功能寄存器(SFR)的情況下允許經由間接尋址寄存器 (FSR)對存儲器的相鄰組間接尋址。這允許進行(例如)用作緩衝器、表、暫存區(scratch pad area)等的存儲器的較大塊的尋址。可因此實施使用大小比分組式存儲器大的數據結構的任何功能。圖1展示具有可用分組機制存取的數據存儲器的常規微控制器的簡化框圖。程序存儲器110存儲形成可執行程序的多個指令。程序計數器115可被設計成具有(例如)用於對業線性程序存儲器尋址的11個位。可提供堆棧120以在執行子例程時存儲程序計數器值。所示的示範性微控制器是以存儲於程序存儲器110中的12位指令字操作的8位哈佛(Harvard)型微控制器。因此，可使用中央8位數據總線105來耦合所述微控制器內的各種功能元件，例如，計時器單元0及外部埠 B 130。數據存儲器125與此總線105耦合， 並從地址多路復用器140接收(例如)8位地址。對於直接尋址，地址多路復用器140組合來自由指令寄存器135供應的地址數據與由特殊功能寄存器145供應的地址數據的地址。 在直接尋址模式中，指令寄存器135因此供應下方5個位，且特殊功能寄存器145供應上方 3個位。因此，根據一實施例，特殊功能寄存器145作為能夠選擇8個不同存儲器組中的一者的組選擇寄存器而操作。在間接尋址中，特殊功能寄存器145提供具有所有位0-7的完整地址。通過存取作為虛擬寄存器且因此並非物理寄存器的特殊功能寄存器INDF來實施間接尋址。對此寄存器INDF的任何讀取或寫入存取迫使經由特殊功能寄存器145將間接存取應用於數據存儲器125。因此，替代於讀取或寫入寄存器INDF，執行間接數據存儲器存取。根據各種實施例，指令寄存器135從程序存儲器110直接接收指令且(例如)經由另一內部8位總線與指令解碼及控制單元180耦合。指令解碼及控制單元180此外與由單元175提供的某一內部功能耦合。舉例來說，此功能單元175可包括裝置復位計時器、開機復位元件(power-on reset)、監視計時器、內部RC時鐘等。可集成其它功能且/或可省略某些功能。定時產生單元185可提供內部定時信號且還可與單元175耦合。圖1中所示的常規8位微控制器核心具有與狀態寄存器150耦合的算術邏輯單元160 (ALU)。ALU 160 進一步與工作寄存器165耦合，且一方面經由多路復用器155從指令寄存器135及8位數據總線接收數據，且另一方面從工作寄存器165接收數據。圖1因此僅展示微控制器核心的一些本質結構。如將在下文中更詳細地闡釋，其它內部結構是可能的且可與圖2中所示的特定實施例組合。圖3展示常規微控制器中的數據存儲器125的結構及映射。如上文所提及，因為至少某一特殊功能寄存器必須始終可用，所以所有存儲器組的地址00h-(Fh中的最先16個數據字節含有16個特殊功能寄存器的值。這些特殊功能寄存器可與存儲器物理上分離。然而，映射架構將這16個特殊功能寄存器映射到所有存儲器組。在圖2中所示的實施例中， 每一存儲器組在地址00h-(Fh中含有相同特殊功能寄存器。然而，由於一些特殊功能寄存器不太關鍵，因此其可僅在每隔一個組中存取。因此，可將16個以上的特殊功能寄存器映射到最先16個地址中。舉例來說，所有偶數組及所有奇數組分別具有相同映射結構。圖4展示偶數組及奇數組各自含有特殊功能寄存器的不同集合的示範性映射。舉例來說，所有偶數組可具有映射到地址00h-06h的以下特殊功能寄存器INDF-如果經存取，那麼使用FSR來間接對數據存儲器尋址。TMRO-計時器0模塊寄存器PCL-存儲程序計數器的低階位STATUS-含有CPU的典型狀態位FSR-組選擇寄存器，含有3個位以選擇八個存儲器頁中的一者OSCCAL-振蕩器校準寄存器PORTB-埠 B 寄存器
7
可將以下寄存器映射到所有奇數存儲器組的地址00h_06h OOh-INDF-如果經存取，那麼使用FSR來間接地對數據存儲器尋址。Olh-EECON-快閃記憶體的配置位02h-PCL-存儲程序計數器的低階位03h-STATUS-含有CPU的典型狀態位04h-FSR-組選擇寄存器，含有3個位以選擇存儲器頁05h-EEDATA-快閃記憶體的自寫入數據寄存器
06h-EEADR-快閃記憶體的自寫入地址剩餘地址07h_0Fh對於偶數及奇數存儲器組都是相同的。如圖3中所展示，每一組的上方地址IOh-Wh包含個別通用寄存器。然而，所述上方地址形成個別小存儲器塊且不形成一個線性存儲器塊。因此，如果(例如)表大於一個組中的通用寄存器的最大小大， 那麼所述表必須被分布到一個以上組，且存取此表必須進行麻煩的編程。圖2展示克服此限制的微控制器的一示範性實施例。一般來說，類似元件具有相同參考符號。圖2中所示的數據存儲器RAM 225可與如圖1中所示的存儲器相同。然而， 如將在下文中更詳細地闡釋，使用不同參考符號來指示以不同方式映射此RAM 225。此數據存儲器現包含由特殊功能寄存器未被映射到的多個連續存儲器組組成的線性存儲器塊。 提供額外組選擇寄存器(BSI ) 210，其中此寄存器可經由專用指令存取且因此未經存儲器映射。此寄存器210的內容提供由地址多路復用器220提供的地址的上方3個位，所述地址多路復用器220從指令寄存器135接收下方5個位。特殊功能寄存器FSR145現可為可獨立於當前選定存儲器組而用於間接尋址整個線性數據存儲器的8位寄存器。在其它實施例中，此寄存器可限於通過將位7永久設定成「 1，，而存取形成所述線性數據存儲器的上方4 個組。然而，此寄存器自身不再提供組選擇功能。僅通過將相應組編號寫入到未經存儲器映射的組選擇寄存器210中來實現組選擇。因此，即使當選擇線性存儲器塊內的存儲器組時，專用指令仍允許改變為任何其它存儲器組。圖5展示可如何將特殊功能寄存器映射到數據存儲器225的一實施例。在此實施例中，僅使用下方四個組來提供對特殊功能寄存器的存取，而上方四個組現提供線性相連數據存儲器空間。圖4還展示如何執行直接及間接尋址。此處，未經存儲器映射的寄存器 BSR 210提供組選擇信息，進而向地址多路復用器220提供上方三個地址位。指令寄存器提供下方5個地址位。多路復用器220組合這兩個地址數據部分以形成用以對數據存儲器 225尋址的8位地址。在其它實施例中，可使用更多或更少位來形成地址。如將在圖6中更詳細地闡釋，如果組選擇寄存器210選擇下方四個存儲器組中的一者，那麼可將所有地址 OOh-OFh映射回到組0或交替地映射回到組0或組1。如上文所提及，上方四個存儲器組不具有映射到其的特殊功能寄存器，且因此形成相連線性數據存儲器。此線性存儲器塊仍可通過使用組選擇寄存器210及指令運算碼中所提供的地址信息來通過直接尋址來存取。然而，直接尋址限於僅在當前選定組內執行。因此，或者可通過特殊功能寄存器FSR 245來間接存取線性存儲器塊，所述特殊功能寄存器FSR 245現可存儲能夠獨立於選定存儲器組而對數據存儲器225完全尋址的8位地址。因此，舉例來說，可經由間接尋址簡單地存取具有 (例如)128個條目的表、暫存器或緩衝器。如上文所闡釋，藉助於此特殊功能寄存器245對整個數據存儲器進行的存取可經由特殊指令來執行，或如果未實施此指令，那麼經由對特殊功能寄存器INDF的讀取或寫入存取來執行。由於組選擇寄存器210未經存儲器映射的事實，如上文所提及，保留特殊運算碼以執行相對於此寄存器的讀取及寫入功能。一個或一個以上專用指令提供對未經存儲器映射的組選擇寄存器210的直接存取。舉例來說，可使用單個指令「將文字移動到BSR寄存器」(MOVLB)來將數據傳送到組選擇寄存器210中。組選擇寄存器210的可用位取決於數據存儲器劃分成的存儲器組的數目。在圖5及圖6中所示的實例中，將數據存儲器劃分成八個存儲器組，每一組具有32個字節。因此，此實施例提供256個數據存儲器字節，其中上方四個組提供形成未被經映射的特殊功能寄存器中斷的線性存儲器塊的1 個字節。指令MOVLB在經解碼時提供對組選擇寄存器的直接存取且(例如)將文字直接寫入到寄存器210中，其中(例如)僅傳送所述文字的下方3個位。可使用其它編碼，且可使用一個以上指令來對組選擇寄存器210進行讀取及/或寫入。在其它實施方案中，可提供更多存儲器組，且組選擇寄存器210可具有能夠對所有組尋址的3個以上位。可提供其它額外專用指令。舉例來說，可提供讀取指令，或任何類型的算術或邏輯修改指令，例如遞增及遞減、遮蔽或布爾函數(Boolean function) 0為此，可提供特殊功能寄存器210與ALU 160 的額外耦合，如由圖2中的虛線所指示。圖6展示組0及2各自含有與組1及3不同的特殊功能寄存器集合的256位元組數據存儲器的示範性映射。舉例來說，可將以下特殊功能寄存器映射到組0及2的地址 00h-06h OOh-INDF-如果經存取，那麼使用FSR來間接對數據存儲器尋址。Olh-TMRO-計時器0模塊寄存器02h-PCL-存儲程序計數器的低階位
03h-STATUS-含有CPU的典型狀態位04h-FSR-組選擇寄存器，含有3個位以選擇存儲器頁05h-0SCCAL-振蕩器校準寄存器06h-P0RTB-埠 B 寄存器可將以下寄存器映射到組1及3的地址00h_06h OOh-INDF-如果經存取，那麼使用FSR來間接對數據存儲器尋址。Olh-EECON-快閃記憶體的配置位02h-PCL-存儲程序計數器的低階位03h-STATUS-含有CPU的典型狀態位04h-FSR-組選擇寄存器，含有3個位以選擇存儲器頁05h-EEDATA-快閃記憶體的自寫入數據寄存器06h-EEADR-快閃記憶體的自寫入地址將哪一特殊功能寄存器映射到下方四個組的選擇取決於特定實施方案且可變化。 而且，存儲器組的數目以及用以形成線性存儲器塊的組的數目可更小或更大。儘管本發明的實施例已加以描繪、描述且參考本發明的實例實施例得以界定，但此類參考並非暗示對本發明的限制，且不應推斷出此類限制。如相關領域的且得到本發明的益處的一般技術人員將想到，所揭示的標的物能夠容許形式及功能上的相當大的修改、更改及等效物。本發明的所描繪並描述的實施例僅為實例，而並非對本發明的範圍的詳盡描述。
權利要求
1.一種用於的指令集，所述微控制器包含數據存儲器，其被劃分成多個存儲器組，其中所述數據存儲器包含所述多個存儲器組中的一個以上存儲器組，所述多個存儲器組形成特殊功能寄存器未被映射到的線性數據存儲器塊；組選擇寄存器，其未被映射到所述數據存儲器且用於選擇存儲器組；以及間接存取寄存器，其被映射到至少一個存儲器組，所述指令集包含可操作以對選定組內的所有存儲器位置直接尋址的多個指令；提供對所述組選擇寄存器的存取的至少一個指令；使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的至少一個指令。
2.根據權利要求1所述的指令集，其中提供對所述組選擇寄存器的存取的所述至少一個指令將文字寫入到所述組選擇寄存器。
3.根據權利要求2所述的指令集，其中提供對所述組選擇寄存器的存取的另一指令讀取所述組選擇寄存器的內容。
4.根據權利要求2所述的指令集，其中提供對所述組選擇寄存器的存取的另一指令對所述組選擇寄存器的內容執行算術或邏輯函數。
5.根據權利要求1所述的指令集，其中所述可操作以對選定組內的所有存儲器位置直接尋址的多個指令用以存取被存儲器映射到少於所述多個存儲器組的存儲器組的特殊功能寄存器。
6.根據權利要求5所述的指令集，其中所述數據存儲器包含η個存儲器組，且特殊功能寄存器僅被映射到所述η個存儲器組中的最先m個存儲器組，其中m < η。
7.根據權利要求6所述的指令集，其中η= 8且m = 4。
8.根據權利要求6所述的指令集，其中所述m個存儲器組中的偶數存儲器組各自含有經存儲器映射的特殊功能寄存器的第一集合，且所述m個存儲器組中的奇數存儲器組各自含有不同於所述第一集合的經存儲器映射的特殊功能寄存器的第二集合。
9.根據權利要求1所述的指令集，其中所述使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的至少一個指令是所述可操作以對選定組內的所有存儲器位置直接尋址的多個指令中的一者，其中所述選定地址指向特殊功能寄存器。
10.根據權利要求9所述的指令集，其中所述特殊功能寄存器是虛擬寄存器。
11.根據權利要求1所述的指令集，其中所述使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的至少一個指令具有用於執行間接尋址的特定運算碼。
12.根據權利要求1所述的指令集，其中所述微控制器是使用12位指令字的8位微控制器。
13.一種用於在微控制器中執行指令的方法，所述微控制器包含數據存儲器，其中所述數據存儲器被劃分成多個存儲器組，所述方法包含以下步驟僅經由存儲器映射來提供對特殊功能寄存器的存取，其中間接尋址寄存器被映射到至少一個存儲器組；在無寄存器映射的情況下，在所述存儲器內提供多個存儲器組，進而形成線性存儲器塊；提供未經存儲器映射的組選擇寄存器；對指令進行解碼；如果經解碼的指令識別對所述組選擇寄存器的寫入存取，那麼 將所述指令中所含有的文字寫入到所述組選擇寄存器中，其中所述組選擇寄存器的內容選擇所述多個存儲器組中的一者；如果經解碼的指令包括直接地址，那麼 由所述組選擇寄存器選擇存儲器組，以及通過由指令寄存器提供的地址來對所述選定存儲器組尋址； 且如果經解碼的指令識別間接尋址，那麼 使用由所述經存儲器映射的間接尋址寄存器提供的地址。
14.根據權利要求13所述的方法，其中如果經解碼的指令識別對所述組選擇寄存器的讀取存取，那麼讀取所述組選擇寄存器中所含有的文字。
15.根據權利要求13所述的方法，其中如果經解碼的指令識別待對所述組選擇寄存器執行的算術或邏輯函數，那麼 讀取所述組選擇寄存器中所含有的文字， 對所述文字執行算術或邏輯函數，以及將所述文字寫入到所述組選擇寄存器。
16.根據權利要求13所述的方法，其中使用可操作以對選定組內的所有存儲器位置直接尋址的指令來存取被存儲器映射到少於所述多個存儲器組的存儲器組的特殊功能寄存 器
17.根據權利要求16所述的方法，其中所述數據存儲器包含η個存儲器組，且特殊功能寄存器僅被映射到所述η個存儲器組中的最先m個存儲器組，其中m < η。
18.根據權利要求17所述的方法，其中η= 8且m = 4。
19.根據權利要求17所述的方法，其中所述m個存儲器組中的偶數存儲器組各自含有經存儲器映射的特殊功能寄存器的第一集合，且所述m個存儲器組中的奇數存儲器組各自含有不同於所述第一集合的經存儲器映射的特殊功能寄存器的第二集合。
20.根據權利要求13所述的方法，其中通過執行對特定的特殊功能寄存器執行讀取或寫入的指令來執行對所述數據存儲器的間接尋址。
21.根據權利要求20所述的方法，其中所述特殊功能寄存器是虛擬寄存器。
22.根據權利要求13所述的方法，其中通過執行對特定的特殊功能寄存器執行讀取或寫入的指令來執行對所述數據存儲器的間接尋址。
全文摘要
一種用於微控制器的指令集，所述微控制器具有數據存儲器，其被劃分成多個存儲器組，其中所述數據存儲器具有所述多個存儲器組中的一個以上存儲器組，所述多個存儲器組形成特殊功能寄存器未被映射到的線性數據存儲器塊；組選擇寄存器，其未被映射到所述數據存儲器且用於選擇存儲器組；以及間接存取寄存器，其被映射到至少一個存儲器組，其中所述指令集包括可操作以對選定組內的所有存儲器位置直接尋址的多個指令；提供對所述組選擇寄存器的存取的至少一個指令；以及使用所述間接存取寄存器執行對所述數據存儲器的間接尋址的至少一個指令。
文檔編號G06F9/30GK102282538SQ201080004730
公開日2011年12月14日 申請日期2010年2月10日 優先權日2009年2月11日
發明者約瑟夫·朱利謝, 維維安·德爾波特, 肖恩·斯蒂德曼, 齊克·R·倫德斯特魯姆 申請人:密克羅奇普技術公司