一種帶有源功率校正電路的中、大功率開關電源的製作方法
2023-05-19 14:16:16 3
專利名稱：一種帶有源功率校正電路的中、大功率開關電源的製作方法
技術領域：
本實用新型涉及一種開關電源，特別是涉及一種帶有源功率校正電路的中、大功率開關電源。
背景技術：
通常，中、大功率開關電源按照目前國標的要求均需要有功率因數校正(PFC)電路，以滿足諧波電流測試要求。由於目前所採用的有源PFC電路工作時本身有一定的功耗，特別是在低負載狀態下效率較低，整個電源在輕負載或待機狀態下電源本身損耗較大，使得待機功耗大大超過國標要求。為了解決待機功耗問題，目前通用的做法是引進另外一個單獨的待機輔助電源，當系統待機時關掉主電源，僅由待機輔助電源供電，因此，現有技術的中、大功率開關電源都是由主電源和待機電源構成。
圖1是現有的由待機電源和主電源構成的電源系統結構示意方框圖，電源系統中的電路包括有二路，第一路由繼電器11′、EMI電路12′、整流電路13′、PFC電路14′、DC/DC主電源電路15′構成，該路用於輸出主電源，即向後級電路提供工作時所需的電壓，如向功放、主CPU、顯示裝置等提供電壓；第二路由EMI電路22′、整流電路23′、電容C2′、DC/DC待機電源電路25′構成，該路用於輸出待機電源，即向後級電路提供待機時所需的電壓，如向電源管理CPU提供電壓等。在正常工作時，主電源及待機電源均有電壓輸出，它們分別向各自的後級電路提供電壓，當進入待機狀態時，電源管理CPU就會送出一個控制信號給繼電器11′，使繼電器11′關斷，主電源停止向後級電路供電，則PFC電路也不工作，此時，只有第二路的待機電源向後級電路供電，從而實現了低待機功耗。然而，由於引進了額外的待機輔助電源，即採用二路供電，使得整個電源的成本增加、系統繁雜，而且容易引起EMC、EMI等方面的問題。
實用新型內容本實用新型的目的在於克服現有技術之不足，提供一種帶有源功率校正電路的中、大功率開關電源，通過待機時關斷PFC電路，使得主電源仍能實現低待機功耗，免除了待機電源的設置，極大地降低了產品成本，提高了系統可靠性，而且在電路功能上不產生任何負面影響，增加了產品的競爭力，具有很強的實用性。
本實用新型解決其技術問題所採用的技術方案是一種帶有源功率校正電路的中、大功率開關電源，它包括一用於消除電磁幹擾的EMI電路、一整流電路、一有源功率校正PFC電路、一DC/DC主電源電路、一電源管理CPU、一關斷器、一控制電路；EMI電路的輸入接至交流電，EMI電路的輸出接至整流電路的輸入，整流電路的輸出接至PFC電路的輸入，PFC電路的輸出接至DC/DC主電源電路的輸入，DC/DC主電源電路的第一輸出端接至關斷器，DC/DC主電源電路的第二輸出端接至電源管理CPU，電源管理CPU的待機控制信號輸出分別接至關斷器的控制端、控制電路的輸入端，控制電路的輸出接至PFC電路。
所述的PFC電路包括有PFC控制IC，控制電路的控制信號輸出連接於PFC控制IC的對應引腳上。
所述的控制電路的控制信號輸出接至PFC控制IC的VCC供電引腳上，使得關閉PFC電路工作由關斷PFC控制IC的供電來實現。
所述的控制電路的控制信號輸出接至PFC控制IC的FeedBack引腳上，使得關閉PFC電路工作由PFC控制IC的保護功能使其進入保護狀態來實現。
所述的控制電路的控制信號輸出接至PFC控制IC的Enable引腳上，使得關閉PFC電路工作由控制信號接至Enable引腳使PFC控制IC停止工作來實現。
所述的控制電路的輸入端接至電源管理CPU的Stand_by引腳上。
本實用新型的DC/DC主電源電路設有二路電源輸出，由主電源電路的第一輸出端輸出的一路為主電源輸出，用於提供正常工作狀態下後級電路所需的電壓；由主電源電路的第二輸出端輸出的一路為輔助電源輸出，用於實現在主電源關閉情況下輸出待機電源；第一路主電源的輸出端後接有關斷器，關斷器接受待機控制信號而切斷主電源輸出；DC/DC主電源電路的輔助電源輸出接至電源管理CPU，電源管理CPU在待機指令的觸發下產生待機控制信號，待機控制信號送給關斷器以切斷主電源輸出，待機控制信號還通過控制電路送給PFC電路以關閉PFC電路工作，使用時，在正常工作狀態下，接入的交流電依次經EMI電路、整流電路、PFC電路、DC/DC主電源電路處理後成所需的直流電壓輸出，其中DC/DC主電源電路的輸出端設有二路電源輸出，第一路為主電源輸出，用於提供正常工作狀態下後級電路所需的電壓，如向後級電路的功放、主CPU、顯示裝置等提供電壓；第二路為輔助電源輸出，用於實現在主電源關閉情況下輸出待機電源，如向電源管理CPU提供電壓等；正常工作時，上述二路均有電源輸出，此時的關斷器處於導通狀態，PFC電路也在工作狀態。當系統進入待機時，電源管理CPU在待機指令的觸發下產生待機控制信號，該待機控制信號一方面送給關斷器，使關斷器轉為斷開狀態，主電源的輸出被切斷；同時，待機控制信號還通過控制電路送給PFC電路，去關閉PFC電路，使PFC電路不工作，由整流電路輸出的電量被直接輸送給DC/DC主電源電路，再由DC/DC主電源電路的輔助電源輸出端輸出給相應的後級電路。此時，由於電量不經過功率因數校正，能量只被處理一次，在PFC電路損耗的能量幾乎為0，從而使得待機功耗明顯降低，實現了低待機功耗。
本實用新型的一種帶有源功率校正電路的中、大功率開關電源，是系統在收到待機信號後，僅關斷PFC電路，而仍然由主開關電源供電，無需引進額外的待機輔助電源。
本實用新型的一種帶有源功率校正電路的中、大功率開關電源，工作時，其後級電路所需電壓仍由主電源提供，待機時，通過待機信號控制斷開主供電的輸出，只給後級系統提供待機電壓，另外通過待機信號控制PFC電路，使得PFC電路在系統待機時停止工作，從而實現低待機功耗。這樣，可以在不增加待機電源的情況下實現低待機功耗，使產品具有較大的競爭優勢。
本實用新型的有益效果是，由於採用了一用於消除電磁幹擾的EMI電路、一整流電路、一有源功率校正PFC電路、一DC/DC主電源電路、一電源管理CPU、一關斷器、一控制電路來構成開關電源；且EMI電路的輸入接至交流電，EMI電路的輸出接至整流電路的輸入，整流電路的輸出接至PFC電路的輸入，PFC電路的輸出接至DC/DC主電源電路的輸入，DC/DC主電源電路的第一輸出端接至關斷器，DC/DC主電源電路的第二輸出端接至電源管理CPU，電源管理CPU的待機控制信號輸出分別接至關斷器的控制端、控制電路的輸入端，控制電路的輸出接至PFC電路，在待機時，電源管理CPU在待機指令的觸發下產生待機控制信號，待機控制信號送給關斷器以切斷主電源輸出，待機控制信號還通過控制電路送給PFC電路以關閉PFC電路工作，這樣，通過待機時關斷PFC電路，使得主電源仍能實現低待機功耗，因此可以在電源系統中無需設置待機電源，電路功能上也不會產生任何負面影響，從而極大地降低了產品成本，提高了系統可靠性，而且在增加了產品的競爭力，具有很強的實用性。
以下結合附圖及實施例對本實用新型作進一步詳細說明；但本實用新型的一種帶有源功率校正電路的中、大功率開關電源不局限於實施例。
圖1是現有的由待機電源和主電源構成的電源系統結構示意方框圖；圖2是本實用新型的系統結構示意方框圖；圖3是現有的帶boost型PFC的系統電路示意圖；圖4是實施例一本實用新型的電路示意圖；圖5是實施例二本實用新型的電路示意圖；圖6是實施例三本實用新型的電路示意圖。
具體實施方式
實施例一，參見圖2至圖4所示，本實用新型的一種帶有源功率校正電路的中、大功率開關電源，它包括一用於消除電磁幹擾的EMI電路11、一整流電路12、一有源功率校正PFC電路13、一DC/DC主電源電路14、一電源管理CPU16、一關斷器15、一控制電路17；EMI電路11的輸入接至交流電，EMI電路11的輸出接至整流電路12的輸入，整流電路12的輸出接至PFC電路13的輸入，PFC電路13的輸出接至DC/DC主電源電路14的輸入，DC/DC主電源電路14的第一輸出端接至關斷器15，DC/DC主電源電路14的第二輸出端接至電源管理CPU16，電源管理CPU16的待機控制信號輸出分別接至關斷器15的控制端、控制電路17的輸入端，控制電路17的輸出接至PFC電路13。
其中，PFC電路包括有PFC控制IC即PFC控制晶片IC1，控制電路17的控制信號輸出連接於PFC控制晶片IC1的VCC供電引腳上，使得關閉PFC電路13工作由關斷PFC控制IC的供電來實現；控制電路17的輸入端接至電源管理CPU16的Stand_by引腳上。
本實用新型的DC/DC主電源電路14設有二路電源輸出，由主電源電路的第一輸出端輸出的一路為主電源輸出，用於提供正常工作狀態下後級電路所需的電壓；由主電源電路的第二輸出端輸出的一路為輔助電源輸出，用於實現在主電源關閉情況下輸出待機電源；第一路主電源的輸出端後接有關斷器15，關斷器15接受待機控制信號而切斷主電源輸出；DC/DC主電源電路14的輔助電源輸出接至電源管理CPU16，電源管理CPU16在待機指令的觸發下產生待機控制信號，待機控制信號送給關斷器15以切斷主電源輸出，待機控制信號還通過控制電路17送給PFC電路13以關閉PFC電路工作，使用時，在正常工作狀態下，接入的交流電依次經EMI電路11、整流電路12、PFC電路13、DC/DC主電源電路14處理後成所需的直流電壓輸出，其中DC/DC主電源電路14的輸出端設有二路電源輸出，第一路為主電源輸出，用於提供正常工作狀態下後級電路所需的電壓，如向後級電路的功放、主CPU、顯示裝置等提供電壓；第二路為輔助電源輸出，用於實現在主電源關閉情況下輸出待機電源，如向電源管理CPU16提供電壓等；正常工作時，上述二路均有電源輸出，此時的關斷器15處於導通狀態，PFC電路13也在工作狀態。當系統進入待機時，電源管理CPU16在待機指令的觸發下產生待機控制信號，該待機控制信號一方面送給關斷器15，使關斷器15轉為斷開狀態，主電源的輸出被切斷；同時，待機控制信號還通過控制電路17送給PFC電路13，去關閉PFC電路13，使PFC電路13不工作，由整流電路12輸出的電量被直接輸送給DC/DC主電源電路14，再由DC/DC主電源電路14的輔助電源輸出端輸出給相應的後級電路。此時，由於電量不經過功率因數校正，能量只被處理一次，在PFC電路13損耗的能量幾乎為0，從而使得待機功耗明顯降低，實現了低待機功耗。
參見圖3所示，目前普遍應用的有源PFC電路13大部分都是採用boost拓撲結構，其電路結構中PFC電路13由電感L1、二極體D1、電容C1、MOS管Q1、PFC控制晶片IC1構成，電感L1的一端與整流電路的輸出正極相連接，電感L1的另一端與MOS管Q1的漏極相連接，MOS管Q1的源極接至整流電路的輸出負極，MOS管Q1的柵極與PFC控制晶片IC1的輸出端相連接，二極體D1的正極連接在電感L1另一端與MOS管Q1漏極的連接處，二極體D1的負極與電容C1的正極相連接，電容C1的負極與整流電路的輸出負極相連接，電容C1的正、負極作為PFC電路13的正、負極輸出端與後級電路相連接。
圖4是本實用新型的加入關斷PFC控制電路的電路示意圖，即在PFC電路13與電源管理CPU16之間加了控制電路17，本實施例關閉PFC電路13工作是由關斷PFC控制IC的供電來實現。
控制電路17由三極體Q2、光耦晶片IC2、電阻R1、R2、R3構成，光耦晶片IC2的二極體的正極接電阻R3的一端，電阻R3的另一端接至電源管理CPU16的Stand_by引腳上，光耦晶片IC2的二極體的負極接地，光耦晶片IC2的三極體的集電極接電阻R1的一端，電阻R1的另一端接至三極體Q2的基極，三極體Q2的集電極接至PFC控制晶片IC1的VCC端，電阻R2的一端接於三極體Q2的發射極，電阻R2的另一端接至光耦晶片IC2的三極體的集電極，三極體Q2的發射極接至18V電位。當系統進入待機時，電源管理CPU16的Stand_by引腳輸出低電平，光耦截止，三極體Q2也處於截止狀態，PFC控制晶片IC1的VCC供電引腳與18V斷開，因此PFC控制晶片IC1停止工作，MOS管Q1被關斷；在正常工作狀態時，電源管理CPU16的Stand_by引腳輸出高電平，光耦飽和導通，三極體Q2也飽和導通，PFC控制晶片IC1的供電VCC引腳上獲得18V電源，則PFC控制晶片IC1正常工作，PFC電路13處於正常工作狀態。由於在待機狀態，MOS管Q1保持關斷狀態，電量不經過功率因數校正，通過電感L1和二極體D1直接輸送到後級，此時，電源系統的能量只被處理一次，在PFC級損耗的能量幾乎為0，從而使得待機功耗明顯降低，這種方式既可以保證PFC控制IC在待機時停止工作，又可使其消耗的電能非常低。
實施例二，參見圖5所示，本實用新型的一種帶有源功率校正電路的中、大功率開關電源，與實施例一的不同之處在於，控制電路17的控制信號輸出接至PFC控制IC的FeedBack引腳上，因此，其關閉PFC電路13工作是由PFC控制IC的保護功能使其進入保護狀態來實現的。
控制電路17由二極體D2、光耦晶片IC2、電阻R3、R4、R5、R6構成，電阻R6的一端接5V電位，電阻R6的另一端分別與二極體D2的正極、光耦晶片IC2的三極體的集電極相連接，二極體D2的負極接至PFC控制晶片IC1的FeedBack引腳，電阻R4的一端接PFC控制晶片IC1的FeedBack引腳，電阻R4的另一端接電容C1的正極，電阻R5的一端接PFC控制晶片IC1的FeedBack引腳，電阻R5的另一端接地。正常工作時，PFC控制晶片IC1的FeedBack引腳上電壓為3.2V，當進入待機狀態時，電源管理CPU16的Stand_by引腳輸出低電平，光耦截止，PFC控制晶片IC1的FeedBack引腳電壓上升，則PFC控制晶片IC1認為是輸出過壓，進入保護狀態，使PFC電路13停止工作。
實施例三，參見圖6所示，本實用新型的一種帶有源功率校正電路的中、大功率開關電源，與實施例一的不同之處在於，控制電路17的控制信號輸出接至PFC控制IC的Enable引腳上，因此，其關閉PFC電路工作是由控制信號接至Enable引腳使PFC控制IC停止工作來實現的。
控制電路17由三極體Q3、光耦晶片IC2、電阻R3、R7、R8、R9、R10構成，電阻R7的一端接5V電位，電阻R7的另一端接三極體Q3的發射極，三極體Q3的集電極接至PFC控制晶片IC1的Enable引腳，電阻R8的一端接PFC控制晶片IC1的Enable引腳，電阻R8的另一端接地，電阻R9的一端接三極體Q3的基極，電阻R9的另一端接光耦晶片IC2的三極體的集電極，電阻R10的一端接三極體Q3的發射極，電阻R10的另一端接光耦晶片IC2的三極體的集電極。正常工作狀態下，PFC控制晶片IC1的Enable引腳上的電壓為5V，PFC控制晶片IC1正常工作，PFC電路13也正常工作；待機狀態時，PFC控制晶片IC1的Enable引腳電壓為0V，PFC控制晶片IC1停止工作，PFC電路13也停止工作。
權利要求1.一種帶有源功率校正電路的中、大功率開關電源，其特徵在於它包括一用於消除電磁幹擾的EMI電路、一整流電路、一有源功率校正PFC電路、一DC/DC主電源電路、一電源管理CPU、一關斷器、一控制電路；EMI電路的輸入接至交流電，EMI電路的輸出接至整流電路的輸入，整流電路的輸出接至PFC電路的輸入，PFC電路的輸出接至DC/DC主電源電路的輸入，DC/DC主電源電路的第一輸出端接至關斷器，DC/DC主電源電路的第二輸出端接至電源管理CPU，電源管理CPU的待機控制信號輸出分別接至關斷器的控制端、控制電路的輸入端，控制電路的輸出接至PFC電路。
2.根據權利要求1所述的一種帶有源功率校正電路的中、大功率開關電源，其特徵在於所述的PFC電路包括有PFC控制IC，控制電路的控制信號輸出連接於PFC控制IC的對應引腳上。
3.根據權利要求2所述的一種帶有源功率校正電路的中、大功率開關電源，其特徵在於所述的控制電路的控制信號輸出接至PFC控制IC的VCC供電引腳上。
4.根據權利要求2所述的一種帶有源功率校正電路的中、大功率開關電源，其特徵在於所述的控制電路的控制信號輸出接至PFC控制IC的FeedBack引腳上。
5.根據權利要求2所述的一種帶有源功率校正電路的中、大功率開關電源，其特徵在於所述的控制電路的控制信號輸出接至PFC控制IC的Enable引腳上。
6.根據權利要求1所述的一種帶有源功率校正電路的中、大功率開關電源，其特徵在於所述的控制電路的輸入端接至電源管理CPU的Stand_by引腳上。
專利摘要本實用新型公開了一種帶有源功率校正電路的中、大功率開關電源，它包括EMI電路、整流電路、有源功率校正PFC電路、DC/DC主電源電路、電源管理CPU、關斷器、控制電路；在DC/DC主電源電路設有主電源和輔助電源的二路輸出，在主電源輸出端設有關斷器，關斷器接受待機控制信號而切斷主電源輸出，在輔助電源輸出端接有電源管理CPU，電源管理CPU在待機指令的觸發下產生待機控制信號，待機控制信號送給關斷器以切斷主電源輸出，待機控制信號還通過控制電路送給PFC電路以關閉PFC電路工作。本實用新型通過待機時關斷PFC電路，使得主電源仍能實現低待機功耗，由於不需要設輔助電源，極大地降低了產品成本，提高了系統可靠性。
文檔編號H02M1/12GK2822023SQ20052008670
公開日2006年9月27日 申請日期2005年8月31日 優先權日2005年8月31日
發明者林耀亮, 劉亮華, 劉傑良 申請人:廈門華僑電子企業有限公司