半導體晶片的製作方法
2023-05-16 09:44:21 1
專利名稱：半導體晶片的製作方法
技術領域：
本發明是涉及半導體晶片和半導體裝置以及半導體裝置的製造方法。
背景技術：
在以往的半導體晶片中，電極的配置區域限制很大，從而增加了對集成電路設計的限制。如果能緩和對電極配置的限制，就能提高集成電路設計的自由度，並且，提高半導體晶片的可靠性。
專利文獻特開平4一352132號公報。
發明內容
本發明的目的在於提供集成電路設計的自由度高、裝配性能優異的半導體晶片和半導體裝置以及半導體裝置的製造方法。
(1) 與本發明相關的半導體晶片包含形成集成電路的半導體基片；
呈面陣狀設置在上述半導體基片上，按照被分成分別沿著上述半導體基片的一邊延伸的多條平行的第l直線的多個第l組，並且，被分成分別沿與
上述第1直線交叉方向延伸的第2直線的多個第2組那樣，進行排列而成的多個電極。根據本發明，半導體晶片的電極被設置成面陣狀。因此，在半導體基片表面上，擴大能配置電極的區域。由此減少電極配置的限制，從而能夠提高集成電路設計的自由度。並且，由於電極被分為第1和第2組排列，配線圖案的設計變容易。通過本發明能提供集成電路設計的自由度高的，且提供裝配性優異的半導體晶片。
(2) 在該半導體晶片中，上述第2直線也可以相對於第1直線傾斜地延伸。
(3) 在該半導體晶片中，相鄰的兩條上述第2直線也可以平行延伸。
(4) 在該半導體晶片中，相鄰的兩條上述第2直線也可以以上述第1直線的垂線為對稱軸，呈線對稱。
(5) 在該半導體晶片中，上述多個第2直線包括A直線和配置在A直線兩側的B和C直線，
上述A和B直線平行延伸，上述A和C直線也可以以上述第1直線的垂線為對稱軸呈線對稱。
(6) 在該半導體晶片中，上述第2直線也可以沿與上述第1直線交叉方向延伸。
(7) 與本發明相關的半導體裝置具有形成包含多個連接盤的配線圖案的基片，具有呈面陣狀設置的多個電極，每個上述電極按照與任一個上述連接盤相對那樣，進行電連接，搭載到上述基片上，形成集成電路的半導體晶片，
上述電極，按照被分成分別沿著多條平行的第1直線的多個第1組，並且，被分成分別沿著多條第2直線的多個第2組那樣進行排列，其中，上述多條平行的第1直線沿著上述半導體基片的一邊延伸，上述多條第2直線沿著與上述第1直線交叉的方向延伸，
上述配線圖案包括從上述連接盤引出，並分別沿上述第1直線交叉方向延伸的多個配線。通過本發明能提供具有電路設計自由度高的半導體晶片的半導體裝置。
(8) 在該半導體裝置中，上述連接盤也可以形成沿上述第1直線方向擴展的外形。
(9) 在該半導體裝置中，上述第直線第2直線也可以相對於上述第1
直線傾斜地延伸。
(10) 在該半導體裝置中，相鄰的兩個上述第2直線也可以平行延伸。
(11) 在該半導體裝置中，相鄰的兩個上述第2直線也可以以上述第1直線為對稱軸呈線對稱。
(12) 在該半導體裝置中，上述多個第2直線包括A直線，配置在A直線左右兩側的B直線和C直線，上述A直線和B直線平行延伸，上述A直線和C直線也可以以第1直線的對稱軸呈線對稱。
(13) 在該半導體裝置中，上述第2直線也可以沿與上述第1直線交叉方向延伸。
(14) 在該半導體裝置中，從與同一上述第2組的上述電極相對的一組上述連接盤中分別引出的一組上述配線，也可以是從上述一組連接盤的、沿著上述第l直線兩側中的同側引出。
(15) 在該半導體裝置中，從相鄰的兩個上述一組連接盤中引出的上述配線也可以分別向相反方向延伸。
(16) 在該半導體裝置中，從相鄰的兩個上述一組連接盤引出的上述配線也可以分別向相反的方向延伸。
(17) 在該半導體裝置中，也可以沿著上述A直線配置的上述電極相對的上述連接盤中引出的上述配線，是與沿著上述B直線配置的上述電極相對的上述連接盤中引出的上述配線相反的方向延伸而成，並且，與沿著上述C直線配置的上述電極的上述連接盤上引出的上述配線在相同的方向上延伸。
(18) 在該半導體裝置中，也可以與上述同一第2組上述電極相對的一組上述連接盤，按照沿著上述第l直線的兩側中的同側，以不同的長度突出，其突出長度，沿任一條上述第2直線的排列順序變長那樣形成。
(19) 在該半導體裝置中，與上述同一第2組上述電極相對的上述一組連接盤中分別引出的一組上述配線也可如下配置在從任一個第1上述連接盤引出的一個上述配線的、在與上述第1連接盤的突出方向相鄰處，從突出長度僅次於上述第1連接盤的一個第2上述連接盤中引出的一條上述配線。
(20) —種半導體裝置的製造方法，包含在形成具有多個連接盤的配線圖案的基片上，搭載具有多個電極的半導體晶片，使沿上述電極與上述配線圖案相對，上述電極和上述配線圖案保持電連接的步驟，
上述電極，呈面陣狀設置在上述半導體晶片上，按照被分成分別沿著多條平行的第1直線的多個第1組，並且，被分成分別沿著多條第2直線的多個第2組那樣進行排列，其中，上述多條平行的第1直線沿著上述半
5導體基片的一邊延伸，上述多條第2直線沿著與上述第1直線交叉的方向 延伸，
上述連接盤，按照被分成分別沿多條平行的第3直線的多個第3組那 樣排列而成，
上述配線圖案，包含從上述連接盤引出，在與上述第3直線交叉的方 向上分別延伸的多條配線，
將上述半導體晶片和上述基片，按照上述第1直線和上述第3直線平 行，且每個上述電極和任一個上述連接盤相對那樣對位，使上述電極和上 述連接盤保持電連接。通過本發明能夠製造具有電路設計自由度高的半導 體晶片的半導體裝置。
圖1是用於說明應用了本發明的第1實施方式的半導體裝置的圖。 圖2是用於說明應用了本發明的第l實施方式的半導體裝置的圖。 圖3是用於說明應用了本發明的第1實施方式的半導體裝置的圖。 圖4是用於說明應用了本發明的第1實施方式的半導體裝置的圖。 圖5是用於說明應用了本發明的第1實施方式的半導體裝置的製造方 法的圖。
圖6是用於說明應用了本發明的第2實施方式的半導體裝置的圖。 圖7是用於說明應用了本發明的第2實施方式的半導體裝置的圖。 圖8是用於說明應用了本發明的第3實施方式的半導體裝置的圖。 圖9是用於說明應用了本發明的第3實施方式的半導體裝置的圖。 圖10是用於說明應用了本發明的第4實施方式的半導體裝置的圖。 圖11是用於說明應用了本發明的第4實施方式的半導體裝置的圖。 圖12是用於表示具有應用了本發明的實施方式的半導體裝置的顯示 設備的圖。
圖13是用於表示具有應用了本發明的實施方式的半導體裝置的電子 設備的圖。
圖14是用於表示具有應用了本發明的實施方式的半導體裝置的電子 設備的圖。圖中IO —半導體晶片，12 —半導體基片，13 —集成電路，20—電極， 25 —增強部，30 —基片，40 —配線圖案，42—連接盤，44_配線。
具體實施例方式
下面參照
應用了本發明的實施方式。但是，本發明並不局限 於以下實施方式。
(第1實施方式)
圖1 圖4是用於說明應用了本發明的第1實施方式的半導體裝置的 圖。圖l是應用本發明的實施方式的半導體裝置的概略圖。圖2是表示半 導體晶片10的圖。圖3是半導體裝置1的一部分放大圖。只是，在圖3 中為了說明電極20和連接盤42的連接狀態，省略了半導體基片12。並且， 圖4是圖3中IV—IV線處的剖面的圖。
本發明的半導體裝置，如圖l所示，具有半導體晶片10。半導體晶片 10，如圖2所示，包含半導體基片12。並且，圖2是表示從和形成電極 20的面(能動面)相反側的面觀察的半導體晶片IO的情況。半導體基片 12的外形沒有特殊的限定，如圖2所示，可以形成矩形。在半導體基片 12上形成集成電路13 (參照圖4)。集成電路13的內容沒有特別的限定。 可以由電晶體和存儲元件等構成。
如圖2所示，半導體晶片10具有多個電極20。電極20設置在半導體 基片12上。電極20可以與半導體基片12內部保持電連接。此時，所有 的電極20可以和半導體基片12內部保持電連接。或者，包含和半導體基 片12內部保持電隔離的電極也可以稱為電極20。電極20可以和集成電路 13保持電連接。或者包含和集成電路13電隔離的電極，也可以稱為電極 20。電極20可以具有焊盤和設置在焊盤上的凸臺(沒有圖示)。在本實施 方式中，如圖2所示，電極20設置成面陣列狀。由於電極20設置成面陣 列狀，擴大能夠配置在半導體基片12上的電極20的區域。由此減少配置 電極20的限制，能夠提高集成電路13的設計自由度。並且，如圖2所示， 電極20按照被分成分別沿著多條平行的第1直線110的多個第1組310 那樣排列。並且，如圖2所示，第1直線110是沿半導體基片12的一邊 延伸的直線。另外，如圖2所示，電極20按照被分成分別沿多條第2直線120的第2組320那樣排列，多條第2直線120與第1直線110交叉的 方向延伸。如圖2所示，第2直線120也可以沿相對第l直線110斜著延 伸。並且，相互相鄰的2條第2直線120也可以平行的延伸。此時，所有 的這些第2直線120也可以是平行地延伸。在本實施方式中，由於電極20 被分成第1和第2組310、 320那樣排列著，使用於裝配半導體晶片10的 基片的配線圖案的設計變得容易。也就是說，達到目的電極以外的電極20 不接觸，設計配線圖案變得容易。另外，也能提高半導體晶片10的安裝 性。
半導體晶片10還可以具有鈍化膜和層間絕緣膜等已經公知的半導體 晶片結構(圖中未示)。並且，如圖1所示，半導體晶片10搭載在基片30 上。半導體晶片10按照電極20和配線圖案40的連接盤42相對那樣搭載 在基片30上(參考圖3和圖4)。
如圖1所示，本實施方式的半導體裝置，具有基片30。基片30的材 料沒有特別的限定。可以由有機系(例如，環氧樹脂基片)，無機系(例 如，陶瓷基片、玻璃基片)，或者是它們的複合結構(例如，玻璃環氧樹 脂基片)構成。基片30可以是剛性基片。或者，基片30也可以是聚酯基 片或聚醯亞胺基片等彈性基片。基片30可以是COF (Chip On Film)用基 片。另外，基片30可以由單層構成單層基片，也可以是層疊多層的層疊 基片。並且，對於基片30的形狀和厚度也沒有特別的限定。
如圖3所示，基片30具有配線圖案40。圖3是半導體裝置1的一部 分放大圖。但是，在圖3中，為了說明電極20和連接盤42的連接狀態省 略了半導體基片12。配線圖案40是層疊銅(Cu)、鉻(Cr)、鈦(Ti)、鎳 (Ni)、鈦鎢(Ti一W)、金(Au)、鋁(Al)、鎳釩(Ni—V)、鎢(W)中 的任意一種。或者由任意一種金屬的一層而形成。作為基片30，準備了層 疊基片時，配線圖案40可以設置在各層間。另外，作為基片30使用玻璃 基片時，配線圖案40可以由ITO (IndiumTin Oxide)、 Cr、 Al等金屬膜， 金屬化合物膜或者它們的複合膜形成。配線圖案40的形成方法沒有特別 的限定。例如，可以通過濺射形成配線圖案40，也可以應用由無電解電鍍 形成配線圖案40的添加法。另外，配線圖案40也可以由焊錫、錫、金、 鎳等電鍍形成。配線圖案40包含多個連接盤42。連接盤42是和半導體晶片10的電 極20相對的電連接的部分。如圖3所示，連接盤42可以與電極20相對 著配置。連接盤42分為按照沿著第1直線110的組，並且，沿著第2直 線120的組那樣進行排列。連接盤42，如圖3所示，可以形成沿第1直線 IIO方向擴展的外形。另外，所有的連接盤42也可以形成相同的大小。配 線圖案40,如圖3所示，包含從連接盤42引出的，分別沿著與第l直線 110交叉的方向延伸的多個配線44。如圖3所示，分別從正對著同一第2 組320的電極20的一組連接盤42引出的一組配線44，也可以從連接盤 42的、沿第1直線110兩側中相同的一側引出。並且，如圖3所示，從與 相鄰的2個第2組320的電極20相對的連接盤42中引出的配線44可以 分別向相反方向延伸。
在與本實施方式相關的半導體裝置中，如圖1所示，半導體晶片10 搭載到基片30上。半導體晶片10如圖3或圖4所示，按照電極20對著 連接盤42那樣搭載。並且，電極20和連接盤42電連接。由於電極20和 連接盤42電連接，因此電極20和配線圖案40電連接。電極20和連接盤 42的電連接如圖4所示，通過兩者接觸來實現的。或者，在電極20和連 接盤42之間介入導電顆粒，通過該該導電顆粒實現兩者電連接(圖中未 示)。或者，電極20和連接盤42的電連接中也可以利用合金結合(例如 Au—Au或Au—Su接合)。
應用了本發明的實施方式半導體裝置，如圖4所示，還具有將半導體 晶片10固定在基片30上的增強部25。通過增強部25能提高半導體裝置 的可靠性。增強部25的材料可以是樹脂，但是，不僅局限於此。
與本實施方式相關的半導體裝置如上述那樣結構。下面，說明其製造 方法。
與本實施方式相關的半導體裝置的製造方法，包括將具有多個電極20 的半導體晶片10，按照電極20對著配線圖案40那樣搭載到形成包含多個 連接盤42的配線圖案40的基片30上，使電極20和配線圖案40保持電 連接。以下對該工序進行說明。
本工序也可以包括準備半導體晶片10的步驟(參照圖2)。半導體芯 片10具有多個電極20。電極20呈面陣狀設置在半導體晶片IO上。電極20按照被分成分別沿多條平行的第1直線110的多個第1組310那樣排列 而成。第1直線110是沿半導體晶片10的一邊延伸的直線。並且，電極 20按照被分成分別沿著與第1直線交叉方向延伸的多個第2直線120的多 個第2組320那樣排列而成。
本工序如圖5所示，也可以包括準備基片30的工序。如圖5所示， 在基片30上形成包含多個連接盤42的配線圖案40。連接盤42按照被分 成分別沿多條平行的第3直線130的多個第3組330那樣排列而成。並且， 配線圖案40包含從連接盤42引出的、分別沿和第3直線130交叉方向延 伸的多個配線44。
本工序包括將半導體晶片10和基片30，按照第1直線110和第3直 線130平行那樣，並且，電極20和連接盤42相對那樣對位的工序(參照 圖3)。 一個第1組310的電極20也可以和任意一個第3組330的連接盤 42相對。並且，電極20和連接盤42電連接。電極20和連接盤42的電連 接，可以由已經公知的任一種方法實現。通過電極20和連接盤42電連接， 電極20和配線圖案40電連接。
並且，也可以經過形成固定半導體晶片10和基片30的增強部25的 工序等，製造半導體裝置l (參照圖l)。 (第2實施方式)
圖6和圖7是為了說明應用了本發明的第2實施方式的半導體裝置的 圖。還有，與本實施方式相關的半導體裝置中，已經說明過的內容只要可 能都可以作為應用。
與本實施方式相關的半導體裝置具有半導體晶片15。圖6是用於說明 半導體15的圖。半導體晶片15包含半導體基片16，設置在半導體基片 16上呈面陣狀的多個電極22。如圖6所示，電極22按照被分成分別沿著 順著半導體基片的1邊延伸的多個平行的第1直線150的多個第1組350 那樣排列而成。另外如圖6所示，電極22按照被分成分別沿多條第2直 線160的多個第2組360那樣排列而成，上述多條第2直線160沿著與第 1直線150交叉方向延伸。第2直線160相對第1直線150傾斜地延伸。 並且，在與本實施方式相關的半導體裝置中，第2直線160包含A直線 162，和配置在A直線162兩側的B直線164和C直線166。如圖6所示，A直線162和B直線164平行地延伸。並且，如圖6所示，A直線162和 C直線166以第1直線150的垂線為對稱軸呈線對稱。
與本實施方式相關的半導體裝置包含半導體基片32，其具有含有多個 連接盤46的配線圖案45 (參照圖7))。半導體晶片15搭載到基片32上。 並且，圖7是與本實施方式相關的半導體裝置的一部分的放大圖，是用於 說明電極22和連接盤46連接狀態的圖。但是，在圖7中，為了說明電極
/■>/■> n:n++"iyjSl j , A"7^+;iE、Ui士 yk、 nM 7業P, 甘U- i , 口 " FIC:二
ZZ ^U遷f女說口、J遷:f女1Ari^，，噴J十寸'l平密門io。
7T且，乂H図/ /71/J、，
按照連接盤46對著電極22那樣配置。
配線圖案45，如圖7所示，包含從連接盤46引出的、和分別沿第l 直線150交叉方向延伸的多個配線47。如圖7所示，從與同一第2組360 的電極22相對的連接盤46引出的一組配線47，可以從連接盤46的、沿 第1直線150兩側中的同側引出。按照前面說明過的，第2直線160包含 A直線162、 B直線164和C直線166。並且，如圖7所示，與沿A直線 162配置的電極22相對的連接盤46中引出的配線47，也可以與正對著沿 B直線164配置的電極22的連接盤46引出的配線47相反方向延伸。並 且，與沿著A直線162配置地電極22相對的連接盤46引出地配線47， 也可以和與沿C直線162配置的電極22相對的連接盤46引出的配線47 相同地方向延伸。
(第3實施方式)
圖8和圖9是用於說明應用了本發明第3實施方式的半導體裝置的圖。 並且，在與本實施方式相關的半導體裝置中，已經說明過的內容只要可能 都可以作為應用。
與本實施方式相關的半導體裝置，具有半導體晶片17。圖8用於是說 明半導體晶片17的圖。半導體晶片17包含半導體基片18和設置在半導 體基片18上，呈面陣狀的多個電極24。如圖8所示，電極24被分成分別 多個平行的第1直線170的多個第1組370排列而成，該多個平行的第1 直線170沿著半導體基片18的一邊延伸。另外，如圖8所示，電極24被 分成分別沿多個第2直線180的多個第2組380排列而成，多個第2直線 180沿著與第1直線170交叉方向延伸。第2直線180相對第1直線170 斜著延伸。並且，在與本實施方式相關的半導體裝置中，相鄰的兩個第2直線180以第1直線170為對稱軸線對稱。
與本實施方式相關的半導體裝置包含基片34，其具有含有多個連接盤 49的配線圖案48 (參照圖9)。圖9是與本實施方式相關的半導體裝置的 一部分的放大圖。半導體晶片17搭載到基片34上。並且，如圖9所示， 按照連接盤49與電極24相對那樣配置。
配線圖案48，如圖9所示，包含從連接盤49引出的、分別在第l直 線170交叉的方向延伸的多個配線50。如圖9所示，從與同一第2組380 的電極24相對的連接盤49中引出的一組配線50，也可以從連接盤49的、 沿第1直線170兩側中的同側引出。並且，如圖9所示，從與相鄰的兩個 第2組380的電極24相對的連接盤49中引出的配線50可以分別沿相同 的方向延伸。此時，也可以是所有的配線50向相同的方向延伸。 (第4實施方式)
圖10和圖11是用於說明應用了本發明第4實施方式的半導體裝置的 圖。並且，在與本實施方式相關的半導體裝置中，已經說明過的內容只要 可能都可以作為應用。
與本實施方式相關的半導體裝置具有晶片60。圖IO是用於說明半導 體晶片60的圖。半導體晶片60具有半導體基片62和設置在半導體基片 62上的、呈面陣狀的多個電極70。如圖10所示，電極70按照被分成分 別沿著的多個第1組410排列而成，該多條平行的第1直線210沿著半導 體基片62的一邊延伸。另外，如圖10所示，電極70按照被分成分別沿 與第1直線210交叉方向延伸的多個第2直線220的多個第2組420那樣 排列而成。並且，如圖10所示，第2直線220沿第1直線210的交叉方 向延伸。.
本實施方式半導體裝置包括基片80，該基片80具有含有多個連接盤 92的配線圖案84 (參照圖11)。圖11是與本實施方式相關的半導體裝置 的一部分的放大圖。半導體晶片60搭載到基片80上。並且，連接盤92 配置在與電極70相對的位置。如圖ll所示，與同一第2組420的電極70 相對的一組連接盤92，也可以在沿第1直線210兩側中的同側以不同的長 度突出，按照沿任一個第2直線220的排列順序長那樣形成。
配線圖案84，如圖11所示，包括從連接盤92引出的、分別沿與第l
12直線210交叉方向延伸的多個配線94。如圖11所示，從與同一第2組420 的電極70相對的連接盤92中引出的一組配線，可以連接盤92的、從沿 著第1直線210兩側中的同側引出。並且，分別與同一第2組420的電極 70相對的一組連接盤92中引出的一組配線，也可以從鄰近任一第1連接 盤中引出的一個配線94的、在第1連接盤的突出方向兩側，配置次於第1 連接盤的突出長度的1個第2連接盤引出的一條配線94。
圖12表示具有應用了本發明實施方式的半導體裝置的顯示設備 1000。顯示設備1000可以是例如，液晶顯示設備和EL (Electrical Luminescence)顯示設備。而且，對於具有半導體裝置1的電子設備還有 分別如圖3所示的筆記本式個人計算機2000和圖14所示的便攜電話機 3000。
並且，本發明不局限於上述的實施方式，可以存在各種變形。例如， 本發明包含與實施方式中說明過的結構實質上一致的結構(例如，功能， 方法和結果同一的結構，或者目的和效果一致的結構)。另外，本發明包 含替換實施方式中說明的結構中非本質部分的結構。還有本發明包含和實 施方式中說明的結構能起同樣作用效果的結構或實現同樣目的的結構。另 外，本發明包括在實施方式中說明過的結構中添加公開技術的結構。
權利要求
1、一種半導體晶片，其特徵在於，具有半導體基片，其具有元件形成區域的能動面，該元件形成區域形成有集成電路元件，多個電極，其在上述能動面上呈面陣狀設置在包括上述元件形成區域的至少一部分的區域，按照被分成分別沿著多條平行的第1直線的多個第1組，並且，被分成分別沿著多條第2直線的多個第2組那樣排列而成，其中，上述多條平行的第1直線沿著上述半導體基片的一邊延伸，上述多條第2直線沿著與上述第1直線交叉的方向延伸。
2、 根據權利要求l所述的半導體晶片，其特徵在於， 上述第2直線相對於第1直線傾斜地延伸。
3、 根據權利要求2所述的半導體晶片，其特徵在於， 相鄰的兩條上述第2直線平行延伸。
4、 根據權利要求2所述的半導體晶片，其特徵在於， 相鄰的兩個上述第2直線，以上述第1直線的垂線為對稱軸呈線對稱。
5、 根據權利要求2所述的半導體晶片，其特徵在於， 上述多個第2直線包括A直線，配置在緊靠上述A直線兩側的B直線和C直線，上述A直線和B直線平行地延伸，上述A直線和C直線以第1直線 的垂線為對稱軸呈線對稱。
6、 根據權利要求l所述的半導體晶片，其特徵在於， 上述第2直線沿著與上述第1直線垂直的方向延伸。
全文摘要
一種集成電路設計自由度高的半導體晶片和半導體裝置及其製造方法。半導體晶片包含形成集成電路(13)的半導體基片(12)。半導體晶片具有多個電極(20)，呈面陣狀設置在半導體基片(12)上，被分成分別沿多條平行的第1直線(110)的多個第1組(310)進行排列，半導體基片(12)內部保持電連接。
文檔編號H01L21/56GK101483161SQ200910006138
公開日2009年7月15日 申請日期2004年12月8日 優先權日2003年12月24日
發明者湯澤秀樹 申請人:精工愛普生株式會社