用於執行分層解碼的分層解碼器和方法

2023-08-13 08:55:46

專利名稱：用於執行分層解碼的分層解碼器和方法
技術領域：
本發明的 一些實施例關於利用前向糾錯(FEC )技術的通信系統， 包括無線和有線通信系統。本發明的一些實施例關於數據存儲系統。 一些實施例關於執行分層解碼的解碼器，包括低密度奇偶檢驗 (LDPC)解碼器。
背景技術：
通信系統在接收器處採用各種形式的FEC技術來補償錯誤。在無 線通信網絡中，在發射器處，在傳輸之前，可以在每個數據塊中增加 附加的糾錯位，如奇偶檢驗位。在接收器處，解碼器使用這些附加位 來幫助恢復所傳送的原始數據位。 一些無線系統利用低密度奇偶檢驗 (LDPC)碼，這些LDPC碼是由奇偶檢驗矩陣指定的線性塊碼。在 一些情況下，LDPC編碼可以提供比一些無線網絡所使用的一些巻積 碼高的編碼增益。 一些系統使用LDPC碼，這些LDPC碼可以利用為 塊置換LDPC碼傳遞的消息通過分層LDPC解碼法或turbo解碼法來 解碼。LDPC碼的分層解碼還可改善LDPC碼的編碼增益。
LDPC編碼的信號的分層解碼屬硬體和處理密集型，從而導致重 量、尺寸、複雜度和/或功率消耗的增加。這些都是顯著的缺點，尤其 對於可攜式無線通信設備來說更是如此。
因此，普遍需要不那麼需要硬體和/或不那麼密集處理的用於分層 解碼LDPC編碼的數據的解碼器和方法、以及使用更少功率的用於分 層解碼LDPC編碼的數據的解碼器和方法。普遍需要用於分層解碼無 線和有線通信系統的LDPC編碼的數據的解碼器和方法、以及用於在 數據存儲系統中分層解碼LDPC編碼的數據的解碼器和方法。


圖1是根據本發明的一些實施例的多載波接收器的框圖2是根據本發明的一些實施例的解碼器的操作圖3是才艮據本發明的一些實施例的分層LDPC解碼過程的流程
圖4是根據本發明的一些實施例的數據存儲系統的框圖。
具體實施例方式
以下描述和附圖充分地說明了本發明的具體實施例以使本領域 的技術人員能夠實現它們。其它實施例可以包含結構、邏輯、電、過 程和其它變化。實例只是代表可能的變型。除非明確需要，否則各個 組件和功能可以任選，並且操作順序可變。 一些實施例的部分和特徵 可以包含在其它實施例的部分和特徵中、或替代其它實施例的部分和 特徵。權利要求中闡述的本發明的實施例涵蓋那些權利要求的所有可 用的均等物。本文將本發明的實施例個別稱為或統稱為術語"發明"， 這只是為了方便起見，而不是用於將本申請的範圍限於任何單個發明 或發明概念(如果實際上公開了多於一個發明或發明概念)。
圖1是根據本發明的一些實施例的多載波接收器的框圖。接收器 100通過天線101接收射頻(RF)信號，處理所接收的信號，並生成 經解碼的位流117。圖1中將接收器100視為是可以接收和處理諸如 正交頻分復用(OFDM)信號和正交頻分多址(OFDMA)信號的多 載波信號的多載波接收器，但本發明的範圍不限於這方面。
接收器100可以包括用於將所接收的信號下變頻的射頻(RF)電 路102和用於將所接收的信號數位化並生成數字時域信號105的模擬 -數字轉換(ADC)電路104。接收器100還可包括用於校正所接收的 信號中存在的任何頻率偏移的頻率校正電路106。在一些實施例中， 接收器100還可包括用於從經頻率校正的時域信號107中移除循環前 綴的循環前綴移除電路108。接收器100還可包括用於對數字時域信號109執行傅立葉變換以生成頻域信號111的傅立葉變換(FT)電路 110。在一些實施例中，傅立葉變換電路110可以為所接收的多載波 通信信號的每個副載波提供頻域信號。在一些實施例中，傅立葉變換 電路110可以執行諸如快速傅立葉變換(FFT)的離散傅立葉變換 (DFT)，但本發明的範圍不限於這方面。
接收器100還可包括用於基於頻域信號111為各個副載波生成信 道估計值131的頻域信道估計器130。在一些實施例中，信道估計值 (estimates"31可以包括每個數據副載波的權重。接收器IOO還可包括 用於基於信道估計值131來對頻域信號111的副載波加權以生成經信 道均衡的頻域信號113的信道均衡器112。根據一些實施例，通過信 道均衡器112來施加權重可以有助於補償通信信道的影響，通過該通 信信道可能已傳播所接收的信號。在一些實施例中，信道均衡器112 可以基本上抵消通信信道的影響。在一些實施例中，經信道均衡的頻 域信號113可以包括用於每個數據副栽波的符號，如正交調幅(QAM) 符號，但本發明的範圍不限於這方面。
接收器100還可包括用於解調經信道均衡的頻域信號113並為每 個數據副栽波生成位度量115的解調器114。在一些實施例中，符號 解調器114可以是用於解調QAM符號的QAM解調器。接收器100 還可包括用於對位度量115執行糾錯解碼操作以生成經解碼的位流 117的解碼器116。在這些實施例中，位度量115可以表示概率(例 如，軟位而不是實際的硬位)，這些概率可以用下文將更詳細論述的 軟判決解碼技術來解碼。
在一些實施例中，解碼器116可以是執行分層解碼的低密度奇偶 檢驗(LDPC)解碼器。在一些實施例中，用經編碼的輸入數據來將 解碼器116的存儲器初始化，並用更新後的外部可靠性(extrinsic reliabilities)的和來更新該存儲器。在預定次數的迭代之後，從存儲器 提供經解碼的輸出數據。在一些實施例中，對於每一層LDPC碼，可 以用經編碼的輸入數據來將列-和存儲器初始化，並且可以用更新後的外部可靠性的列的和來更新該列-和存儲器。更新後的外部可靠性可以 通過處理列-和存儲器中的當前數據與消息存儲器中的 一層更新後的
外部可靠性之差(differences)而生成。在這些實施例中，在預定次數的 迭代之後，解碼器116可以從列-和存儲器提供對應於經解碼的位流 117的經解碼的輸出數據。解碼器116的這些實施例將在下文更詳細 地論述。
在一些實施例中，解碼器116可以基於預定LDPC碼的奇偶檢驗 矩陣來執行LDPC分層解碼操作。適合供解碼器116使用的一些LDPC 碼可以包括準循環(QC ) LDPC碼，其中奇偶檢驗矩陣包括為零矩陣、 單位矩陣或循環偏移單位矩陣的子方陣，但本發明的範圍不限於這方 面。
在一些實施例中，接收器100還可在解碼器116的操作之前執行 解交織操作。在這些實施例中的一些實施例中，解交織操作可以^^f 硬位塊或位度量塊115的塊解交織操作，^f旦本發明的範圍不限於這方 面。在一些擴頻實施例中，接收器100不需要包括循環前綴移除電路 108、傅立葉變換電路110、頻域信道估計器130和信道均衡器112。
儘管圖1示出適用於無線多栽波通信信號的通信的本發明的一些
有線線路(wireline))通信信號的通信，包括射頻(RF)傳輸和光 信號傳輸。 一些實施例適用於擴頻信號，包括碼分多址(CDMA)和 補碼鍵控(CCK)信號。本發明的一些其它實施例適用於利用LDPC 碼來存儲數據的數據存儲系統。這些實施例將在下文更詳細地論述。
儘管圖中將接收器100示為具有數個獨立的功能元件，但其中一 個或多個功能元件可以組合，並且可以通過諸如包括數位訊號處理器 (DSP)的處理元件的軟體配置元件、和/或其它硬體元件的組合來實 現。例如， 一些元件可以包括一個或多個微處理器、DSP、專用集成 電路(ASIC)、以及用於至少執行本文描述的功能的各種硬體和邏輯 電路的組合。在一些實施例中，接收器100的功能元件可以指在一個或多個處理元件上操作的 一個或多個進程。
在一些實施例中，接收器100可以是通過多載波通信信道傳送 OFDM通信信號的無線通信設備的一部分。多載波通信信道可以位於 預定頻語內，並且可以包括多個正交副載波。在一些實施例中，多載 波信號可以由緊鄰的OFDM副載波來定義。每個副載波可以在其它副 載波的基本中心的頻率處具有空值，和/或每個副栽波可以在符號周期 內具有整數個循環，但本發明的範圍不限於這方面。在一些實施例中， 接收器100可以根據諸如OFDMA的多址技術通信，但本發明的範圍 不限於這方面。在一些實施例中，接收器100可以是利用擴頻信號通 信的無線通信設備的一部分，但本發明的範圍不限於這方面。
在一些實施例中，接收器100可以是通信站(例如，包括無線保 真(WiFi)通信站的WLAN通信站)、接入點(AP )或移動站(MS ) 的一部分。在一些寬帶無線接入(BWA)網絡實施例中，接收器100 可以是諸如微波接入全球互操作(WiMax)通信站的BWA網絡通信 站的一部分，但本發明的範圍不限於這方面，因為接收器100可以是 幾乎任何無線通信設備的一部分。在一些實施例中，接收器100可以 是可攜式無線通信設備的 一部分，可攜式無線通信設備例如為個人數 字助理(PDA)、具有無線通信能力的膝上型或可攜式計算機、網絡 平板計算機、無線電話、無線耳機、尋呼機、即時消息設備、數碼相 機、接入點、電視、醫療設備(如心率監視器、血壓監視器等)、或 可以無線接收和/或發送信息的其它設備。
在一些實施例中，接收器100接收的通信信號的頻譜可以包括5 千兆赫(GHz)頻語或2.4 GHz頻鐠。在這些實施例中，5 GHz頻語 可以包括在約4.9 - 5.9 GHz範圍內的頻率，而2.4 GH頻譜可以包括在 約2.3-2.5GHz範圍內的頻率，但本發明的範圍不限於這方面，因為 其它頻譜也同樣適合。在一些BWA網絡實施例中，通信信號的頻鐠 可以包括介於2-11 GHz之間的頻率，但本發明的範圍不限於這方面。
在一些實施例中，接收器100可以根據無線區域網的特定通信標準(例如，電氣和電子工程師協會(正EE)標準，包括IEEE 802.1 l(a)、 802.11(b)、 802.11(g)、 802.11(h)和/或802.11(n))和/或建議規範來接 收信號，但本發明的範圍不限於這方面，因為它們還可適於根據其它 技術和標準來發送和/或接收通信。在一些BWA網絡實施例中，接收 器100可以根據無線城)或網(WMAN)的正EE 802.16-2004和IEEE 802.16(e)標準(包括其變型和演進)來接收信號，但本發明的範圍不 限於這方面，因為接收器100還可適於根據其它技術和標準來發送和 /或接收通信。關於IEEE 802.11和IEEE 802.16標準的更多信息，請 參見2005年5月的"信息技術的IEEE標準-系統間的遠程通信和信 息交換"-區域網-具體要求-ll部分"無線LAN介質接入控制(MAC) 和物理層(PHY) ， ISO/IEC 8802-11: 1999"，以及城域網-具體要求 -16部分"固定寬帶無線接入系統的空中接口"，及相關修訂/版本 ("IEEE Standards for Information Technology Telecommunications and Information Exchange between Systems" Local Area Networks腸 Specific Requirements - Part 11 "Wireless LAN Medium Access Control (MAQ and Physical Layer (PHY), ISO/EEC 8802-11: 1999," and Metropolitan Area Networks - Specific Requirements - Part 16: "Air Interface for Fixed Broadband Wireless Access Systems," May 2005 and related amendments/versions)。
在一些實施例中，接收器100可以根據諸如稱為全球移動通信系 統(GSM)的泛歐洲移動系統標準的標準來通信。接收器100還可根 據諸如通用分組無線電業務(GPRS)分組數據通信業務的分組無線 電業務來通信。在一些實施例中，接收器100可以根據下一代GSM 的通用行動電話系統(UMTS)通信，其中UMTS可以例如根據2.5G 和3G無線標準(參見2000年3月的3GPP技術規範，3.2.0版)來實 現通信技術。在這些實施例中的一些實施例中，接收器100可以利用 分組數據協議(PDP)來提供分組數據業務(PDS)。在一些實施例 中，接收器IOO可以根據其它標準或其它空中接口通信，包括與增強 型GSM演進數據(EDGE)標準(參見2000年3月的3GPP技術規範，3.2.0版)兼容的接口，但本發明的範圍不限於這方面。
在一些多輸入多輸出(MIMO)實施例中，接收器100還可包括 兩個或兩個以上接收信號路徑。其中，每個接收信號路徑可以具有獨 立的天線、RF電路和ADC電路，但本發明的範圍不限於這方面。天 線101可以包括一個或多個定向或全向天線，包括例如偶極子天線、 單極子天線、貼片天線、環形天線、微帶天線、或其它類型的適於接 收RF信號的天線。在一些MIMO實施例中，可以〗吏用兩個或兩個以 上天線。在一些實施例中，不是使用兩個或兩個以上天線，而是可以 使用具有多個孔的單個天線。在這些實施例中，每個孔都可視為是一 個獨立的天線。在一些實施例中，每個天線可以有效地分離以利用空 間分集和在每個天線與發送無線通信設備之間導致的不同的信道特 性。在一些實施例中，天線可以分離遠至1/10波長或更遠，但本發明 的範圍不限於這方面。
圖2是根據本發明的一些實施例的解碼器的操作圖。解碼器200 可以適合用作解碼器116 (圖1)，但其它配置也是合適的。解碼器 200還可適合用於其它接收器，並且還可適合用於有線線路通信設備 和數據存儲系統和設備。
根據一些實施例，解碼器200包括用於存儲多層更新後的外部可 靠性塊的消息存儲器206和用於存儲稱為列-和數據的更新後的輸入 軟位的列-和存儲器204。存儲在消息存儲器206中的多層更新後的外
儲器206和列-和存儲器204中示出的塊用於說明數據塊。
解碼器200還包括用於將來自列-和存儲器204的列-和數據205 的對應軟位減去一層更新後的外部可靠性207的減法元件208。解碼 器200還包括用於根據由減法元件208提供的軟位209生成經過更新 的外部可靠性213的層處理器212。解碼器還包括求和元件216，該 求和元件216用於將由層處理器212生成的更新後的外部可靠性213 與軟位215相加以生成列-和數據217用於存儲在列-和存儲器204中。在一些實施例中，解碼器200還可包括最初用於將輸入數據201 路由到列-和存儲器204的復用器202。復用器(MUX) 202隨後可以 在多次子迭代中的每次子迭代之後將來自求和元件216的列-和數據 217路由到列-和存儲器204。在一些實施例中，存儲在列-和存儲器204 中的列-和數據可以包括對應於當前存儲在消息存儲器206中的奇偶 檢驗矩陣的一列的更新後的外部可靠性的和。該數據最初可以與輸入 數據塊201 —起求和。在一些實施例中，輸入數據201可以包括稱為 軟位或位度量的輸入可靠性。在一些實施例中，輸入數據201可以對 應於位度量(listmetrics)115 (圖1)。
在一些實施例中，在每次子迭代期間，層處理器212可以重新計 算存儲在消息存儲器206的一層中的數據以更新該層的外部可靠性。 在一些實施例中，對於每次子迭代，可以將消息存儲器206的下一層 中的外部可靠性提供給減法元件208，減法元件208可以將包括存儲 在列-和存儲器204中的列-和數據的軟位減去這些外部可靠性，以便 供層處理器212用於為該層生成更新後的外部可靠性。
在一些實施例中，對於每次子迭代，層處理器212可以根據由減 法元件208提供的軟位209來生成更新後的外部可靠性213。對於每 次子迭代，求和元件216可以將由層處理器212為當前子迭代生成的 更新後的外部可靠性213與由減法元件208提供的之前子迭代的軟位 215相加以生成列-和數據217用於存儲在列-和存儲器204中。在這些 實施例中的一些實施例中，解碼器200還可包括用於向求和元件216 提供從減法元件208接收的來自之前子迭代的軟位215的延遲元件 214。軟位215可以包括來自之前子迭代的列-和數據。這將允許求和 元件216為當前子迭代生成列-和數據。在一些實施例中，延遲元件 214可以是延遲線，但本發明的範圍不限於這方面。
在一些實施例中，在預定次數的迭代之後，存儲在列-和存儲器 204中的一些數據可以包括對應於包括輸入數據201的軟位塊的輸出 數據塊225。在這些實施例中，包括輸入數據201的軟位塊可以具有大於輸出數據塊225的位數。每次迭代可以包括與LDPC碼的層數對 應的子迭代數。在一些實施例中，當輸入數據塊201具有n x L軟位 塊時，每個輸出數據塊225可以具有(n-m)xL個輸出位，其中L是奇 偶檢驗矩陣的子矩陣的大小。輸出位可以是硬位，但本發明的範圍不 限於這方面，因為輸出位可以替代地包括軟位。在一些實施例中，每 個輸出數據塊225可以包括輸出數據字。在一些實施例中，L可以在 24-96範圍內，n可為24，且m可在2-12範圍內，《旦本發明的實施例 同樣適用於更少或更大的L、 n和m值。
在一些實施例中，當子迭代數等於LDPC碼的層數時，層數可以 對應於消息存儲器206中的層(如行)數。對於每次子迭代，層處理 器212可以處理和更新一層數據。為生成每個輸出數據塊225而執行 的總迭代數取決於碼性質，並且可以預先確定。在一些實施例中，子 迭代數可以在2-20範圍內，並且迭代數可以在約10-20或更大的範圍 內，^f旦本發明的範圍不限於這方面。
在一些實施例中，解碼器200還可包括用於生成控制信號211A、 211B、 211C和211D的控制電路210。控制信號211C可以使復用器 202最初將輸入數據201路由到列-和存儲器204並隨後在每次子迭代 之後使復用器202將來自求和元件216的列-和數據217路由到列-和 存儲器204。控制信號211A可以對於每次子迭代從消息存儲器206 中選擇 一 層更新後的夕卜部可靠性(a layer of updated extrinsic reliabilities),並且可以尋址消息存儲器206的選定層中的每個塊內的
存儲器206中。控制信號211A還可從減法元件208中排除消息存儲 器206中對應於奇偶檢驗矩陣的空子矩陣的塊。控制信號211B可以 對每次子迭代為減法元件208從列-和存儲器204中選擇列-和數據， 並且可以在預定次數的迭代之後從列-和存儲器204中選擇碼字作為 輸出數據225。
在一些實施例中，對於所接收的每個輸入數據塊201，可以將存儲在消息存儲器206中的更新後的外部可靠性初始化為零。存儲在消 息存儲器206中的更新後的外部可靠性可以包括對於每次子迭代更新 一次的外部消息。在這些實施例中，對於每次子迭代，層處理器212 基於LDPC碼所基於的奇偶檢驗矩陣的一層來重新計算存儲在消息存 儲器206中的一層更新後的外部可靠性的外部可靠性。在這些實施例
零，並在生成每個輸出數據225碼字之後(即，在每次預定次數的總 迭代之後)再次初始化為零。
在一些多栽波和OFDM實施例中，輸入數據201可以通過解調對 應於信道均衡頻域信號113 (圖1)的多個頻域符號調製副載波而生 成，所述信號113根據所接收的OFDM信號而生成。在一些其它實施 例中，輸入數據201可以通過解調數字調製信號而生成。數字調製信 號可以由從無線系統中的天線輸入下變頻得到的模擬信號或由有線 系統中的模擬信道輸入生成，但本發明的範圍不限於這方面。
不同於利用基於奇偶檢驗矩陣的多個加法器的 一 些常規解碼器， 解碼器200利用獨立於奇偶檢驗矩陣的兩個加法器(即，求和元件216 和減法元件208 )。因此，解碼器200可以適合用作能夠基於多個LDPC 碼解碼數據的可編程解碼器，但本發明的範圍不限於這方面。在一些 實施例中，解碼器200可以使用比一些常規解碼器少數倍的存儲器。 此外，解碼器200不需要執行額外計算來確定輸出數據，因為在每次 子迭代之後以及在每次迭代之後，解碼結果都存儲在列-和存儲器204 中。
在這些可編程實施例中的一些實施例中，LDPC碼可以由控制信 號211A-211D定義。在這些實施例中，控制電路210可以根據特定 LDPC碼的奇偶檢驗矩陣生成控制信號211A-211D。在這些實施例中， 奇偶檢驗矩陣可以存儲在控制電路210中。在一些實施例中，可以在 控制電路210中重寫奇偶檢驗矩陣信息，以便允許為不同的LDPC碼 改變奇偶檢驗矩陣。在這些實施例中，控制信號211A可以確定LDPC碼的層數和被排除的塊(即，奇偶檢驗矩陣中的空子矩陣)的位置。
控制信號211A還可以尋址每個塊中用於讀取/寫入的元素、和/或指定 一層的每個塊中的元素如何參與奇偶檢驗。在這些實施例中，控制信 號211B可以尋址列-和存儲器204的塊中的元素，並且可以確定外部 可靠性和更新後的輸入可靠性的地址的關係。在這些實施例中，控制 信號211B還可以確定輸出數據字的大小。在這些實施例中，控制信 號211C可以確定輸入碼字的大小。
儘管圖2中將解碼器200示為具有數個獨立的功能元件，但其中 一個或多個功能元件可以組合，並且可以通過諸如包括數位訊號處理 器(DSP)的處理元件的軟體配置元件、和/或其它硬體元件的組合來 實現。例如， 一些元件可以包括一個或多個微處理器、DSP、專用集 成電路(ASIC)、以及用於至少執行本文描述的功能的各種硬體和邏 輯電路的組合。在一些實施例中，解碼器200的功能元件可以指在一 個或多個處理元件上操作的一個或多個進程。在一些實施例中，解碼 器200的功能元件可以在一個或多個現場可編程門陣列(FPGA)中 實現。
圖3是根據本發明的一些實施例的分層LDPC解碼過程的流程 圖。過程300可以由諸如解碼器200 (圖2 )的分層LDPC解碼器來 執行，但其它解碼器配置也可用於執行過程300。
操作302包括用輸入可靠性來將列-和存儲器初始化。在一些實施 例中，作為操作302的一部分，復用器202 (圖2)可以用輸入數據 201 (圖2)的軟位塊來將列-和存儲器204 (圖2)初始化。在一些實 施例中，操作302還可用零來將消息存儲器206 (圖2 )初始化。
操作304包括將列-和存儲器中的列-和數據減去來自消息存儲器 的層的消息。在一些實施例中，操作304可以由減法元件208 (圖2) 來執行，減法元件208可以將列-和存儲器204 (圖2 )中的當前數據 減去消息存儲器206 (圖2)的一層數據。
操作306包括利用解碼算法來處理來自操作304的軟位以生成更新後的外部可靠性。在一些實施例中，操作306可以由層處理器212 (圖2)來執行，層處理器212可以對減法元件208 (圖2)的輸出進 行操作。在一些實施例中，層處理器212 (圖2)可以基於LDPC碼 的奇偶檢驗矩陣的 一層來執行解碼算法，但本發明的範圍不限於這方 面。
操作308包括將更新後的外部可靠性存儲回消息存儲器中。在一 些實施例中，可以用在操作306中生成的數據來替換消息存儲器206 (圖2)的當前層中的數據。
操作310包括將外部可靠性與操作304的結果求和以修訂列-和數 據。在一些實施例中，操作310可以由求和元件216 (圖2)來l^f亍， 並且來自之前迭代的更新後的外部可靠性可以是由延遲元件214 (圖 2)提供的列-和數據，以使得在操作310中生成的數據可以包括消息 存儲器206 (圖2)中的數據列的和。
操作312包括將操作310的結果存儲在列-和存儲器中。在一些實 施例中，復用器202 (圖2)可以配置成用於將來自求和元件216 (圖 2)的輸出路由到列-和存儲器204 (圖2)。
操作314包括對LDPC碼的每一層重複操作304-312。在一些實 施例中，對於消息存儲器中的每一層，可以重複操作304-312 —次(即， 每次子迭代重複一次)。
操作316包括對預定次數的迭代重複操作304-312。在操作316 期間，每次迭代都可更新消息存儲器206 (圖2)的每一層的外部可 靠性。
操作318包括從列-和存儲器提供數據塊作為輸出數據塊。在一些 實施例中，操作318可以包括從列-和存儲器204 (圖2 )讀取數據。
操作320包括對下一個輸入數據塊重複操作302-318。以此方式， 可以為下一個輸入數據塊生成下一個輸出數據塊。
儘管將過程300的各個操作作為獨立操作進行了說明和描述，但 各個操作中的一個或多個操作可以同時執行，並且不要求按所示順序執行這些操作。
圖4是根據本發明的一些實施例的數據存儲系統的框圖。數據存
單元402。數據存儲系統400還可包括用於解碼從數據存儲單元402 檢索的輸入數據塊405以生成輸出數據塊407的解碼器406。在一些 實施例中，解碼器200 (圖2 )可以適合用作解碼器406,但其它解碼 器配置也是合適的。在一些實施例中，數據存儲系統400還可包括用
以作為輸入數據塊405的數據讀取單元404。在一些實施例中，輸入 數據塊405可以包括軟位塊，並且輸出數據塊407可以是位流的一部 分。數據存儲單元402可以包括幾乎任何類型的能夠存儲數字數據的 機器可讀介質。在一些實施例中，控制電路210 (圖2)可以生成用 於指示數據讀取單元404從數據存儲單元402讀取數據塊的控制信 號。
除非另外明確說明，否則諸如處理、計算、演算、確定、顯示等 術語可以指可以操縱表示成處理系統的寄存器和存儲器內的物理(如 電子)量的數據並將該數據變換為類似地表示成該處理系統的寄存器 或存儲器內的物理量的其它數據的一個或多個處理或計算系統或類 似設備、或其它這樣的信息存儲、傳輸或顯示設備的動作和/或進程。 此外，如本文所用，計算設備包括與計算機可讀存儲器耦合的一個或 多個處理元件，其中計算機可讀存儲器可以是易失性或非易失性存儲 器或其組合。
本發明的一些實施例可以在硬體、固件、軟體或其組合中實現。 本發明的實施例還可以作為存儲在機器可讀介質上的指令來實現，至 少一個處理器可以讀取和執行這些指令以執行本文描述的操作。機器 可讀介質可以包括用於存儲或傳送以機器(如計算機)可讀的形式的 信息的任何機制。例如，機器可讀介質可以包括只讀存儲器(ROM)、 隨機存取存儲器(RAM)、磁碟存儲介質、光存儲介質、閃速存儲器設備、電、光、聲或其它形式的傳播信號(如載波、紅外信號、數字 信號等)等。
提供了摘要以遵照要求摘要的37 C.F.R. Section 1.72(b),摘要使 讀者能弄清技術公開的性質和要點。提交時應明白，它不用於限制或 解釋權利要求的範圍或意義。
在以上詳細描述中，為精簡本公開，偶爾將各個特徵集中在單個 實施例中。不應將本公開方法解釋為反映這樣一個意圖，即本主題所 主張的實施例需要比每個權利要求中明確敘述的特徵更多的特徵。而 是，如隨附權利要求所反映的那樣，本發明在於比單個^Hf實施例的 所有特徵少的特徵。因此，隨附權利要求由此結合於詳細描述，每個 權利要求各自代表一個獨立的優選實施例。
權利要求
1. 一種解碼器，包括消息存儲器，用於存儲多層更新後的外部可靠性塊；列-和存儲器，用於存儲包括列-和數據的軟位；減法元件，用於將所述列-和數據的對應軟位減去一層所述更新後的外部可靠性；層處理器，用於根據所述減法元件提供的軟位生成所述更新後的可靠性；以及求和元件，用於將所述層處理器生成的所述更新後的外部可靠性與所述減法元件提供的之前子迭代的軟位相加，以生成所述列-和數據。
2. 如權利要求1所述的解碼器，還包括復用器，所述復用器用於 最初將輸入數據路由到所述列-和存儲器並隨後在多次子迭代中的每 次子迭代之後將來自所述求和元件的所述列-和數據路由到所述列-和 存儲器，其中所述列-和數據包括所述消息存儲器中的更新後的外部可靠 性與所述輸入數據之和。
3. 如權利要求2所述的解碼器，其中對於所述子迭代中的每次子 迭代，選擇所述消息存儲器中的下一層所述更新後的外部可靠性；並 且所述減法元件將存儲在所述列-和存儲器中的列-和數據位減去所 選擇的下一層的所述更新後的外部可靠性。
4. 如權利要求3所述的解碼器，其中對於所述子迭代中的每次子 迭代，所述層處理器根據所述減法元件提供的軟位來生成所述更新後 的外部可靠性，並且對於所述子迭代中的每次子迭代，所述求和元件將所述層處理器的之前子迭代的軟位相加以生成所述列-和數據用於存儲在所述列-和 存儲器中。
5. 如權利要求4所述的解碼器，還包括延遲元件，所述延遲元件 用於向所述求和元件提供從所述減法元件接收的來自之前子迭代的 軟位，以便允許所述求和元件為當前子迭代生成列-和數據。
6. 如權利要求2所述的解碼器，其中所述輸入數據包括由多載波 接收器的解調器生成的軟位塊，並且所述解碼器是實現分層LDPC解碼的低密度奇偶檢驗(LDPC) 解碼器。
7. 如權利要求6所述的解碼器，其中在預定次數的迭代之後，將儲器中，包括所述輸入數據的所述軟位塊具有大於所述輸出數據塊的 位數，並且每個迭代包括多個所述子迭代。
8. 如權利要求2所述的解碼器，還包括控制電路，所述控制電路 用於生成控制信號以便使所迷復用器最初將所述輸入數據路由到所述列-和存儲器並隨 後在每次子迭代之後將來自所述求和元件的所述列-和數據路由到所 述列-和存儲器；對於每次子迭代為所述減法元件從所述消息存儲器中選擇一層 更新後的外部可靠性；儲器中選擇列-和數據；從所述減法元件排除所述消息存儲器中對應於奇偶檢驗矩陣的 空子矩陣的塊；以及在預定次數的迭代之後，從所述列-和存儲器中選擇碼字作為輸出 數據。
9. 如權利要求1所述的解碼器，其中存儲在消息存儲器中的所述更新後的外部可靠性被初始化為零，並包括對於所述子迭代中的每次 子迭代更新一次的外部消息，對於每次子迭代，所述層處理器基於奇偶^r驗矩陣的一行重新計 算外部可靠性。
10. 如權利要求1所述的解碼器，其中所述解碼器的輸入數據是 通過解調根據接收的正交頻分復用(OFDM)信號生成的多個頻域符 號調製副載波而生成的。
11. 一種用於解碼軟位塊的方法，包括 用輸入數據將存儲器初始化；用通過處理所述存儲器中的當前數據與更新後的外部可靠性之 差而生成的所述更新後的外部可靠性的和來更新所述存儲器；以及 在預定次數的迭代之後，從所述存儲器讀取經解碼的輸出數據。
12. 如權利要求11所述的方法，其中所述存儲器包括列-和存儲 器，並且所述方法還包括將多層更新後的外部可靠性塊存儲在消息存儲器中； 將所述列-和數據的對應軟位減去一層所述更新後的外部可靠性；根據由所述減法提供的軟位來生成所述更新後的可靠性；以及將所述更新後的外部可靠性與通過減法提供的之前子迭代 的軟位相加，以生成所述列-和數據，從而生成包括列-和數據的所述 軟位用於存儲在所述列-和存儲器中。
13. 如權利要求12所述的方法，還包括 最初將輸入數據路由到所述列-和存儲器；以及隨後在多次子迭代中的每次子迭代之後，將來自所述求和元件的 所述列-和數據路由到所述列-和存儲器，其中所述列-和數據包括所述消息存儲器中的更新後的外部可靠性與所述輸入數據之和。
14. 如權利要求13所述的方法，其中對於所述子迭代中的每次子 迭代，所述方法還包括選擇所述消息存儲器中的下一層所述更新後的外部可靠性；以及 將存儲在所述列-和存儲器中的列-和數據位減去所選擇的下一層 的所述更新後的外部可靠性。
15. 如權利要求14所述的方法，其中對於所述子迭代中的每次子 迭代，所述方法還包括根據由減法元件提供的軟位來生成所述更新後的外部可靠性；以及將為當前子迭代生成的所述更新後的外部可靠性與之前子迭代 的軟位相加，以生成所述列-和數據用於存儲在所述列-和存儲器中。
16. 如權利要求15所述的方法，還包括提供來自之前子迭代的軟 位以允許為當前子迭代生成列-和數據。
17. 如權利要求13所述的方法，其中所述輸入數據包括通過解調 多載波接收器而生成的軟位塊，並且所述輸入數據用低密度奇偶檢驗(LDPC)碼編碼。
18. 如權利要求17所述的方法，其中在預定次數的迭代之後，將 對應於包括所述輸入數據的軟位塊的輸出數據塊存儲在所述列-和存 儲器中，包括所述輸入數據的所述軟位塊具有大於所述輸出數據塊的 位數，並且每個迭代包括多個所述子迭代。
19. 如權利要求13所述的方法，還包括生成控制信號以便 最初將所述輸入數據路由到所述列-和存儲器； 隨後在每次子迭代之後將來自所述求和元件的列-和數據路由到所述列-和存儲器；對於每次子迭代為所述減法從所述消息存儲器中選擇一層更新 後的外部可靠性；對於所述子迭代中的每次子迭代為所述減法從所述列-和存儲器中選擇列-和數據；從所述減法排除所述消息存儲器中對應於奇偶檢驗矩陣的空子 矩陣的塊；以及在預定次數的迭代之後，從所述列-和存儲器中選擇碼字作為輸出 數據。
20. 如權利要求12所述的方法，還包括將存儲在消息存儲器中的 任何更新後的外部可靠性初始化，其中所述更新後的外部可靠性包括 對於所述子迭代中的每次子迭代更新一次的外部消息，其中對於每次子迭代，所述方法包括基於奇偶檢驗矩陣的一行來 重新計算外部可靠性。
21. 如權利要求11所述的方法，其中輸入數據是通過解調根據接 收的正交頻分復用(OFDM)信號生成的多個頻域符號調製副載波而 生成的。
22. —種數據存儲系統，包括數據存儲單元，用於存儲用分層低密度奇偶檢驗(LPDC)碼編 碼的數據；以及解碼器，用於解碼從所述數據存儲單元檢索的輸入數據塊並生成 輸出數據塊，所述解碼器包括用於存儲多層更新後的外部可靠性塊的 消息存儲器、用於存儲包括列-和數據的軟位的列-和存儲器、用於將 所述列-和數據的對應軟位減去一層所述更新後的外部可靠性的減法 元件、用於根據所述減法元件提供的軟位生成所述更新後的可靠性的 層處理器、以及用於將所述層處理器生成的所述更新後的外部可靠性 與所述減法元件提供的之前子迭代的軟位相加以生成所述列-和數據 的求和元件。
23. 如權利要求22所述的數據存儲系統，其中在預定次數的迭代 之後，將對應於包括所述輸入數據的軟位塊的輸出數據塊存儲在所述 列-和存儲器中。
24. 如權利要求23所述的數據存儲系統，還包括用於從所述數據 存儲元件讀取所述輸入數據塊的數據讀取單元，並且其中所述解碼器還包括復用器，用於最初將所述輸入數據路由到所述列-和存儲器並列-和數據路由到所述列-和存儲器，其中所述列-和數據包括所述消息存儲器中的更新後的外部可靠 性與所述輸入數據之和。
25. 如權利要求24所述的數據存儲系統，其中對於所述子迭代中 的每次子迭代，選擇所述消息存儲器中的下一層所述更新後的外部可 靠性，並且所述減法元件將存儲在所述列-和存儲器中的列-和數據位減去所 選擇的下一層的所述更新後的外部可靠性。
26. —種多載波接收器，包括解調器，用於通過解調多載波通信信號的副栽波來生成軟位；以及解碼器，用於解碼所述軟位的塊以生成輸出數據，所述解碼器包括-.消息存儲器，用於存儲多層更新後的外部可靠性塊；歹寸-和存儲器，用於存儲包括列-和數據的軟位；減法元件，用於將所述列-和數據的對應軟位減去一層所述更新後的外部可靠性；層處理器，用於根據所述減法元件提供的軟位生成所述更新後的可靠性；以及求和元件，用於將所述層處理器生成的所述更新後的外部可靠性與所述減法元件提供的之前子迭代的軟位相加以生成所述列-和數據。
27. 如權利要求26所述的多栽波接收器，其中所述解碼器還包括復用器，用於最初將包括由所述解調器提供的軟位的輸入數據路 由到所述列-和存儲器並隨後在多次子迭代中的每次子迭代之後將來 自所述求和元件的所述列-和數據路由到所述列-和存儲器，其中所述列-和數據包括所述消息存儲器中的更新後的外部可靠 性與所述輸入數據之和，並且其中在預定次數的迭代之後，將對應於包括所述輸入數據的所述 軟位的塊的輸出數據塊存儲在所述列-和存儲器中。
28. 如權利要求27所述的多載波接收器，其中對於所述子迭代中 的每次子迭代，選擇所述消息存儲器中的下一層所述更新後的外部可 靠性，並且所述減法元件將存儲在所述列-和存儲器中的列-和數據位減去所 選擇的下一層的更新後的外部可靠性。
29. —種提供指令的機器可訪問介質，所述指令在^皮訪問時使機 器執行解碼輸入數據塊的操作，所述操作包括用所述輸入數據將存儲器初始化；用通過處理所述存儲器中的當前數據與更新後的外部可靠性之 差而生成的更新後的外部可靠性的和來更新所述存儲器；以及在預定次數的迭代之後，從所述存儲器讀取經解碼的輸出數據。
30. 如權利要求29所述的機器可訪問介質，其中所述存儲器包括 列-和存儲器，並且所述指令在^^皮進一步訪問時使所述機器將多層更新後的外部可靠性塊存儲在消息存儲器中； 將所述列-和數據的對應軟位減去一層所述更新後的外部可靠性；根據由所述減法提供的軟位生成所述更新後的可靠性；以及 將所述更新後的外部可靠性與由減法提供的之前子迭代的 軟位相加以生成包括列-和數據的所述軟位用於存儲在所述列-和存儲器中。
31.如權利要求30所述的機器可訪問介質，其中所述指令在進一 步被訪問時使所述機器最初將輸入數據路由到所述列-和存儲器；以及隨後在多次子迭代中的每次子迭代之後，將來自所述求和元件的 所述列-和數據路由到所述列-和存儲器，其中所述列-和數據包括所述消息存儲器中的更新後的外部可靠 性與所述輸入數據之和。
全文摘要
本文一般描述用於在無線接收器中解碼軟位塊的解碼器和方法的實施例。還描述和主張其它實施例。在一些實施例中，用經編碼的輸入數據將存儲器初始化，並用外部可靠性的和來更新該存儲器。在預定次數的迭代之後，從存儲器提供經解碼的輸出數據。
文檔編號H03M13/11GK101416399SQ200680054149
公開日2009年4月22日 申請日期2006年3月31日 優先權日2006年3月31日
發明者D·Y·帕夫洛夫, M·Y·利亞克 申請人:英特爾公司