一種時鐘電路和提供時鐘信號的方法

2023-06-21 10:51:01 4

專利名稱：一種時鐘電路和提供時鐘信號的方法
技術領域：
本發明涉及電路技術領域，尤其涉及一種時鐘電路和提供時鐘信號的方法。
背景技術：
通常來講，一個數字集成電路能夠達到的最高可工作頻率Fmax與電路物理特性 P (受製造工藝，老化等因素影響)，工作電壓V和工作溫度T相關，即Fmax = f(P，V，T)。隨著數字集成電路製造線寬的不斷縮小，一方面，晶片製造工藝的隨機性增加，設 計相同的電路在製造出來後，電路物理特性P分布更寬；另一方面，同一物理電路的Fmax對 於電壓V和溫度T等參數的變化更加敏感，以上兩方面均導致數字集成電路的最高可工作 頻率Fmax在更寬範圍內分布。目前，數字集成電路所用的時鐘源，即時鐘產生電路，不論是設置在電路晶片外 的晶體、晶振、TCXO(Temperature Compensate X' tal (crystal) Oscillator,溫度補償型 石英晶體振蕩器)，還是晶片內部的PLL(Phase Lock Loop，鎖相環)、DLL (Delay locked loop，延時鎖定迴路)、分頻電路等，均以頻率穩定為目標，即，在電路物理特性，工作溫度， 工作電壓等不同參數分布條件下儘可能保持輸出時鐘信號的頻率不變。然而，在電路物理特性、工作溫度、工作電壓等參數條件分散的情況下，要求數字 集成電路在恆定頻率下工作，就必須將該數字集成電路的工作頻率設定在最惡劣的參數下 均能工作的頻率以保證的電路穩定工作，例如，將該數字集成電路的工作頻率設定在最高 工作溫度，最低工作電壓或最壞電路物理特性(如最壞的生產工藝)下的工作頻率。由於 數字集成電路在典型參數下的最高可工作頻率遠高於設定的最惡劣參數下的工作頻率，因 此，這種方式限制了數字集成電路潛力的發揮，制約了數字集成電路的性能，還將導致數字 集成電路的功耗增加。

發明內容
本發明的實施例提供一種時鐘電路和提供時鐘信號的方法，能夠有效優化電路性 能。為達到上述目的，本發明的實施例採用如下技術方案一種時鐘電路，包括自適應時鐘產生電路，用於輸出自適應時鐘信號；自適應時鐘驅動電路，用於在所述自適應時鐘信號驅動下工作，所述自適應時鐘 驅動電路的最高可工作頻率大於或等於所述自適應時鐘信號的頻率；其中，當所述自適應時鐘驅動電路的工作條件發生變化時，所述自適應時鐘驅動 電路的最高可工作頻率發生變化，所述自適應時鐘產生電路輸出的自適應時鐘信號的頻 率發生變化，且所述自適應時鐘信號的頻率的變化方向與所述最高可工作頻率變化方向一 致。一種提供時鐘信號的方法，包括
自適應時鐘產生電路輸出自適應時鐘信號，以使自適應時鐘驅動電路在所述自適 應時鐘信號驅動下工作，所述自適應時鐘驅動電路的最高可工作頻率大於或等於所述自適 應時鐘信號的頻率；當所述自適應時鐘驅動電路的工作條件發生變化時，所述自適應時鐘驅動電路的 最高可工作頻率發生變化，所述自適應時鐘產生電路輸出的自適應時鐘信號的頻率發生變 化，且所述自適應時鐘信號的頻率的變化方向與所述最高可工作頻率變化方向一致。本發明實施例提供的時鐘電路和提供時鐘信號的方法，為所述自適應時鐘驅動電 路提供頻率根據該電路的工作條件改變而自適應變化的時鐘信號，也就是說，能夠使所述 自適應時鐘驅動電路隨時工作在等於或接近該電路的最高可工作頻率上，因此，能夠充分 發揮所述自適應時鐘驅動電路的潛力，明顯提高所述自適應時鐘驅動電路的處理速度，進 而有效優化所述自適應時鐘驅動電路的性能。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可 以根據這些附圖獲得其他的附圖。圖1為本發明實施例提供的時鐘電路的一種邏輯結構示意圖。圖2為本發明實施例提供的時鐘電路的另一種邏輯結構示意圖。圖3為本發明實施例提供的時鐘電路的自適應時鐘產生電路的一種電路示意圖；圖4為本發明實施例提供的時鐘電路的自適應時鐘產生電路的另一種電路示意 圖；圖5為本發明實施例提供的時鐘電路的延遲調節電路的一種電路示意圖；圖6為本發明實施例提供的時鐘電路的延遲調節電路的另一種電路示意圖；圖7為本發明實施例提供的時鐘電路的另一種邏輯結構示意圖；圖8為圖7所示的時鐘電路的一種邏輯結構示意圖；圖9為圖7所示的時鐘電路的另一種邏輯結構示意圖；圖10為本發明實施例提供的時鐘電路的另一種邏輯結構示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於 本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他 實施例，都屬於本發明保護的範圍。如圖1所示，本發明實施例提供的時鐘電路，該時鐘電路為數字電路，包括自適應時鐘產生電路1，用於輸出自適應時鐘信號；自適應時鐘驅動電路2，用於在所述自適應時鐘信號驅動下工作，自適應時鐘驅動 電路2的最高可工作頻率大於或等於所述自適應時鐘信號的頻率；當自適應時鐘驅動電路2的工作條件發生變化時，自適應時鐘驅動電路2的最高可工作頻率發生變化，自適應時鐘產生電路1輸出的自適應時鐘信號的頻率發生變化，且 所述自適應時鐘信號的頻率的變化方向與所述最高可工作頻率變化方向一致，即同時增大 或同時減小，保證自適應時鐘驅動電路2的工作可靠性。本發明實施例提供的時鐘電路，能夠為自適應時鐘驅動電路2提供頻率跟隨該電 路的工作條件改變而自適應變化的時鐘信號，也就是說，能夠使自適應時鐘驅動電路2隨 時工作在接近該電路的最高可工作頻率上，因此，能夠充分發揮自適應時鐘驅動電路2的 潛力，明顯提高自適應時鐘驅動電路2的處理速度，進而有效優化自適應時鐘驅動電路2的 性能。具體的，自適應時鐘驅動電路2的工作條件包括自適應時鐘驅動電路2工作時的 電路物理特性、工作電壓和工作溫度等，自適應時鐘驅動電路2的工作條件發生變化包括 自適應時鐘驅動電路2的電路物理特性、工作電壓和工作溫度中的至少一種發生變化，當 上述三種中的至少一種發生改變時，自適應時鐘驅動電路2的最高可工作頻率也隨之改 變，自適應時鐘產生電路1輸出的自適應時鐘信號的頻率也隨之改變。由於自適應時鐘產生電路1輸出的自適應時鐘信號的頻率隨著自適應時鐘驅動 電路2的工作條件的變化而變化，因此，本實施例的時鐘電路，自適應時鐘產生電路1與自 適應時鐘驅動電路2的電路物理特性、工作電壓和工作溫度相同或接近，具體的，在時鐘電 路中，自適應時鐘產生電路1與自適應時鐘驅動電路2的物理位置接近，並屬於相同的電壓 域，以保證兩者的工作溫度相同或相近，工作電壓相同。另外，優選的，自適應時鐘產生電路 1和自適應時鐘驅動電路2由屬於相同基礎單元庫的基礎單元組成。這樣，既能夠保證兩者 的電路物理特性相同或相近，同時，可使兩者的性能，例如延遲性能等，以及對工作條件改 變的敏感度等相似，進一步優化自適應時鐘驅動電路2的性能。需要說明的是，基礎單元庫是大規模數字集成電路的設計的基礎模塊，實現如反 相器，與邏輯，或邏輯，寄存器等數字設計的基礎邏輯功能電路，同時基礎單元庫將製造工 藝的影響抽象為對應的參數，方便了大規模邏輯電路的設計和物理實現。相同的製造工藝 可以有不同供應商提供的多種基礎單元庫，而不同的基礎單元庫隨工作條件變化引起的延 時影響可能差別較大。需要說明的是，本發明實施例的時鐘電路，隨著電路物理特性、工作電壓和/或工 作溫度等改變，自適應時鐘產生電路1輸出的自適應時鐘信號的頻率發生變化，實質上是 由自適應時鐘產生電路1的物理性質決定的，上述工作條件的改變將導致自適應時鐘產生 電路1中信號的傳輸速度發生變化，例如，當自適應時鐘產生電路發生老化時，也就是電路 物理特性發生變化時，該電路中信號傳輸速度發生變化，從而使自適應時鐘產生電路1輸 出的自適應時鐘信號的頻率發生變化。需要指出的是，為了使自適應時鐘驅動電路2穩定正常的工作，自適應時鐘產生 電路1可滿足在自適應時鐘驅動電路2的每個允許的工作條件下，即在特定工作電壓、工 作溫度和電路物理特性，自適應時鐘產生電路1輸出的時鐘信號的頻率均小於自適應時鐘 驅動電路的最高可工作頻率；且，當自適應時鐘驅動電路2的工作條件發生變化時，自適應 時鐘產生電路1輸出的自適應時鐘信號的的頻率變化量與自適應時鐘驅動電路2的最高可 工作頻率的變化量接近。為了使自適應時鐘產生電路1滿足上述條件，進行本發明實施例提供的時鐘電路的設計或配置時，具體的，可按照下述規則進行設計和配置，包括要使自適應時鐘產生電路1與自適應時鐘驅動電路2的工作環境儘可能接近，具 體的，可使兩者在物理位置接近，並屬於相同電壓區域；而且，要使自適應時鐘產生電路1的輸出時鐘信號的工作周期，在自適應時鐘驅 動電路2所有的工作條件下大於該驅動電路的關鍵路徑長度，並在留一定餘量後儘可能與 關鍵路徑長度接近。這裡以及本發明實施例中，關鍵路徑長度意為所有的工作條件下能夠 承受的最小工作周期。自適應時鐘驅動電路的關鍵路徑長度可在該電路的設計階段，採用 STA, SPICE仿真等方法獲得；而且，要使自適應時鐘產生電路1的輸出時鐘信號的工作周期與自適應時鐘驅動 電路2的關鍵路徑長度的差值(餘量)大於以下各部分之和，包括自適應時鐘驅動電路2的不同工作條件下，自適應時鐘產生電路1的輸出時鐘信 號的工作周期與所述關鍵路徑長度的最大差異；工作條件引起時鐘信號的頻率變化與自適應時鐘驅動電路2接受到時鐘信號的 頻率變化之前，自適應時鐘產生電路1的輸出時鐘信號的工作周期與所述關鍵路徑長度的
差異；晶片內特性或工作條件差別引起的所述關鍵路徑長度與自適應時鐘產生電路1 的輸出時鐘信號的工作周期的差異。為了使本領域的技術人員更好的了解本發明實施例的技術方案，下面通過具體的 實施例對本發明實施例的時鐘電路進行進一步的詳細說明。如圖2所示，本實施例的時鐘電路，為一個集成多種功能的電路系統，包括自適 應時鐘產生電路1和自適應時鐘驅動電路2，還包括普通時鐘電路3和其他工作電路4 ；其中，自適應時鐘產生電路1為自適應時鐘驅動電路2提供自適應時鐘信號，所述 自適應時鐘信號的頻率小於自適應時鐘驅動電路2的最高可工作頻率，當自適應時鐘驅動 電路2的工作條件發生變化時，自適應時鐘驅動電路2的最高可工作頻率發生變化，自適應 時鐘產生電路1中信號的傳輸速度發生變化從而使所述自適應時鐘產生電路輸出的自適 應時鐘信號的頻率發生變化，且所述自適應時鐘信號的頻率的變化方向與所述最高可工作 頻率變化方向一致；普通時鐘電路3為其他工作電路4提供固定頻率的時鐘信號。具體的電路中，自適應時鐘產生電路1和自適應時鐘驅動電路2處於一個同步電 路島中，普通時鐘電路3和其他工作電路4處於另一個同步電路島中，每個同步電路島只屬 於一個電壓域。而且，自適應時鐘產生電路1和自適應時鐘驅動電路2所在的同步電路島 與普通時鐘電路3和其他工作電路4所在的同步電路島彼此異步隔離。需要說明的是，在數字電路中，由同一個時鐘驅動的電路屬於同一時鐘域。如果數 字電路採用了多個沒有相位關係的時鐘來驅動多個不同的子模塊，則需要在這些子模塊的 交互界面採用異步處理，即異步隔離，確保信號跨時鐘域的正確傳輸，經過異步隔離以後， 由同一個時鐘驅動的電路部分(即同一時鐘域)稱為同步電路島，如果整個電路均由一個 時鐘驅動，則不需要異步隔離，也可以將整個電路看做一個同步電路島。能夠理解的是，圖1僅為本實施例的邏輯結構示意圖，實際的時鐘電路中，可包括 多個彼此異步隔離的同步電路島。
在本實施例中，自適應時鐘產生電路1和自適應時鐘驅動電路2的物理位置接近， 並屬於相同的電壓域，即兩者的工作溫度相同或接近、工作電壓相同。這樣，自適應時鐘驅 動電路2的工作溫度和/或工作電壓改變時，自適應時鐘產生電路1的工作溫度和/或工 作電壓的改變與自適應時鐘驅動電路2接近或相同，自適應時鐘產生電路1能夠精確的感 知自適應時鐘驅動電路2的工作條件的改變。本實施例中，自適應時鐘產生電路1為諧振環電路，利用自激震蕩輸出時鐘信號， 諧振環的級數可根據自適應時鐘驅動電路2的關鍵路徑長度決定，以保證自適應時鐘產生 電路1輸出的自適應時鐘信號使自適應時鐘驅動電路2正常工作。且，優選的，形成所述諧 振環電路的基礎單元與形成自適應時鐘驅動電路2的基礎單元屬於相同的基礎單元庫，也 就是說，若自適應時鐘驅動電路2由邏輯門形成，所述諧振環電路為同一單元庫的邏輯門 諧振環電路。以使兩者的電路物理特性相同或相近，同時，可使兩者的性能，例如延遲性能 等，以及對工作條件改變的敏感度相似，隨著自適應時鐘驅動電路2工作條件的改變，自適 應時鐘產生電路1和自適應時鐘驅動電路2的延時變化的比例接近，自適應時鐘產生電路 1輸出的時鐘信號的頻率和自適應時鐘驅動電路2當前工作條件下的最高可工作頻率的差 較小，進一步優化自適應時鐘驅動電路2的性能。具體的，如圖3所示，自適應時鐘產生電 路1為包括反相器諧振環11的反相器諧振環電路。作為本實施例的一種改進，如圖4所示，自適應時鐘產生電路1的諧振環電路中還 包括有延時調節電路12，自適應時鐘產生電路1的自適應時鐘信號經延時調節電路12延時 後輸出給所述自適應時鐘驅動電路。這是由於，在時鐘電路設計初期獲得的自適應時鐘驅 動電路2關鍵路徑長度與版圖實現後可能存在差異，而通過延時調節電路12能夠在版圖實 現後甚至在電路製造後對自適應時鐘產生電路1的工作頻點進行調整，以進一步在各種工 作條件下匹配自適應時鐘產生電路1的輸出頻率與自適應時鐘驅動電路2的最高可工作頻 率。和諧振環電路同樣道理，優選的，形成延時調節電路12的基礎單元與形成自適應時鐘 驅動電路的基礎單元屬於相同的基礎單元庫。例如，延時調節電路12可由η級延遲單元級聯而成，其中η是大於0的整數，延 時調節電路12通過控制時鐘信號所經過的所述延遲單元的級數，而獲得不同的延時時間。 具體的，在本發明的一個實施例中，延時調節電路12可如圖5所示，由η (其中η大於等於 1)級邏輯門電路51與兩個串聯的非門52並聯形成，各邏輯門電路均設有控制端S[l]至 S[n]，以及輸入端和輸出端，該延時調節電路可通過配置控制端的輸入，調整信號經過的邏 輯門單元的級數，而獲得不同的延時時間。例如，當控制線S
至S[n]為全1時，該延時 調節電路5具有最大延時，約2η個與非門加兩個非門的延時，當S
至S [η]為全0時，該 延時調節電路5具有最小延時，約兩個與非門的延時，控制端的其它配置的延時在最大和 最小延時之間。在本發明的另一個實施例中，延時調節電路12可如圖6所示，該電路包括多路復 用選擇器53，多路復用選擇器53包括控制端和兩個輸入端；多路復用選擇器53的兩個輸 入端分別同和兩個不同延時的門單元M和55相連結，多路復用選擇器53設置有控制端S， 可通過配置多路復用選擇器53的控制端S的輸入，選擇時鐘信號通過不同延時的門單元， 從而調整信號從輸入到輸出的延時時間。該電路調整步長較細，且能夠通過替換不同的門 單元M和55可以獲取不同延時差。另外，串聯至少兩個圖6所示的延時調節電路可作為具有不同延時的延時調節電路。當然，可以理解的是，在本發明的又一個實施例中，延時調節電路12由至少一個 圖5所示的延時調節電路和圖6所述的延時調節電路串聯形成。當人為或自動的一次性快速大幅度的改變自適應時鐘驅動電路的工作電壓時，自 適應時鐘產生電路1輸出時鐘信號的頻率變化與自適應時鐘驅動電路2感受到的時鐘信號 的頻率變化不同步，從而影響本實施例的時鐘電路的穩定和可靠性，因此，作為本實施例的 一種改進，如圖7所示，本實施例的時鐘電路還包括時鐘控制電路6，能夠有效解決上述問 題，有效保證時鐘電路的可靠性。具體的，如圖8所示，時鐘控制電路6為異步時鐘切換電路，其輸入端分別與自適 應時鐘產生電路1和普通時鐘產生電路3相連接，其輸出端與自使用時鐘驅動電路2相連 接，用於在自適應時鐘驅動電路2的工作電壓改變之前，將自適應時鐘驅動電路的時鐘信 號切換為普通時鐘產生電路3提供的固定安全頻率的時鐘信號，在自適應時鐘驅動電路的 工作電壓改變並穩定後，將自適應時鐘驅動電路2的時鐘信號切換為自適應時鐘產生電路 1提供的時鐘信號。該異步時鐘切換電路可採用現有技術中公知的異步時鐘切換電路，本實 施例不做限定。其中，安全工作頻率定義為在任意工作條件下，自適應時鐘驅動電路2均能 正常工作的固定時鐘頻率。具體的，如圖9所示，時鐘控制電路6為時鐘門控電路，其輸入端與自適應時鐘產 生電路1相連接，其輸出端與自適應時鐘驅動電路2相連接，用於在自適應時鐘驅動電路2 的工作電壓改變之前，停止自適應時鐘驅動電路2的時鐘信號，在自適應時鐘驅動電路2的 工作電壓改變並穩定後，將自適應時鐘驅動電路2的時鐘信號切換為自適應時鐘產生電路 1提供的時鐘信號。該時鐘門控電路可採用現有技術中公知的時鐘門控電路，本實施例不做 限定。進一步的，作為本實施例的一種改進，如圖10所示，本實施例的時鐘電路還包括 性能監控模塊101和電壓控制模塊102，其中，性能監控模塊101與自適應時鐘驅動電路2 相連接，用於監控自適應時鐘驅動電路2的性能參數，根據所述性能參數指示電源控制模 塊102進行工作電壓的調整，從而間接調整電路工作頻率，使自適應時鐘產生電路1輸出的 時鐘信號的頻率根據所述工作電壓的變化自適應的變化，在上述兩模塊的作用下，能夠充 分調節電路的性能，有效減少自適應時鐘驅動電路2的能耗。具體的，以自適應時鐘驅動電路2為CPU為例，假設當前任務的CPU佔用率比較低 只有20%，此時可以降低CPU的工作電壓和工作頻率使同樣的任務以更低的能耗完成。性 能監控模塊101能夠監控CPU的佔用率，當佔用率過低時發出信號要求電壓控制模塊102 調低工作電壓，當工作電壓調低以後，自適應時鐘產生電路1自動下調頻率，使的CPU佔用 率上升，重複此過程直到CPU佔用率滿足要求，並使自適應時鐘驅動電路2的能耗最優化。其中，當自適應時鐘驅動電路2為CPU時，可監控的性能參數為CPU佔用率或空指 令數目；當自適應時鐘驅動電路2為GPU時，可監控的性能參數為畫三角形的數目或3D圖 形幀率；當自適應時鐘驅動電路2為視頻編解器時，可監控的性能參數為視頻編解碼幀率； 當自適應時鐘驅動電路2為DSP時，可監控的性能參數為單位時間內特定任務完成量；當 然，如需要直接控制自適應時鐘驅動電路2的頻率，也可將頻率作為監控的性能參數。與前述方法相對應，本發明實施例還提供了一種提供時鐘信號的方法，包括
自適應時鐘產生電路輸出自適應時鐘信號，以使自適應時鐘驅動電路在所述自適 應時鐘信號驅動下工作，所述自適應時鐘驅動電路的最高可工作頻率大於或等於所述自適 應時鐘信號的頻率；當所述自適應時鐘驅動電路的工作條件發生變化時，所述自適應時鐘驅動電路的 最高可工作頻率發生變化，所述自適應時鐘產生電路輸出的自適應時鐘信號的頻率發生變 化，且所述自適應時鐘信號的頻率的變化方向與所述最高可工作頻率變化方向一致。本發明實施例提供的提供時鐘信號的方法，為所述自適應時鐘驅動電路提供頻率 根據該電路的工作條件改變而自適應變化的時鐘信號，也就是說，能夠使所述自適應時鐘 驅動電路隨時工作在接近該電路的最高可工作頻率上，因此，能夠充分發揮所述自適應時 鍾驅動電路的潛力，明顯提高所述自適應時鐘驅動電路的處理速度，進而有效優化自適應 時鐘驅動電路的性能。具體的，自適應時鐘驅動電路的工作條件包括自適應時鐘驅動電路工作時的電路 物理特性、工作電壓和工作溫度等，自適應時鐘驅動電路的工作條件發生變化包括自適應 時鐘驅動電路的電路物理特性、工作電壓和工作溫度中的至少一種發生變化，當上述三種 中的至少一種發生改變時，自適應時鐘驅動電路的最高可工作頻率也隨之改變，自適應時 鍾產生電路1輸出的自適應時鐘信號的頻率也隨之改變。進一步的，當人為或自動的一次性快速大幅度的改變所述自適應時鐘驅動電路的 工作電壓時，所述自適應時鐘信號的頻率和所述最高可工作頻率都根據所述自適應時鐘驅 動電路的工作電壓的變化而變化，所述自適應時鐘驅動電路輸出時鐘信號的頻率變化與自 適應時鐘驅動電路感受到的時鐘信號的頻率變化不同步，影響自適應時鐘驅動電路的工作 可靠性。為保證自適應時鐘驅動電路的工作可靠性，在所述自適應時鐘驅動電路的工作電 壓變化之前，本實施例的提供時鐘信號的方法還包括將所述自適應時鐘驅動電路的時鐘信號切換為固定安全頻率的時鐘信號或停止 所述自適應時鐘驅動電路的時鐘信號； 改變所述自適應時鐘驅動電路的工作電壓；在改變後的所述工作電壓穩定後將所述自適應時鐘驅動電路的時鐘信號切換為 所述自適應時鐘信號。進一步的，本實施例的提供時鐘信號的方法，還包括監控所述自適應時鐘驅動電路的性能參數；根據所述性能參數，進行所述自適應時鐘驅動電路的工作電壓的調整，所述自適 應時鐘信號的頻率和所述最高可工作頻率都根據所述工作電壓的調整而變化。這樣，根據性能參數進行工作電壓的調整，從而間接調整自適應時鐘驅動電路的 工作頻率，能夠有效減少所述自適應時鐘驅動電路的能耗，優化自適應時鐘驅動電路的性 能。以上所述，僅為本發明的具體實施方式
，但本發明的保護範圍並不局限於此，任何 熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵 蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以所述權利要求的保護範圍為準。
權利要求
1.一種時鐘電路，其特徵在於，包括自適應時鐘產生電路，用於輸出自適應時鐘信號；自適應時鐘驅動電路，用於在所述自適應時鐘信號驅動下工作，所述自適應時鐘驅動 電路的最高可工作頻率大於或等於所述自適應時鐘信號的頻率；其中，當所述自適應時鐘驅動電路的工作條件發生變化時，所述自適應時鐘驅動電路 的最高可工作頻率發生變化，所述自適應時鐘產生電路輸出的自適應時鐘信號的頻率發生 變化，且所述自適應時鐘信號的頻率的變化方向與所述最高可工作頻率變化方向一致。
2.根據權利要求1所述的時鐘電路，其特徵在於，所述自適應時鐘驅動電路的工作條件發生變化包括所述自適應時鐘驅動電路的電路 物理特性、工作電壓和工作溫度中的至少一種發生變化。
3.根據權利要求1所述的時鐘電路，其特徵在於，所述自適應時鐘產生電路與所述自 適應時鐘驅動電路的物理位置接近，並屬於相同的電壓域。
4.根據權利要求1或3所述的時鐘電路，其特徵在於，所述自適應時鐘產生電路和所述 自適應時鐘驅動電路由屬於相同基礎單元庫的基礎單元組成。
5.根據權利要求4所述的時鐘電路，其特徵在於，所述時鐘驅動電路和所述自適應時鐘產生電路分別由屬於同一基礎單元庫的邏輯門 組成；所述自適應時鐘產生電路為由邏輯門組成的諧振環電路，利用自激震蕩輸出自適應時鐘信號。
6.根據權利要求5所述的時鐘電路，其特徵在於，所述自適應時鐘產生電路的諧振環 電路中還包括有延時調節電路，所述自適應時鐘信號經所述延時調節電路延時後輸出給所 述自適應時鐘驅動電路。
7.根據權利要求6所述的時鐘電路，其特徵在於，所述延時調節電路由η級延遲單元級 聯而成，其中η是大於0的整數，所述延時調節電路通過控制時鐘信號所經過的所述延遲單 元的級數，而獲得不同的延時時間。
8.根據權利要求7所述的時鐘電路，其特徵在於，所述η級延遲單元包括η級邏輯門電路，每級邏輯門電路均設有控制端、輸入端和輸出端；所述延時調節電路通過配置控制端的輸入，調節時鐘信號所經過的邏輯門電路的級 數，而獲得不同的延時時間。
9.根據權利要求6所述的時鐘電路，其特徵在於，所述延時調節電路包括多路復用選 擇器，所述多路復用選擇器包括控制端和兩個輸入端；所述多路復用選擇器的兩個輸入端分別與兩個不同延時的延遲單元連接，該延時調節 電路通過配置所述多路復用選擇器的控制端的輸入，選擇時鐘信號通過的所述延遲單元， 從而獲得不同的延時時間。
10.根據權利要求1所述的時鐘電路，其特徵在於，還包括時鐘控制電路，用於在所述 自適應時鐘驅動電路的工作電壓改變之前，將所述自適應時鐘驅動電路的時鐘信號切換為 固定安全頻率的時鐘信號或停止所述自適應時鐘驅動電路的時鐘信號，在改變後的所述自 適應時鐘驅動電路的工作電壓穩定後將所述自適應時鐘驅動電路的時鐘信號切換為所述自適應時鐘產生電路提供的時鐘信號。
11.根據權利要求1所述的時鐘電路，其特徵在於，還包括性能監控模塊和電壓控制模 塊，其中，所述性能監控模塊用於監控所述自適應時鐘驅動電路的性能參數，根據所述性能 參數指示所述電源控制模塊進行工作電壓的調整，以使所述自適應時鐘產生電路輸出的時 鍾信號的頻率根據所述工作電壓的變化自適應的變化。
12.根據權利要求1所述的時鐘電路，其特徵在於，所述自適應時鐘驅動電路包括中央 處理器，圖形處理器，數位訊號處理器，編碼電路、解碼電路或硬體加速器。
13.一種提供時鐘信號的方法，其特徵在於，包括自適應時鐘產生電路輸出自適應時鐘信號，以使自適應時鐘驅動電路在所述自適應時 鍾信號驅動下工作，所述自適應時鐘驅動電路的最高可工作頻率大於或等於所述自適應時 鍾信號的頻率；當所述自適應時鐘驅動電路的工作條件發生變化時，所述自適應時鐘驅動電路的最高 可工作頻率發生變化，所述自適應時鐘產生電路輸出的自適應時鐘信號的頻率發生變化， 且所述自適應時鐘信號的頻率的變化方向與所述最高可工作頻率變化方向一致。
14.根據權利要求13所述的提供時鐘信號的方法，其特徵在於，所述自適應時鐘驅動電路的工作條件發生變化包括所述自適應時鐘驅動電路的電路 物理特性、工作電壓和工作溫度中的至少一種發生變化。
15.根據權利要求13所述的提供時鐘信號的方法，其特徵在於，所述自適應時鐘驅動電路的工作電壓發生變化，所述自適應時鐘信號的頻率和所述最 高可工作頻率都根據所述自適應時鐘驅動電路的工作電壓的變化而變化；在所述自適應時鐘驅動電路的工作電壓變化之前，所述方法還包括將所述自適應時鐘驅動電路的時鐘信號切換為固定安全頻率的時鐘信號或停止所述 自適應時鐘驅動電路的時鐘信號；改變所述自適應時鐘驅動電路的工作電壓；在改變後的所述工作電壓穩定後將所述自適應時鐘驅動電路的時鐘信號切換為所述 自適應時鐘信號。
16.根據權利要求13所述的提供時鐘信號的方法，其特徵在於，所述方法還包括監控所述自適應時鐘驅動電路的性能參數；根據所述性能參數，進行所述自適應時鐘驅動電路的工作電壓的調整，所述自適應時 鍾信號的頻率和所述最高可工作頻率都根據所述工作電壓的調整而變化。
全文摘要
本發明的實施例提供了一種時鐘電路和提供時鐘信號的方法，涉及電路技術領域，為有效優化電路性能而發明。所述時鐘電路，包括自適應時鐘產生電路，用於輸出自適應時鐘信號；自適應時鐘驅動電路，用於在所述自適應時鐘信號驅動下工作，所述自適應時鐘驅動電路的最高可工作頻率大於或等於所述自適應時鐘信號的頻率；當所述自適應時鐘驅動電路的工作條件發生變化時，所述自適應時鐘驅動電路的最高可工作頻率發生變化，所述自適應時鐘產生電路輸出的自適應時鐘信號的頻率發生變化，且所述自適應時鐘信號的頻率變化與所述最高可工作頻率變化方向一致。本發明可用於數字電路的設計和製作中。
文檔編號H03L7/08GK102082570SQ20101057331
公開日2011年6月1日 申請日期2010年12月3日 優先權日2010年12月3日
發明者何世明, 劉宇, 姚琮, 李翔, 陳立前, 鹿甲寅 申請人:華為技術有限公司