基於cpci總線的多功能數據採集模塊的製作方法
2023-06-19 14:39:01 1
專利名稱：基於cpci總線的多功能數據採集模塊的製作方法
技術領域：
本發明涉及一禾中基於CPCI (Compact Peripheral Component Interconnect :緊湊型外設部件互連標準)總線的多功能數據採集模塊，尤其是指一種計算機與外部設備之間進行各種數據轉換傳輸的模塊。在各種控制領域中，需要對被控設備的各種數據進行採集、 分析、處理和顯示等，這就需要一些能完成A/D、D/A及I/O等各種功能的數據採集、轉換模塊。本發明設計的是一種基於CPCI的多功能數據採集模塊，可以同時實現AD轉換、DA轉換，通用10，定時器和計數器控制。本發明屬於計算機通信，計算機輔助測試及自動測試領域。
背景技術：
數據採集，又稱數據獲取，是利用一種裝置，從系統外部採集數據並輸入到系統內部。數據採集系統是將現場採集到的數據進行處理、傳輸、顯示、存儲等操作的設備。隨著測控技術的發展，以嵌入式計算機為核心的數據採集系統已經在測控領域佔據了統治地位。具體地說，數據採集系統的任務，就是採集目標數據源產生的模擬信號並將其轉化為數位訊號，然後送入計算機，根據具體的需要再由計算機進行相應的計算和處理，得到所需的數據。與此同時，系統還必須將上述計算處理後的部分(或全部)數據準確顯示或列印，以實現對某些物理量的實時監視當然，其中一部分數據還可能被計算機控制系統用來控制某些物理量。數據採集系統出現於20世紀50年代，1956年美國首先研發了用在軍事上的數據採集測試系統，並且測試任務由測試設備高速自動完成。由於該數據採集測試系統具有高速性和一定的靈活性，可以滿足傳統方法不能完成的數據採集和測試任務，因而得到了認可。在20世紀60年代後期，國外就有成套的數據採集測試設備進入市場，此階段的數據採集設備和系統多屬於專用的系統。數據採集系統的好壞，主要取決於它的精度和速度。在保證精度的條件下，應用儘可能高的採樣速度，以實現實時採集、實時處理和實時控制功能。對於那些數據量比較小或對實時性要求不高的應用，可以選用已經得到了廣泛支持且速度較快的SCSI、USB和1394 等常用接口，這些標準接口為各種數據採集應用提供了相對豐富的選擇，使得像外設這樣的生產廠商能夠在追求數據傳輸速度的同時降低成本。他們只需要使生產的設備支持標準接口，減少了在數據採集接口方面研究開發的投入。20世紀70年代，隨著計算機的普及應用，數據採集系統得到了極大的發展，開始出現了通用數據採集與自動測試系統。該階段的數據採集系統主要有兩類一類由儀器儀表和採集器、通用接口總線和計算機等構成，如GPIB接口總線系統，這類系統主要用於實驗室；第二類由數據採集卡、標準總線和計算機構成，如STD總線系統，這類系統在工業現場應用較多。20世紀80年代後期，數據採集系統發生了巨大的變化，由於工業計算機、單片機和大規模集成電路組合，並用軟體管理，使系統的成本降低，體積減小，功能成倍增加，數據處理能力大大加強。
隨著計算機技術和數位訊號處理技術的飛速發展和普及，數據採集系統也迅速地得到應用，尤其是高速數據採集系統的應用正日趨廣泛。特別是在涉及到數字信息處理的領域中，如雷射雷達信號處理、數字圖像處理、數字示波器、超聲波檢測以及虛擬儀器等領域，能否實現高速準確的數據採集無疑將決定整個系統的性能。20世紀90年代至今，在國際上技術領先的國家，數據採集技術已經在軍事、航空電子設備及宇航技術、工業等領域得到廣泛應用。數據採集系統採用更先進的模塊式結構， 根據不同的應用要求，通過簡單的增加和更改模塊，並結合系統編程，就可擴展或修改，迅速成為一個新的系統。隨著並行總線技術的發展，以VXI、PCI、PXI等總線為架構的數據採集系統向高速、模塊化和即插即用方向發展，已達到64位總線寬度，採樣頻率可以達到上百萬次採樣/ 秒。由於採用了高密度、屏蔽型、針孔式連接器和卡式模塊，可以充分保證其穩定性和可靠性，在軍事以及工業等領域取得了成功的應用。但是，對與一些對數據採集模塊的性能要求比較高的情況下，傳統的基於ISA總線的採集卡顯然無法滿足要求，即使是目前傳輸速度很高的USB、SCSI等接口也不能令人滿意。對於測控系統中所需要用到的一些PXI總線功能模塊，如429、422、AD、DA以及圖像採集卡等，雖然有一些成熟的產品可供選用，但這類產品往往是為通用的目標而設計的，並不能很好地滿足高性能多功能的數據採集測試要求。
發明內容
本發明的目的在於採用獨特的簡單實用硬體電路，加上靈活的軟體處理，提供一種基於CPCI總線的多功能數據採集模塊。該模塊利用FPGA晶片、AD晶片、DA晶片和各種信號調理電路等，實現高精度、高速率、多通道的AD轉換、DA轉換和IO控制，同時還具有定時器控制和計數器控制的功能。本模塊採用符合PICMG CompactPCI Specifications Revl. 0標準的CPCI總線實現收發模塊與計算機之間的高速數據傳輸，完全支持符合PCI Specification version 2. 2標準的32-bit，33MHz PCI總線電氣規範。最終實現外部設備與計算機之間各種數據的連續、高效、穩定的讀寫功能。本發明是開發一種基於計算機CPCI總線的多功能數據採集模塊，組成包括一硬體模塊和一 FPGA程序。其中硬體模塊包括1) 一阻抗控制電路板，包含焊接於此電路板上的電子元器件，共同構成了本發明的核心硬體電路。阻抗控制電路板用於實現本發明中各組成電子元器件之間電氣信號的高速、低損耗、短距離傳輸；所述的電路板上的若干電子元器件用於實現本發明的各項邏輯功能，具體包括以下八個單元①一 FPGA單元，是本發明的硬體組成部分，是所有電子元器件的核心單元，其應用FPGA晶片，焊接於所述的阻抗控制電路板的中心位置，實現對阻抗控制電路板上其它各組成單元的連接和操控；②一 CPCI總線單元，其應用CPCI總線橋接晶片，與FPGA單元配合實現本發明與 CPCI總線計算機的數據傳輸；③一 AD轉換單元，採用四塊高性能的16位AD轉換晶片，採集模式為並行模式，採集速率 1K、2K、5K、8K、10Κ、15Κ、20Κ、100Κ、150K、200K 可選，可同時以最高 200KSPS 將 32 路
單端或16路差分模擬信號轉化為數位訊號。另外，由於AD轉換晶片模擬量輸入通道本身的高阻抗特性，而去掉了輸入通道前的運放調理電路，從而避免了因運放性能而帶來的延時、漂移、帶寬、誤差等問題，而且擺脫了以往差分AD採集的模式(使用差分運放對差分模擬信號調理)，利用晶片並行採集的特點，每兩個輸入通道作為一對差分信號的輸入，對差分信號的兩個單端信號分別採集，再利用軟體處理得到差分信號的採集值，從而在末端消除了疊加在差分信號上的幹擾，而且可以只用軟體實現差分輸入和單端輸入並存運行的模式，從而克服了目前市場上一些數據採集板卡在這一點上的不足。總之，充分利用了晶片優勢，減少了硬體電路，提高了精密程度；④一 DA轉換單元，採用高性能的16位DA轉換晶片，可將16路數位訊號以多種工作模式(16路同步輸出、高8路同步輸出、低8路同步輸出、每路單獨輸出)轉化為模擬信號；⑤一定時器單元，採用高性能的鎖存驅動晶片，採用FPGA內部程序定時控制，可同時提供4路32位定時信號；⑥一計數器單元，採用高性能的鎖存晶片，採用FPGA內部程序計數控制，可同時對4路數字脈衝信號進行計數，計數器位寬為M位；⑦一通用IO單元，採用高性能的雙向緩衝晶片，每8路為一組，共四組，每組IO輸入輸出方向程序可控，可以根據實際需要進行靈活的配置；⑧一輔助電路單元，實現對本發明的供電，對整個電路的復位，程序的下載，並為部分晶片提供配置信息。2) 一 SCSI 100信號連接插座，焊接於阻抗控制電路板的左側邊緣，用於提供本發明中的各種模擬、數位訊號與外部設備連接的接口 ；3) 一標準CPCI總線連接器，焊接於阻抗控制電路板的右下方邊緣，用於提供本發明中CPCI總線與計算機背板之間連接的接口 ；4) 一標準3U Eurocard板卡前面板，安裝於阻抗控制電路板的左側邊緣，用於為本發明提供硬體保護，便於板卡的安裝與固定，並起到電磁屏蔽作用；FPGA程序包括1)AD轉換模塊，用於對32路單端或16路差分中被選擇的通道進行模數轉換，並通過中斷方式通知CPCI總線計算機讀取轉換的結果；2) DA轉換模塊，用於對CPCI總線計算機下發的數字量進行數模轉換，另外，採用開環方式與軟體數據處理結合，實現對DA輸出模擬信號的修正，使得DA輸出誤差小於Ibit 的誤差；3)定時器模塊，用於經CPCI總線計算機配置後的4路32位定時器定時信號輸出；4)計數器模塊，用於經CPCI總線計算機配置後的4路M位計數器進行輸入脈衝信號的計數；5)通用IO模塊，用於接收CPCI總線計算機配置信息，得到輸入輸出方向和輸入輸出使能設置後，由開啟命令進入IO的讀寫操作；6)上位機解碼、各模塊軟體隔離和中斷處理模塊，此部分能夠建立起穩定的上位機與底層各模塊之間的通信。利用緩衝FIFO和RAM實現了上位機部分與底層各模塊部分之間的軟體隔離，使得程序更清晰更穩定。應用所需的所有中斷部分統一由中斷處理模塊進行管理，便於軟體的調試。其中，所述的AD轉換模塊，其組成包括一 AD轉換子模塊、一數據緩存FIFO、一中斷發送子模塊和一 CPCI總線讀操作子模塊。AD轉換子模塊，完成模數轉換的過程和將轉換結果存入緩存FIFO過程；數據緩存FIFO，是在FPGA內部開闢的大小為16KX32_bit的存儲空間，由於此發明的CPCI總線數據寬度為32位，但AD轉換的結果為16位，為了節省緩存FIFO空間和最大效率的利用總線，將緩存FIFO設置為32位寬，即一個存儲單元可存儲兩個通道的轉換結果，計算機每次可以讀取兩個通道的轉換結果；中斷發送子模塊，根據計算機設置的FIFO中斷Level，滿足條件後在中斷屏蔽位開啟前提下向計算機申請中斷，通知計算機讀取AD轉換結果；CPCI總線讀操作子模塊，通過與CPCI總線單元的電氣信號的時序配合，實現DMA 和總線Target從設備讀寫數據兩種方式，完成計算機對AD模塊配置信息的下發和AD轉換結果的讀取。其中，所述的DA轉換模塊，其組成包括一DA轉換子模塊、一DA轉換數據緩存RAM 和一 CPCI總線寫操作子模塊。DA轉換子模塊，完成數模轉換過程；DA轉換緩存RAM，是在FPGA內部開闢的大小為IX 16_bit存儲空間，用於存儲計算機下發的DA轉換數字量；CPCI總線寫操作子模塊，通過與CPCI總線單元的電氣信號的時序配合，通過DMA 和總線Target從設備寫數據兩種方式，完成計算機對DA模塊配置信息的下發和DA轉換數據的存儲。其中，該阻抗控制電路板板卡為3U Eurocard外型，尺寸為160mmX 100mm，厚度為 1.6mm，採用FR-4材料，6層電路板，包括一個電源層、一個地層和四個信號層，單端信號傳輸線特性阻抗為50 Ω 士 10 Ω。其中，該CPCI總線單元每一路CPCI總線信號都要串聯一個10 Ω終端電阻，信號布線長度保持在1. 5英寸以內，時鐘線長度保持為2. 5士0. 1英寸範圍內。其中，該阻抗控制電路板的疊層順序為頂層、地層、第一中間信號層、第二中間信號層、電源層、底層；布線時將時鐘信號、模擬量輸入輸出信號走頂層和地層；模擬信號和數位訊號走線不交叉；CLOCK用地線屏蔽，模擬量輸入信號間用地線相隔；AD、DA轉換晶片下方不走數位訊號，數字地和模擬地僅在地層一處相通。其中，該AD轉換單元，模擬信號直接通過SCSI100連接器與AD轉換晶片相連，省去了繁瑣的衰減放大調理電路，避免了由於複雜電路引起的模擬信號誤差的積累；差分AD 的選擇只是軟體上的選擇，硬體上沒有任何改變，只是將兩個通道看作一對差分，一個通道作為差分正向的輸入，另一個通道作為差分負向的輸入，計算機軟體將兩個通道解析出來的模擬量作差便得到差分模擬量的數值。此設計的益處在於①省去了構成差分AD的複雜硬體電路；②避免了誤差的積累；③差分輸入的差模量最大可達+-20V，幾乎沒有哪一款運放能承受如此高的差模量。其中，該標準CPCI總線連接器，採用符合IEC-1076國際標準高密度氣密式針孔連接器。其中，該標準3U Eurocard板卡前面板，通過兩個螺釘與阻抗控制電路板連接，並帶有EMC密封圈。本發明是一種基於計算機CPCI總線的多功能數據採集模塊，其優點及功效在於 數據採集精度高、通道數多、功能強大、性能穩定、可靠性高，可進行長時間、大數據量的各種模擬數位訊號的連續採集轉換傳輸；CPCI總線數據傳輸具有DMA功能，總線實際傳輸速率最高可達80MB/S，高速連續傳輸不丟幀；採用阻抗控制設計，信號完整性及電磁兼容性好；結構簡單，性價比高，使用方便。
圖1所示本發明——基於CPCI總線的多功能數據採集模塊示意圖； 圖2所示為本發明硬體整體設計框3所示為圖2中CPCI總線單元設計原理4所示為圖2中DA轉換單元設計5所示為圖2中AD轉換單元設計6所示為圖2中定時器單元設計7所示為圖2中計數器單元設計8所示為圖2中通用IO單元設計9所示為本發明中FPGA設計開發原理框10所示為開啟AD轉換的時序11所示為讀取AD晶片轉換結果的時序12所示為DA轉換的時序13所示為定時器模塊工作時序14所示為計數器模塊工作時序15所示為通用IO模塊工作時序中具體標號如下
101阻抗控制電路板102若干電子元器件
103 SCSI100信號連接插座104 CPCI總線連接器
105 3U Eurocard板卡前面板 501連接螺釘 502前面板固定鉗601 FPGA單元
602 CPCI總線單元603 DA轉換單元
604 AD轉換單元605定時器單元
606計數器單元607通用IO單元
608輔助電路單元701 CPCI總線端
702 Local局部總線端1301電平轉換模塊
1302 FPGA配置模塊1303 CPCI總線配置模塊
1304復位電路模塊1305外部供電調試模塊
1401 FPGA晶片JTAG配置埠定義 1402 FPGA晶片AS配置埠定義 1201 AD轉換模塊1202 DA轉換模塊
1203定時器模塊1205通用IO模塊1207數據緩存FIFO子模塊1209 CPCI總線讀操作子模塊1211數據緩存RAM子模塊1213定時器輸出子模塊1215計數器輸出子模塊1401從模式單周期讀操作模塊1601從模式單周期寫操作模塊
1204計數器模塊 1206 AD轉換子模塊 1208 AD中斷發送子模塊 1210 DA轉換子模塊 1212 CPCI總線寫操作子模塊 1214定時器中斷發送子模塊 1216計數器中斷發送子模塊 1402 DMA讀操作模塊 1602 DMA寫操作模塊
具體實施例方式本發明是一種基於CPCI總線的多功能數據採集模塊，包括FPGA邏輯功能的開發， 以及各種配置信息的設定，最終實現AD轉換、DA轉換，IO控制，定時器控制和計數器控制以及CPCI總線操作。本發明的具體組成包括硬體模塊和FPGA程序。其中硬體模塊包括 (1) 一阻抗控制電路板；包含焊接於此電路板上的電子元器件，具體包括以下八個單元一 FPGA單元，一 CPCI總線單元，一 AD轉換單元，一 DA轉換單元，一定時器單元，一計數器單元，一通用IO單元，一輔助電路單元；(2) — SCSI 100信號連接插座；(3) —標準CPCI總線連接器；(4) 一標準3U Eurocard板卡前面板。所述阻抗控制電路板101採用標準FR-4材料制板，6層PCB設計，第一層(Li)為信號層1，第二層(U)為地層，第三層(U)為信號層2，第四層(L4)為信號層3，第五層(L5) 為電源層，第六層(L6)為信號層4，各板層厚度如下表1所示。
權利要求
1. 一種基於CPCI總線的多功能數據採集模塊，其特徵在於其組成分為兩部分一硬體模塊和FPGA程序； 其中硬體模塊包括1)一阻抗控制電路板，包含焊接於此電路板上的電子元器件，具體包括以下八個單元①一FPGA單元，其應用FPGA晶片，焊接於所述的阻抗控制電路板的中心位置，用於實現對阻抗控制電路板上其它各組成單元的連接和操控；②一CPCI總線單元，其應用CPCI總線橋接晶片，用於與FPGA單元配合實現該基於 CPCI總線的多功能數據採集模塊與CPCI總線計算機的數據傳輸；③一AD轉換單元，採用四塊16位AD轉換晶片，採集模式為並行模式，採集速率1K、2K、 5Κ、8Κ、10Κ、15Κ、20Κ、100Κ、150Κ、200Κ可選，可同時以最高200KSPS將32路單端或16路差分模擬信號轉化為數位訊號；④一DA轉換單元，採用16位DA轉換晶片，可將16路數位訊號以多種工作模式轉化為模擬信號；所述的多種工作模式包括16路同步輸出、高8路同步輸出、低8路同步輸出、每路單獨輸出；⑤一定時器單元，採用鎖存驅動晶片，採用FPGA內部程序定時控制，可同時提供4路32 位定時信號；⑥一計數器單元，採用鎖存晶片，採用FPGA內部程序計數控制，可同時對4路數字脈衝信號進行計數，計數器位寬為M位；⑦一通用IO單元，採用雙向緩衝晶片，每8路為一組，共四組，每組IO輸入輸出方向程序可控，根據實際需要進行配置；⑧一輔助電路單元，實現對所有單元的供電，對整個電路的復位，程序的下載，並為部分晶片提供配置信息；2)— SCSI100信號連接插座，焊接於阻抗控制電路板的左側邊緣，用於提供該基於 CPCI總線的多功能數據採集模塊中的各種模擬、數位訊號與外部設備連接的接口 ；3)—標準CPCI總線連接器，焊接於阻抗控制電路板的右下方邊緣，用於提供CPCI總線與計算機背板之間連接的接口；4)一標準3U Eurocard板卡前面板，安裝於阻抗控制電路板的左側邊緣，用於為該基於CPCI總線的多功能數據採集模塊提供硬體保護，便於板卡的安裝與固定，並起到電磁屏蔽作用；FPGA程序包括1)AD轉換模塊，對32路單端或16路差分中被選擇的通道進行模數轉換，並通過中斷方式通知CPCI總線計算機讀取轉換的結果；2)DA轉換模塊，對CPCI總線計算機下發的數字量進行數模轉換，另外，採用開環方式與軟體數據處理結合，實現對DA輸出模擬信號的修正，使得DA輸出小於Ibit的誤差；3)定時器模塊，經CPCI總線計算機配置後的4路32位定時器定時信號輸出；4)計數器模塊，經CPCI總線計算機配置後的4路M位計數器進行輸入脈衝信號的計數；5)通用IO模塊，接收CPCI總線計算機配置信息，得到輸入輸出方向和輸入輸出使能設置後，由開啟命令進入IO的讀寫操作；6)上位機解碼、各模塊軟體隔離和中斷處理模塊，建立上位機與底層各模塊之間的通信；利用數據緩衝FIFO和RAM實現上位機部分與底層各模塊部分之間的軟體隔離；應用所需的所有中斷部分統一由中斷處理模塊進行管理，便於軟體的調試。
2.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於所述的AD轉換模塊，其組成包括一 AD轉換子模塊、一數據緩存FIFO、一中斷發送子模塊和一 CPCI總線讀操作子模塊；AD轉換子模塊，完成模數轉換的過程和將轉換結果存入FIFO過程；數據緩存FIFO，是在FPGA內部開闢的大小為16KX32-bit的存儲空間，將數據緩存 FIFO設置為32位寬，即一個存儲單元可存儲兩個通道的轉換結果，計算機每次可以讀取兩個通道的轉換結果；中斷發送子模塊，根據計算機設置的數據緩存FIFO中斷Level，滿足條件後在中斷屏蔽位開啟前提下向計算機申請中斷，通知計算機讀取AD轉換結果；CPCI總線讀操作子模塊，通過與CPCI總線單元的電氣信號的時序配合，實現DMA和總線Target從設備讀寫數據兩種方式，完成計算機對AD模塊配置信息的下發和AD轉換結果的讀取。
3.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於所述的 DA轉換模塊，其組成包括一 DA轉換子模塊、一 DA轉換數據緩存RAM和一 CPCI總線寫操作子模塊；DA轉換子模塊，完成數模轉換過程；DA轉換緩存RAM，是在FPGA內部開闢的大小為IX 16-bit存儲空間，用於存儲計算機下發的DA轉換數字量；CPCI總線寫操作子模塊，通過與CPCI總線單元的電氣信號的時序配合，通過DMA和總線Target從設備寫數據兩種方式，完成計算機對DA模塊配置信息的下發和DA轉換數據的存儲。
4.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於該阻抗控制電路板板卡為3U Eurocard外型，尺寸為160mmX 100mm，厚度為1.6mm，採用FR-4 材料，6層電路板，包括一個電源層、一個地層和四個信號層，單端信號傳輸線特性阻抗為 50 Ω 士 10 Ω。
5.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於該CPCI 總線單元每一路CPCI總線信號都要串聯一個10 Ω終端電阻，信號布線長度保持在1. 5英寸以內，時鐘線長度保持為2. 5士0. 1英寸範圍內。
6.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於該阻抗控制電路板的疊層順序為頂層、地層、第一中間信號層、第二中間信號層、電源層、底層； 布線時將時鐘信號、模擬量輸入輸出信號走頂層和地層；模擬信號和數位訊號走線不交叉； CLOCK用地線屏蔽，模擬量輸入信號間用地線相隔；AD、DA轉換晶片下方不走數位訊號，數字地和模擬地僅在地層一處相通。
7.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於該AD轉換單元，模擬信號直接通過SCSI100連接器與AD轉換晶片相連。
8.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於該標準 CPCI總線連接器，採用符合IEC-1076國際標準高密度氣密式針孔連接器。
9.根據權利要求1所述的基於CPCI總線的多功能數據採集模塊，其特徵在於該標準 3U Eurocard板卡前面板，通過兩個螺釘與阻抗控制電路板連接，並帶有EMC密封圈。
全文摘要
本發明涉及一種基於CPCI總線的多功能數據採集模塊，包括硬體模塊和FPGA(Field-Programmable Gate Array現場可編程門陣列)程序，硬體模塊包括阻抗控制電路板、電子元器件、SCSI100信號連接插座、標準CPCI總線連接器、標準3U Eurocard板卡前面板。阻抗控制電路板和電子元器件是本發明的核心功能載體，分為FPGA單元、CPCI總線單元、AD轉換單元、DA轉換單元、定時器單元、計數器單元、通用IO單元和輔助電路單元共八個功能單元。FPGA程序包括AD轉換模塊、DA轉換模塊、定時器模塊、計數器模塊和通用IO模塊，採用Verilog HDL編程開發。本發明本發明性能穩定、可靠性高，可進行長時間、連續大數據量傳輸；總線信號驅動能力強，傳輸距離遠；結構簡單，功能強大，性價比高，使用方便。
文檔編號G06F13/38GK102279830SQ20111021805
公開日2011年12月14日 申請日期2011年8月1日 優先權日2011年8月1日
發明者周強, 張秀磊, 徐志躍 申請人:北京航空航天大學