一種基於壓控振蕩器的比較器的全並行模數轉換器的製造方法
2023-06-06 11:23:21
一種基於壓控振蕩器的比較器的全並行模數轉換器的製造方法
【專利摘要】本發明涉及一種基於壓控振蕩器的比較器的全並行模數轉換器，其包括採樣電路、電阻分壓電路、基於壓控振蕩器的比較器、D觸發器以及優先編碼器，其中，輸入電壓信號輸入到該採樣電路中，而後由該採樣電路將該輸入電壓信號傳輸到各個該基於壓控振蕩器的比較器的輸入正端，參考電壓信號經過該電阻分壓電路的電阻分壓後的參考電壓分別接到相應的該基於壓控振蕩器的比較器的輸入負端，各個該基於壓控振蕩器的比較器的輸出連接到該D觸發器的數據輸入端，各個該D觸發器的輸出端再連接到該優先編碼器中進行編碼後輸出。
【專利說明】一種基於壓控振蕩器的比較器的全並行模數轉換器
【技術領域】
[0001]本發明涉及一種模數轉換器，特別是指一種基於壓控振蕩器的比較器的全並行模數轉換器，其輸出結果可靠性高，適用於低壓、高速模數轉換器。
【背景技術】
[0002]當前，隨著通信技術和網絡信息技術的快速發展，模數轉化器朝著低壓、低功耗、高速、高精度的方向發展。模數轉換器的類型按照採樣頻率和系統帶寬可以分為奈奎斯特模數轉換器和過採樣模數轉換器。奈奎斯特模數轉換器又可以分為逐次逼近模數轉化器(SAR ADC)，全並行模數轉換器(FLASH ADC)，流水線模數轉化器(Pipeline ADC)等。其中全並行模數轉化器(FLASH ADC)的速度最快，但是解析度和比較器的數量成指數關係，面積和功耗比較大。隨著CMOS工藝尺寸普遍進入深亞微米時代(130nm,90nm,65nm等),傳統的比較器很難在低電源電壓(低於1.8V)條件下滿足高速度的要求，而且傳統的比較器由於其亞穩態和失配容易引發閃爍碼，導致輸出不穩定。
【發明內容】
[0003]本發明的目的在於克服傳統比較器低電源電壓不易於設計，抗噪聲能力差，輸出不穩定的缺點，提出一種基於壓控振蕩器的比較器的，新的全並行模數轉化器結構。
[0004]本發明所採取的技術方案是:一種基於壓控振蕩器的比較器的全並行模數轉換器，其包括採樣電路、電阻分壓電路、基於壓控振蕩器的比較器、D觸發器以及優先編碼器，其中，輸入電壓信號輸入到該米樣電路中，而後由該米樣電路將該輸入電壓信號傳輸到各個該基於壓控振蕩器的比較器的輸入正端，參考電壓信號經過該電阻分壓電路的電阻分壓後的參考電壓分別接到相應的該基於壓控振蕩器的比較器的輸入負端，各個該基於壓控振蕩器的比較器的輸出連接到該D觸發器的數據輸入端，各個該D觸發器的輸出端再連接到該優先編碼器中進行編碼後輸出。
[0005]該基於壓控振蕩器的比較器的正端連接第一壓控振蕩器的控制電壓端，該基於壓控振蕩器的比較器的負端連接第二壓控振蕩器的控制電壓端，該第一壓控振蕩器與第二壓控振蕩器的參數相同，該第一壓控振蕩器的第一輸出頻率以及該第二壓控振蕩器的第二輸出頻率分別接入鑑頻器的輸入埠，該鑑頻器的輸出埠接電荷泵的控制埠，該電荷泵根據該鑑頻器的控制信號和復位控制信號對與該電荷泵相連接的電容進行充電和放電，該電容電壓通過兩個反相器輸出最後比較的結果。
[0006]該基於壓控振蕩器的比較器的全並行模數轉換器，將該輸入電壓信號以及該參考電壓信號先通過該採樣電路進行採樣保持後，再通過該第一、第二壓控振蕩器轉化為頻率信號，再將輸出電壓信號所產生的該第一、第二輸出頻率信號分別與該參考電壓信號所產生的頻率信號進行比較，比較後的各個輸出信號接到該D觸發器，最後該D觸發器的輸出通過該優先編碼器進行編碼輸出。
[0007]該電阻分壓電路是由2n個相等的多晶矽電阻構成電阻陣列，其作用是將該參考電壓信號分成2n-l等分的參考電壓，其中η為量化位數。
[0008]該第一壓控振蕩器以及該第二壓控振蕩器由環形振蕩器來實現，其將輸入的電壓信號轉化為頻率信號，輸入的信號越大，該第一、第二壓控振蕩器的輸出的震蕩頻率越高，對於該第一、第二壓控振蕩器只要求其輸出頻率隨著輸入的電壓信號單調增加。
[0009]該D觸發器的作用是將該基於壓控振蕩器的比較器的輸出鎖存到該D觸發器中，由於該電荷泵對該電容的充電和放電需要一定的時間，所以該D觸發器的觸發時鐘與該採樣電路的時鐘間隔半個時鐘周期。
[0010]本發明在具體實施的時候，該電阻分壓電路的電阻陣列為8個相同的多晶矽電阻，7個該參考電壓信號分別連接到7個帶復位控制的該基於壓控振蕩器的比較器的負端輸入，該輸入電壓信號通過該採樣電路接到7個該基於壓控振蕩器的比較器的正端，該基於壓控振蕩器的比較器的輸出結果通過7個該D觸發器接到該優先編碼器當中進行編碼後輸出。
[0011]本發明的有益效果為:本發明提出的基於壓控振蕩器的比較器的全並行性模數轉化器並不是直接比較輸入電壓信號和參考電壓信號來量化的，而是將輸入電壓信號和參考電壓信號先通過採樣電路進行採樣保持後，通過壓控振蕩器轉化為頻率信號，再將輸出電壓信號所產生的頻率信號分別與參考電壓信號所產生的頻率信號進行比較，比較後的各個輸出信號接到D觸發器，最後D觸發器的輸出通過優先編碼器進行編碼輸出。因為壓控振蕩器的輸出頻率信號可以利用數字電路進行處理，故具有較好的抗噪聲能力，由於鑑頻器和電荷泵輸出的比較結果只能取高電平或者低電平，故輸出的亞穩態得到較好的控制，量化的輸出結果可靠度高。
【專利附圖】
【附圖說明】
[0012]圖1是基於壓控振蕩器的比較器的全並行模數轉換器系統框圖。
[0013]圖2是基於壓控振蕩器的比較器的結構圖。
[0014]圖3是壓控振蕩器的結構圖。
[0015]圖4是鑑頻器的結構圖。
[0016]圖5是電荷泵的結構圖。
[0017]圖6是本發明的實例輸出信號的時域量化波形圖。
[0018]圖7是本發明的實例輸出信號的行為級仿真輸出頻譜。
【具體實施方式】
[0019]如圖1至7，本發明提出的基於壓控振蕩器的比較器的全並行模數轉換器系統框圖，如附圖1所示，該模數轉換器的結構包括採樣電路，電阻分壓電路，基於壓控振蕩器的比較器，D觸發器和優先編碼器。其具體結構如下:輸入電壓信號VIN連接採樣電路，然後連接到各個基於壓控振蕩器的比較器的輸入正端，參考電壓信號VREF經過電阻分壓後的參考電壓V1、V2至Vn分別接到相應的帶復位控制信號的壓控振蕩器的比較器的輸入負端，各個比較器的輸出連接到D觸發器的數據輸入端，D觸發器的輸出端再接到優先編碼器進行編碼後輸出。
[0020]帶復位控制的基於壓控振蕩器的比較器的結構，如附圖2所示，比較器的正端接壓控振蕩器(VCOl)的控制電壓端，比較器的負端接壓控振蕩器(VC02)的控制電壓端，壓控振蕩器(VCOl)和壓控振蕩器(VC02)的參數相同，輸出頻率(Frel)和輸出頻率(Fre2)分別接入鑑頻器(HF)的輸入埠(Frel和Fre2)，鑑頻器(HF)的輸出埠(UP和DN)接電荷泵的控制埠(UP和DN)，電荷泵根據鑑頻器的控制信號和復位控制信號對電容進行充電和放電，電容電壓通過兩個反相器輸出最後比較的結果，CLKN為復位控制信號，接到復位開關管的柵極。
[0021]本發明提出的基於壓控振蕩器的比較器的全並行性模數轉化器並不是直接比較輸入電壓信號和參考電壓信號來量化的，而是將輸入電壓信號和參考電壓信號先通過米樣電路進行採樣保持後，通過壓控振蕩器轉化為頻率信號，再將輸出電壓信號所產生的頻率信號分別與參考電壓信號所產生的頻率信號進行比較，比較後的各個輸出信號接到D觸發器，最後D觸發器的輸出通過優先編碼器進行編碼輸出。因為壓控振蕩器的輸出頻率信號可以利用數字電路進行處理，故具有較好的抗噪聲能力，由於鑑頻器和電荷泵輸出的比較結果只能取高電平或者低電平，故輸出的亞穩態得到較好的控制，量化的輸出結果可靠度聞 。
[0022]以下對本發明提出的基於壓控振蕩器的比較器的模數轉化器的系統和各個模塊做--介紹:
本發明見附圖1，其中附圖1中的分壓電路，是由2n個相等的多晶矽電阻構成電阻陣列，其作用是將參考電壓VREF分成2n-l等分的參考電壓，其中η為量化位數。
[0023]附圖1中的採樣電路的作用主要是採樣和保持，使得輸入信號連接的壓控振蕩器所產生的頻率能夠被正確地比較量化出來，以減小量化誤差。採樣時鐘CLKN也為後面基於壓控振蕩器的比較器的復位控制端提供復位信號。
[0024]附圖1中的基於壓控振蕩器的比較器的主要作用是將採樣保持後的輸入電壓信號和參考電壓信號，通過壓控振蕩器轉化成相應的頻率信號，然後將兩個轉化後的頻率信號接到鑑頻器當中進行比較，鑑頻器的輸出連接電荷泵，控制電荷泵對負載電容Cap的充電和放電，以其來實現電壓信號的比較。
[0025]兩個相同的壓控振蕩器可以由環形振蕩器來實現，其具體結構見附圖3，其作用主要是將輸入的電壓信號轉化為頻率信號。輸入的信號越大，壓控振蕩器的輸出的震蕩頻率越高。對於壓控振蕩器只要求其輸出頻率隨著輸入的電壓信號單調增加，並沒有要求其隨著電壓信號線性增加，減小了設計的難度，即使在低壓電路設計中也是比較容易可以實現。
[0026]對於鑑頻器，其作用是比較兩個頻率的大小，並輸出電荷泵的控制信號。當頻率I (Frel)大於頻率2 (Fre2)的時候，鑑頻器輸出DN為高的平均有效開關電平寬度大於其輸出UP為高的平均有效開關電平寬度。當頻率I (Frel)小於頻率2(Fre2)的時候，鑑頻器輸出DN為高的平均有效開關電平寬度小於其輸出UP為高的平均有效開關電平寬度。鑑頻器的結構可以由RS鎖存器、與非門、反相器及傳輸門構成，如附圖4所示。
[0027]附圖2中的電荷泵的作用是根據前面鑑頻器輸出的UP和DN的平均脈衝寬度對電容進行充電以及放電。當UP輸出為低，DN輸出為低，並且此時的復位控制信號CLKN為低電平時，PMOS開關管導通，NMOS開關管截止，輸出電容充電；當DN輸出為高，UP輸出為低，並且CLKN為低電平時，NMOS開關管導通，PMOS開關管截止，輸出電容放電；當UP輸出為低，DN輸出為高，並且CLKN為低電平時，開關管都導通，電流不流經電容，電容電壓保持恆定；當UP輸出為高，DN輸出為低，CLKN為低電平時，開關管都截止，電容電壓也保持恆定；當CLKN為高電平時，負載電容放電，輸出電壓復位為零。輸出電容電壓再經過兩級反向器得到最後比較器的輸出。
[0028]D觸發器的作用是將基於壓控振蕩器的比較器的輸出鎖存到D觸發器中。由於電荷泵對電容的充電和放電需要一定的時間，故將D觸發器的時鐘延遲了半個時鐘周期。這也就是採樣電路的時鐘和比較器的復位控制信號要用CKLN的原因。
[0029]優先編碼器的作用是將D觸發器的輸出進行編碼後輸出量化輸出信號。
[0030]以下結合上文對系統結構和各個模塊功能的描述，著重分析本發明基於壓控振蕩器的比較器的全並行模數轉化器的原理，及本發明的理論依據。
[0031]本發明主要提出了一種新的利用頻率進行量化的全並行模數轉換器的結構。本發明的工作過程主要分為兩步:1，將參考電壓信號通過電阻陣列分成2n-l個參考電壓信號，
每個參考電壓信號相差;2，將電壓信號通過壓控振蕩器轉化為頻率信號並且比較出兩種頻率的大小。
[0032]參考電壓信號通過電阻陣列分成2n_l個參考電壓信號的原理就是簡單的分壓原理。只需要將2n個相同的多晶矽電阻串聯起來，由歐姆定律可知其能夠實現分壓功能。
[0033]下面著重介紹電壓轉換成頻率並進行比較的原理。
[0034]首先，需要將電壓信號轉化成與其一一對應的頻率信號，這可以通過環形振蕩器來實現。若環形振蕩器的輸出頻率為Fre，控制電壓為V，則振蕩器的頻率輸出Fre可以表示為
Fre=F(V)(I)
其中/OO為壓控振蕩器的電壓-頻率函數。只要F(V)是單值函數，由公式(I)可以得知，電壓信號和頻率信號是一一對應的關係。要實現電壓信號越大頻率信號越大，則還需要F(V)為單調遞增函數。這兩個條件即使在低壓下也可以很容易地實現。而且，由於壓控振蕩器的增益可以做到非常高，即使所比較的電壓信號相差不大，經過壓控振蕩器之後也可以變成相差較大的頻率信號。
[0035]然後，要將頻率信號比較出來，這可以用鑑頻器和電荷泵來實現。當比較器復位控制信號CLKN無效的時候，若鑑頻器的輸入端Frel的頻率小於Fre2的頻率，輸出DN有較寬的有效開關電平寬度而輸出UP只有窄的復位延時的時間為低電平。電荷泵因此將對電容以恆定電流I進行放電，直到電容Cap兩端電壓為0，才停止放電。同理，當頻率Frel小於Fre2時，輸出DN只有窄的高電平的復位脈衝寬度而輸出UP有較寬的低電平有效開關電平寬度，若復位控制信號無效，電荷泵將對電容以恆定電流I進行充電，直到電容Cap的電壓為VDD，或者復位控制信號有效時才停止。單位時間電容所變化的電壓如下面(2)式所決定:
【權利要求】
1.一種基於壓控振蕩器的比較器的全並行模數轉換器，其特徵在於:包括米樣電路、電阻分壓電路、基於壓控振蕩器的比較器、D觸發器以及優先編碼器，其中，輸入電壓信號輸入到該採樣電路中，而後由該採樣電路將該輸入電壓信號傳輸到各個該基於壓控振蕩器的比較器的輸入正端，參考電壓信號經過該電阻分壓電路的電阻分壓後的參考電壓分別接到相應的該基於壓控振蕩器的比較器的輸入負端，各個該基於壓控振蕩器的比較器的輸出連接到該D觸發器的數據輸入端，各個該D觸發器的輸出端再連接到該優先編碼器中進行編碼後輸出。
2.如權利要求1所述的一種基於壓控振蕩器的比較器的全並行模數轉換器，其特徵在於:該基於壓控振蕩器的比較器的正端連接第一壓控振蕩器的控制電壓端，該基於壓控振蕩器的比較器的負端連接第二壓控振蕩器的控制電壓端，該第一壓控振蕩器與第二壓控振蕩器的參數相同，該第一壓控振蕩器的第一輸出頻率以及該第二壓控振蕩器的第二輸出頻率分別接入鑑頻器的輸入埠，該鑑頻器的輸出埠接電荷泵的控制埠，該電荷泵根據該鑑頻器的控制信號和復位控制信號對與該電荷泵相連接的電容進行充電和放電，該電容電壓通過兩個反相器輸出最後比較的結果， 該基於壓控振蕩器的比較器的全並行模數轉換器，將該輸入電壓信號以及該參考電壓信號先通過該採樣電路進行採樣保持後，再通過該第一、第二壓控振蕩器轉化為頻率信號，再將輸出電壓信號所產生的該第一、第二輸出頻率信號分別與該參考電壓信號所產生的頻率信號進行比較，比較後的各個輸出信號接到該D觸發器，最後該D觸發器的輸出通過該優先編碼器進行編碼輸出。
3.如權利要求1所述的一種基於壓控振蕩器的比較器的全並行模數轉換器，其特徵在於:該電阻分壓電路是由2n個相等的多晶矽電阻構成電阻陣列，其作用是將該參考電壓信號分成2n-l等分的參考電壓，其中η為量化位數。
4.如權利要求2所述的一種基於壓控振蕩器的比較器的全並行模數轉換器，其特徵在於:該第一壓控振蕩器以及該第二壓控振蕩器由環形振蕩器來實現，其將輸入的電壓信號轉化為頻率信號，輸入的信號越大，該第一、第二壓控振蕩器的輸出的震蕩頻率越高，對於該第一、第二壓控振蕩器只要求其輸出頻率隨著輸入的電壓信號單調增加。
5.如權利要求1所述的一種基於壓控振蕩器的比較器的全並行模數轉換器，其特徵在於:該D觸發器的作用是將該基於壓控振蕩器的比較器的輸出鎖存到該D觸發器中，由於該電荷泵對該電容的充電和放電需要一定的時間，所以該D觸發器的觸發時鐘與該採樣電路的時鐘間隔半個時鐘周期。
6.如權利要求1所述的一種基於壓控振蕩器的比較器的全並行模數轉換器，其特徵在於:該電阻分壓電路的電阻陣列為8個相同的多晶矽電阻，7個該參考電壓信號分別連接到7個帶復位控制的該基於壓控振蕩器的比較器的負端輸入，該輸入電壓信號通過該採樣電路接到7個該基於壓控振蕩器的比較器的正端，該基於壓控振蕩器的比較器的輸出結果通過7個該D觸發器接到該優先編碼器當中進行編碼後輸出。
【文檔編號】H03M1/36GK103532557SQ201310539085
【公開日】2014年1月22日 申請日期:2013年11月5日 優先權日:2013年11月5日
【發明者】吳小剛 申請人:吳小剛