一種頻率測量方法、裝置和頻率計的製作方法
2023-05-28 21:42:41
專利名稱：一種頻率測量方法、裝置和頻率計的製作方法
技術領域：
本發明涉及信號測量領域，尤其涉及一種頻率測量方法、裝置和頻率計。
背景技術：
在電子技術中，頻率是最基本的參數之一，並且與許多電參量的測量方案、測量結果都有十分密切的關係。因此頻率的測量就顯得更為重要。中國專利號為CN2274348Y的專利申請提供了一種低成本、等精度的全自動頻率計(圖1所示)。其方案是由放大整形電路、閘門電路、計數電路、同步電路、計時電路、時基電路、CPU電路和顯不電路組成。上述方案的工作原理如下:待測信號從放大整形電路輸入端輸入，放大整形電路輸出為標準的TTL數位訊號，閘門電路的開啟時間受同步電路控制，同步電路同時控制記時電路，以使得計時和計數的起始時間與閘門電路開啟時間同步，計數電路、計時電路、顯示電路通過數據總線形式與CPU電路相連，在同步電路發出中斷請求時，CPU電路讀入和處理計數電路和計時電路中的數據，經過高精度浮點運算處理後就得到等精度的待測信號頻率數據，並按測出的頻率大小由軟體控制自選擇量程，最後送到顯示電路。開始測量時，CPU電路的I/o端向同步電路輸出高電平，當放大整形後的待測信號出現下降沿時，同步電路輸出為高電平，CPU電路測出同步電路輸出為高電平時，繼續保持I/O端向同步電路輸出高電平一段時間，該保持時間的長短為一預先設置的固定值，之後，I/o端向同步電路輸出低電平，此時若放大整形後的待測信號出現下降沿時，同步電路輸出低電平。上 述方案的關鍵是閘門電路由同步電路控制，並且同步電路輸出的控制信號的上升沿與放大整形後的待測信號的前端脈衝的下降沿同步，而該控制信號的下降沿與放大整形後的待測信號的前端脈衝沿同步，從而使得閘門電路開啟時間為待測信號的周期的整倍數，進而保證計數時不產生尾數固有的量化誤差，待測信號的頻率值f = N/T，其中N為閘門電路開啟時間裡的脈衝個數，T為閘門電路開啟時間，這種方法的頻率測量精度與待測信號的頻率高低無關，由閘門電路開啟時間的測量精度決定，從而實現對高低頻信號具有同樣的測量精度，即實現了等精度測量。但是，上述方案仍然存在著如下的缺陷:1、整個方案採用分立元件搭建硬體電路來實現測頻功能的，增加了 PCB布圖的難度以及調試的難度，頻率測量的質量受外界環境如溫度、溼度、電壓、噪聲的影響比較大。2、方案中關鍵的同步電路，由JK觸發器和反相器構成，一旦JK觸發器電路中出現亞穩態，電路不能消除，就會將錯誤繼續下去，導致整個系統不能正常工作。3、由於僅採用等精度測頻法，這在測量低頻信號的時候，會大大增加測量時間。
發明內容
本發明實施例提供一種頻率測量方法、裝置和頻率計，用於簡化電路結構，減少外部環境對測頻電路的影響，增加測頻系統的健壯性以及減少低頻信號的測量時間。
一方面，本發明實施例提供了一種頻率測量方法，該方法包括:將待測信號通過信號調理電路變成標準的數位訊號後輸入數字邏輯器件內部；在數字邏輯器件內部通過邊沿檢測電路檢測所述待測信號的邊沿；若檢測到所述待測信號的邊沿出現，則測頻控制狀態機根據測頻指令信號進行等精度測頻或者測周期來得到所述待測信號的頻率。優選地，本發明實施例中測頻控制狀態機根據測頻指令信號進行等精度測頻包括:在所述待測信號的邊沿出現時測頻控制狀態機同時使能時間計數器及待測信號個數計時器，當所述時間計數器的值到達預設的閘門時間且再次檢測到待測信號的邊沿出現，則結束測量並根據所述時間計數器及待測信號個數計時器計算出待測信號頻率，其中兩次檢測到的邊沿同為上邊沿或下邊沿。優選地，本發明實施例中根據測頻指令信號進行測周期包括:在所述待測信號的邊沿出現時測頻控制狀態機使能時間計數器，當再次檢測到待測信號的邊沿出現時，則結束測量並根據所述時間計數器的值計算出待測信號頻率，其中兩次檢測到的邊沿同為上邊沿或下邊沿。優選地，本發明實施例的方法還包括:若在接收測頻指令信號後，經過預設時間未完成頻率測量，則復位測頻系統。優選地，本發明實施例的方法還包括:根據測頻指令信號自動進行頻率測量，具體包括:判斷閘門時間是否已經超過最大值，若已經超過最大值，則進行測周期操作以測量待測信號的頻率，若未超過最大值，則進行等精度測頻操作以測量待測信號的頻率。優選地，本發明實施例中當閘門時間未超過最大值而進行等精度測頻操作以測量待測信號頻率包括:步驟1、發送停止測頻命令後觸發一次等精度測頻；步驟2、經過一等待時間後判斷等精度測頻是否完成，若完成則進入步驟3，若未完成則進入步驟4，其中所述等待時間大於所設閘門時間；步驟3、發送停止測頻命令並回讀待測信號個數計數器及時間計數器的值，當所述個數計數器的值大於預設個數Nfreq，且所述個數計數器的值和所述時間計數器的值至少相差I時，或者當所述個數計數器的值大於預設個數Nfreq，且當前閘門時間為最大值時，測頻完成；否則改變閘門時間並返回步驟I ;步驟4、發送停止測頻命令並回讀待測信號個數計數器及時間計數器的值，當所述個數計數器的值大於預設個數Nfreq，且所述個數計數器的值和所述時間計數器的值至少相差I時，增加所述等待時間並等待等精度測頻完成；否則改變閘門時間並返回步驟I。另一方面，本發明實施例還提供了一種頻率測量裝置，該裝置包括:信號調理電路、數字邏輯器件、數位訊號處理器和人機互動接口，所述數字邏輯器件包括邊沿檢測電路、測頻控制狀態機和測頻模塊，其中:信號調理電路，用於將待測信號變成標準的數位訊號，並輸出給數字邏輯器件中的邊沿檢測電路及測頻模塊；數位訊號處理器，用於通過所述人機互動接口接收用戶的測頻指令信號；邊沿檢測電路，用於檢測所述待測信號的邊沿；測頻控制狀態機，用於當所述邊沿檢測電路檢測到待測信號的邊沿出現時，根據所述測頻指令信號控制所述測頻模塊進行等精度測頻或者測周期來得到所述待測信號的頻率。優選地，本發明實施例的測頻模塊包括時間計數器及待測信號個數計時器，當進行等精度測頻時，所述測頻控制狀態機具體用於在所述待測信號的邊沿出現時測頻控制狀態機同時使能時間計數器及待測信號個數計時器，當所述時間計數器的值到達預設的閘門時間且再次檢測到待測信號的邊沿出現，則結束測量，其中兩次檢測到的邊沿同為上邊沿或下邊沿；所述數位訊號處理器用於根據所述時間計數器及待測信號個數計時器的值計算出待測信號頻率。優選地，本發明實施例當進行測周期時，所述測頻控制狀態機具體用於在所述待測信號的邊沿出現時測頻控制狀態機使能時間計數器，當再次檢測到待測信號的邊沿出現時，則結束測量，其中兩次檢測到的邊沿同為上邊沿或下邊沿；所述數位訊號處理器用於根據所述時間計數器的值計算出待測信號頻率。優選地，本發明實施例的數字邏輯器件還包括復位模塊，用於在接收測頻指令信號後，若經過預設時間未完成頻率測量，則復位測頻裝置。 優選地，本發明實施例的數位訊號處理器還用於通過所述人機互動接口接收用戶的自動測頻指令信號，所述數位訊號處理器還包括:判斷單元，用於當接收到自動測頻指令信號時，判斷閘門時間是否已經到最大值；等精度測頻控制單元，用於當閘門時間未超過最大值時，進行等精度測頻控制；測周期控制單元，用於當閘門時間超過最大值時，進行測周期控制。優選地，本發明實施例的等精度測頻控制單元包括:停止測頻模塊，用於發送停止測頻命令；觸發模塊，用於觸發一次等精度測頻；第一判斷模塊，用於經過一等待時間後判斷等精度測頻是否完成，該等待時間大於所設閘門時間；回讀模塊，用於回讀待測信號個數計數器及時間計數器的值；第二判斷模塊，用於判斷個數計數器的值是否大於預設個數Nfreq，且所述個數計數器的值和所述時間計數器的值是否至少相差1，或者判斷噹噹前閘門時間為最大值時，判斷所述個數計數器的值是否大於預設個數Nfreq;閘門時間改變模塊，用於當所述第二判斷模塊判斷結果為否時，改變閘門時間；等待時間改變模塊，用於當所述第一判斷模塊判斷等精度測頻未完成，且所述第二判斷模塊判斷為是時，增加所述等待時間。另一方面，本發明實施例還提供了一種頻率計，包括如上所述的頻率測量裝置。本發明實施例利用了數字邏輯器件的集成性和靈活性，簡化了電路結構，減少了外部環境對測頻電路的影響，同時當系統出現異常的時候還可以通過復位操作恢復初始狀態，增加測頻系統的健壯性，最後還增加了測周期模式，減少了低頻信號的測量時間。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本發明實施例提供的一種頻率測量方法的流程示意圖；圖2為本發明實施例提供的一種自動頻率測量的流程示意圖；圖3為本發明實施例提供的一種頻率測量裝置的結構示意圖；圖4為本發明實施例提供的一種測頻模塊的結構示意圖；圖5為本發明實施例提供的一種等精度測頻控制單元的結構示意圖；圖6為本發明實施例提供的一種頻率計的結構示意圖。
具體實施例方式為了使本發明的目的、技術方案和優點更加清楚明白，下面結合具體實施方式
和附圖，對本發明做進一步詳細說明。在此，本發明的示意性實施方式及其說明用於解釋本發明，但並不作為對本發明的限定。如圖1所示為本發明實施例提供的一種頻率測量方法的流程示意圖，該方法包括如下步驟:SlOl:將待測信號通過信號調理電路變成標準的數位訊號後輸入數字邏輯器件內部。在本實施例中，信號調理電路可以對待測信號進行放大、濾波、衰減等操作，從而使其轉換成數字邏輯器件所能識別的標準的數位訊號，需要指出的是，該信號調理電路並不會改變待測信號的頻率。而本實施例中的數字邏輯器件比如可以採用即現場可編程門陣列(Field-Programmable Gate Array, FPGA),複雜可編程邏輯器件(ComplexProgrammable Logic Device, CPLD)或者特殊應用集成電路(Application SpecificIntegrated Circuit, ASIC)等。S102:在數字邏輯器件中通過邊沿檢測電路檢測待測信號的邊沿。在本實施例中，既可以設定檢測待測信號的上邊沿，也可以設定待測信號的下邊沿，在此並不加以限定。S103:若檢測到待測信號的邊沿出現，則測頻控制狀態機根據測頻指令信號進行等精度測頻或者測周期來得到待測信號的頻率。本實施例中的測頻控制狀態機也屬於數字邏輯器件的一部分，其可以接收用戶下發的測頻指令信號，用戶比如可以通過人機互動接口給數位訊號處理器(DSP)下發測頻指令信號，然後再由DSP傳達給測頻控制狀態機來控制測頻操作。在本實施例中，根據用戶指令的不同，可以分別進行等精度測頻或者側周期操作。作為本發明的一個實施例，測頻控制狀態機根據測頻指令信號進行等精度測頻包括如下步驟:在待測信號的邊沿出現時測頻控制狀態機同時使能數字邏輯器件內部的時間計數器及待測信號個數計時器，當時間計數器的值到達預設的閘門時間且再次檢測到待測信號的邊沿出現時(該邊沿類型與開始計數時所依據的邊沿類型相同，即同為上邊沿或下邊沿)，則結束測量並根據時間計數器及待測信號個數計時器計算出待測信號頻率。在本實施例中最後頻率的計算過程可以由DSP來完成，假設時間計數器的值為T，待測信號個數計數器的值為N，則待測信號的頻率為f = N/T。作為本發明的一個實施例，測頻控制狀態機根據測頻指令信號進行測周期包括如下步驟:在待測信號的邊沿出現時測頻控制狀態機使能時間計數器，當再次檢測到待測信號的邊沿出現時，則結束測量並根據時間計數器的值計算出待測信號頻率。在本實施例中最後頻率的計算過程可以由DSP來完成，假設時間計數器的值為T，則待測信號的頻率為f=1/To在本實施例中，等精度測頻時僅需用到時間計數器和待測信號計數器兩個硬核計數器，相對於現有技術3個計數器減少了一個計數器，從而節約了計數器的實用，減少了硬體資源的浪費。作為本發明的一個實施例，DSP若在接收測頻指令信號後，經過預設時間未完成頻率測量，則復位測頻控制狀態機、時間計數器及待測信號個數計數器回初始狀態。
作為本發明的一個實施例，DSP還可以接收用戶的自動測頻指令信號，然後進行自動頻率測量，如圖2所示為本發明實施例提供的一種自動頻率測量的流程示意圖，該方法包括如下步驟:S201:判斷閘門時間是否已經超過最大值，若已經超過最大值，進入步驟S202，若未超過最大值，則進入步驟S206。若閘門時間已經到最大值，說明待測信號頻率較低，因此採用測周法較為合適，否則的話，可以採用等精度測頻法。S202:觸發一次測周期操作，即DSP發送測周期指令給測頻控制狀態機，由測頻控制狀態控制相應計數器進行測周期操作。S203:等待一預設時間，該預設時間大於待測信號周期時間。S204:判斷測周期是否完成，若完成，則回讀時間計數器的值，否則返回步驟S203。S205:判斷計算出的周期值是否小於等精度測頻法能測的最大周期值，若是，則返回步驟S201，否則結束測量。S206:發送停止測頻命令後觸發一次等精度測頻。等精度測頻具體可以參見上述實施例的描述，在此不再贅述。S207:經過一等待時間，該等待時間大於所設閘門時間。S208:判斷等精度測頻是否完成，若完成則進入步驟S209，否則進入步驟S211。S209:發送停止測頻命令並回讀待測信號個數計數器及時間計數器的值。S210:判斷待測信號個數計數器的值是否大於預設個數Nfreq，且待測信號個數計數器的值和時間計數器的值是否至少相差1，若是，則測頻完成，若否則進入步驟S213。需要指出的是，若現在正好是最大閘門時間，則只需要滿足測信號個數計數器的值大於預設個數Nfreq，就測頻完成。S211:發送停止測頻命令並回讀待測信號個數計數器及時間計數器的值。S212:判斷待測信號個數計數器的值是否大於預設個數Nfreq，且待測信號個數計數器的值和時間計數器的值是否至少相差1，若是增加所述等待時間並等待等精度測頻完成，這樣可以防止出現因為等待時間不夠，而誤認為測頻沒有完成(實際上如果等待足夠長的時間，是可以完成操作的)，從而就不再需要改變閘門時間重新進行等精度測頻操作了，節省了測頻時間。S213:改變閘門時間並返回步驟S201。這裡改變閘門時間一般是指增加閘門時間。本發明實施例利用了數字邏輯器件的集成性和靈活性，簡化了電路結構，減少了外部環境對測頻電路的影響，同時當系統出現異常的時候還可以通過復位操作恢復初始狀態，增加測頻系統的健壯性，最後還增加了測周期模式，減少了低頻信號的測量時間。如圖3所示為本發明實施例提供的一種頻率測量裝置的結構示意圖，該裝置包括:信號調理電路310、數字邏輯器件320、數位訊號處理器330和人機互動接口 340，其中數字邏輯處理器320還包括邊沿檢測電路321、測頻狀態控制機322和測頻模塊323。信號調理電路310用於將待測信號變成標準的數位訊號，並輸出給數字邏輯器件320中的邊沿檢測電路321及測頻模塊323。信號調理電路310可以對待測信號進行放大、濾波、衰減等操作，從而使其轉換成數字邏輯器件320所能識別的標準的數位訊號，該信號調理電路310並不會改變待測信號的頻率。而本實施例中的數字邏輯器件比如可以採用FPGA、CPLD 或者 ASIC 等。數位訊號處理器330用於通過人機互動接口 340接收用戶的測頻指令信號。在本實施例中測頻指令信號比如可以包括等精度測頻、測周期或者自動測頻等。邊沿檢測電路321用於檢測待測信號的邊沿。在本實施例中，邊沿檢測電路321既可以設定檢測待測信號的上邊沿，也可以設定待測信號的下邊沿，在此並不加以限定。測頻控制狀態機322用於當邊沿檢測電路321檢測到待測信號的邊沿出現時，根據測頻指令信號控制測頻模塊323進行等精度測頻或者測周期來得到待測信號的頻率。作為本發明的一個實施例，如圖4所示，測頻模塊323包括時間計數器3231和待測信號個數計數器3232。當進行等精度測頻時，測頻控制狀態機322具體用於在待測信號的邊沿出現時同時使能時間計數器3231及待測信號個數計時器3232，當時間計數器3231的值到達預設的閘門時間且再次檢測到待測信號的邊沿出現，則結束測量。此時數位訊號處理器330用於根據時間計數器3231及待測信號個數計時器3232的值計算出待測信號頻率。假設時間計數器的值為T，待測信號個數計數器的值為N，則待測信號的頻率為f = N/T。當進行測周期時，測頻控制狀態機322用於在待測信號的邊沿出現時使能時間計數器3231，當邊沿檢測電路321再次檢測到待測信號的邊沿出現時，結束測量。此時數位訊號處理器330用於根據時間計數器3231的值計算出待測信號頻率。假設時間計數器3231的值為T，則待測信號的頻率為f = 1/T。作為本發明的一個實施例，時間計數器3231和待測信號個數計數器3232可以共用數字邏輯器件內部一個硬核計數器。作為本發明的一個實施例，數字邏輯器件320還可以包括一復位模塊(未繪示)，其用於在接收測頻指令信號後，若經過預設時間未完成頻率測量，則復位測頻控制狀態機322、時間計數器3231和待測信號個數計數器3232。作為本發明的一個實施例，當數位訊號處理器330接收用戶的自動測頻指令信號時，數位訊號處理器330還包括:判斷單元331、等精度測頻控制單元332和測周期控制單元 333。如圖5所示為本發明實施例提供的一種等精度測頻控制單元的結構示意圖，該等精度測頻控制單元332包括:停止測頻模塊3321、觸發模塊3322、第一判斷模塊3323、回讀模塊3324、第二判斷模塊3325、閘門時間改變模塊3326和等待時間改變模塊3327。停止測頻模塊3321用於發送停止測頻命令。觸發模塊3322用於觸發一次等精度測頻，需要指出的是，在觸發模塊3322觸發一次等精度測頻前，停止測頻模塊3321需要先發送一次停止測頻命令，這樣可以防止將上一次測頻值當成本次測頻值的情況出現。第一判斷模塊3323用於經過一等待時間後判斷等精度測頻是否完成，該等待時間大於所設閘門時間。回讀模塊3324用於回讀待測信號個數計數器及時間計數器的值，不論第一判斷模塊3323的判斷結果為何，該回讀模塊3324都講回讀待測信號個數計數器及時間計數器的值，且在回讀前，停止測頻模塊3321還會發送一次停止測頻命令。第二判斷模塊3325用於判斷個數計數器的值是否大於預設個數Nfreq。且所述個數計數器的值和所述時間計數器的值是否至少相差1，或者判斷噹噹前閘門時間為最大值時，判斷所述個數計數器的值是否大於預設個數Nfreq。閘門時間改變模塊3326用於當第二判斷模塊3325判斷結果為否時，改變閘門時間，並通知觸發模塊3322再次觸發等精度測頻，這裡改變閘門時間一般是指增加閘門時間。等待時間改變模塊3327用於當第一判斷模塊3323判斷等精度測頻未完成，且第二判斷模塊3325判斷為是時，增加等待時間，並繼續等待等精度測頻完成。本發明實施例利用了數字邏輯器件的集成性和靈活性，簡化了電路結構，減少了外部環境對測頻電路的影響，同時當系統出現異常的時候還可以通過復位操作恢復初始狀態，增加測頻系統的健壯性，最後還增加了測周期模式，減少了低頻信號的測量時間。如圖6所示為本發明實施例提供的一種頻率計的結構示意圖,該頻率計600包括頻率測量裝置601，頻率測量裝置601的描述可以參見上述實施例的描述，在此不再贅述。以上所述的具體實施方式
，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施方式
而已，並不用於限定本發明的保護範圍，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種頻率測量方法，其特徵在於，所述方法包括: 將待測信號通過信號調理電路變成標準的數位訊號後輸入數字邏輯器件內部； 在數字邏輯器件內部通過邊沿檢測電路檢測所述待測信號的邊沿； 若檢測到所述待測信號的邊沿出現，則測頻控制狀態機根據測頻指令信號進行等精度測頻或者測周期來得到所述待測信號的頻率。
2.如權利要求1所述的頻率測量方法，其特徵在於，所述測頻控制狀態機根據測頻指令信號進行等精度測頻包括: 在所述待測信號的邊沿出現時測頻控制狀態機同時使能時間計數器及待測信號個數計時器，當所述時間計數器的值到達預設的閘門時間且再次檢測到待測信號的邊沿出現，則結束測量並根據所述時間計數器及待測信號個數計時器計算出待測信號頻率，其中兩次檢測到的邊沿同為上邊沿或下邊沿。
3.如權利要求1所述的頻率測量方法，其特徵在於，所述根據測頻指令信號進行測周期包括: 在所述待測信號的邊沿出現時 測頻控制狀態機使能時間計數器，當再次檢測到待測信號的邊沿出現時，則結束測量並根據所述時間計數器的值計算出待測信號頻率，其中兩次檢測到的邊沿同為上邊沿或下邊沿。
4.如權利要求2或3所述的頻率測量方法，其特徵在於，所述方法還包括:若在接收測頻指令信號後，經過預設時間未完成頻率測量，則復位測頻系統。
5.如權利要求1所述的頻率測量方法，其特徵在於，所述方法還包括:根據測頻指令信號自動進行頻率測量，具體包括: 判斷閘門時間是否已經超過最大值，若已經超過最大值，則進行測周期操作以測量待測信號的頻率，若未超過最大值，則進行等精度測頻操作以測量待測信號的頻率。
6.如權利要求5所述的頻率測量方法，其特徵在於，當閘門時間未超過最大值而進行等精度測頻操作以測量待測信號頻率包括: 步驟1、發送停止測頻命令後觸發一次等精度測頻； 步驟2、經過一等待時間後判斷等精度測頻是否完成，若完成則進入步驟3，若未完成則進入步驟4，其中所述等待時間大於所設閘門時間； 步驟3、發送停止測頻命令並回讀待測信號個數計數器及時間計數器的值，當所述個數計數器的值大於預設個數Nfreq，且所述個數計數器的值和所述時間計數器的值至少相差I時，或者當所述個數計數器的值大於預設個數Nfreq，且當前閘門時間為最大值時，測頻完成；否則改變閘門時間並返回步驟I ; 步驟4、發送停止測頻命令並回讀待測信號個數計數器及時間計數器的值，當所述個數計數器的值大於預設個數Nfreq，且所述個數計數器的值和所述時間計數器的值至少相差I時，增加所述等待時間並等待等精度測頻完成；否則改變閘門時間並返回步驟I。
7.—種頻率測量裝置，其特徵在於，所述裝置包括:信號調理電路、數字邏輯器件、數位訊號處理器和人機互動接口，所述數字邏輯器件包括邊沿檢測電路、測頻控制狀態機和測頻模塊，其中: 信號調理電路，用於將待測信號變成標準的數位訊號，並輸出給數字邏輯器件中的邊沿檢測電路及測頻模塊；數位訊號處理器，用於通過所述人機互動接口接收用戶的測頻指令信號； 邊沿檢測電路，用於檢測所述待測信號的邊沿； 測頻控制狀態機，用於當所述邊沿檢測電路檢測到待測信號的邊沿出現時，根據所述測頻指令信號控制所述測頻模塊進行等精度測頻或者測周期來得到所述待測信號的頻率。
8.如權利要求7所述的頻率測量裝置，其特徵在於，所述測頻模塊包括時間計數器及待測信號個數計時器，當進行等精度測頻時， 所述測頻控制狀態機具體用於在所述待測信號的邊沿出現時同時使能時間計數器及待測信號個數計時器，當所述時間計數器的值到達預設的閘門時間且再次檢測到待測信號的邊沿出現，則結束測量，其中兩次檢測到的邊沿同為上邊沿或下邊沿； 所述數位訊號處理器用於根據所述時間計數器及待測信號個數計時器的值計算出待測信號頻率。
9.如權利要求8所述的頻率測量裝置，其特徵在於，當進行測周期時， 所述測頻控制狀態機具體用於在所述待測信號的邊沿出現時測頻控制狀態機使能時間計數器，當再次檢測到待測信號的邊沿出現時，則結束測量，其中兩次檢測到的邊沿同為上邊沿或下邊沿； 所述數位訊號處理器用於根據所述時間計數器的值計算出待測信號頻率。
10.如權利要求8或9所述的頻率測量裝置，其特徵在於，所述數字邏輯器件還包括復位模塊，用於在接收測頻指令信號後，若經過預設時間未完成頻率測量，則復位所述測頻裝置。
11.如權利要求7所述的頻率測量裝置，其特徵在於，所述數位訊號處理器還用於通過所述人機互動接口接收用戶的自動測頻指令信號，所述數位訊號處理器還包括: 判斷單元，用於當接收到自動測頻指令信號時，判斷閘門時間是否已經到最大值； 等精度測頻控制單元，用於當閘門時間未超過最大值時，進行等精度測頻控制； 測周期控制單元，用於當閘門時間超過最大值時，進行測周期控制。
12.如權利要求11所述的頻率測量裝置，其特徵在於，所述等精度測頻控制單元包括: 停止測頻模塊，用於發送停止測頻命令； 觸發模塊，用於觸發一次等精度測頻； 第一判斷模塊，用於經過一等待時間後判斷等精度測頻是否完成，該等待時間大於所設閘門時間； 回讀模塊，用於回讀待測信號個數計數器及時間計數器的值； 第二判斷模塊，用於判斷個數計數器的值是否大於預設個數Nfreq，且所述個數計數器的值和所述時間計數器的值是否至少相差1，或者判斷噹噹前閘門時間為最大值時，判斷所述個數計數器的值是否大於預設個數Nfreq ； 閘門時間改變模塊，用於當所述第二判斷模塊判斷結果為否時，改變閘門時間； 等待時間改變模塊，用於當所述第一判斷模塊判斷等精度測頻未完成，且所述第二判斷模塊判斷為是時，增加所述等待時間。
13.—種頻率計，其特徵在於，包括如權利要求7-12任一所述的頻率測量裝置。
全文摘要
本發明實施例提供了一種頻率測量方法、裝置和頻率計，方法包括將待測信號通過信號調理電路變成標準的數位訊號後輸入數字邏輯器件內部；在數字邏輯器件內部通過邊沿檢測電路檢測所述待測信號的邊沿；若檢測到所述待測信號的邊沿出現，則測頻控制狀態機根據測頻指令信號進行等精度測頻或者測周期來得到所述待測信號的頻率。本發明實施例利用了數字邏輯器件的集成性和靈活性，簡化了電路結構，減少了外部環境對測頻電路的影響，同時當系統出現異常的時候還可以通過復位操作恢復初始狀態，增加測頻系統的健壯性，最後還增加了測周期模式，減少了低頻信號的測量時間。
文檔編號G01R23/02GK103176042SQ20111043153
公開日2013年6月26日 申請日期2011年12月21日 優先權日2011年12月21日
發明者張沁濤, 丁新宇, 王悅, 王鐵軍, 李維森 申請人:北京普源精電科技有限公司