計數器、模數轉換方法、和固態成像器件的製作方法

2023-05-29 05:18:46 4

專利名稱：計數器、模數轉換方法、和固態成像器件的製作方法
技術領域：
本發明涉及異步計數器電路、模數(AD)轉換方法以及用於使用該計數器電路將模擬信號轉換成數字數據的AD轉換器、用於通過多個單位元件的陣列檢測物理量分布的半導體器件、以及電子裝置。更具體地，本發明涉及一種適合在電子裝置中使用的異步計數器和AD轉換技術， 該電子裝置是例如用於檢測物理量分布的半導體器件諸如固態成像器件，該半導體器件允許讀取表示物理量分布的電信號，通過對從外部輸入的電磁波諸如光或輻射敏感的多個單位元件的陣列獲得該物理量。
背景技術：
在各種領域中使用了用於檢測物理量的半導體器件，該半導體器件包括對從外部輸入的電磁波諸如光或輻射敏感的單位元件的線或矩陣。例如，在視頻裝置領域，使用用於檢測光(電磁波的例子)作為物理量的電荷耦合器件(CCD)、金屬氧化物半導體(MOS)以及互補金屬氧化物半導體(CMOS)固態成像器件。 這些器件以單位元件(在固態成像器件中的像素)獲得的電信號形式讀取物理量分布。在被稱作有源像素傳感器(APS)或者增益單元的固態成像器件的類型中，在產生了與電荷發生器產生的信號電荷對應的像素信號的像素信號發生器中提供用於放大的驅動電晶體。許多COMS固態成像器件是上述類型。在這種有源像素傳感器中，為了讀取像素信號到外部，對包括單元像素陣列的像素單元執行尋址控制，因此能從任意選擇的單獨的單元像素中讀取信號。即，有源像素傳感器是尋址控制的固態成像器件的例子。例如，在有源像素傳感器中，其是包括單元像素矩陣的X-Y尋址的固態成像器件類型，使用MOS結構(M0S電晶體)的有源元件或類似物實現每一個像素，因此每個像素自身能夠放大。即，有源兀件放大在用作光電轉換器的光電二極體中累積的信號電荷(光電子)，並且讀取該放大的信號作為圖像信息。在這種X-Y尋址固態圖像器件中，例如像素單元包括大量像素電晶體的二維數組。在逐行基礎上或逐個像素基礎上開始對應於入射線的信號電荷的累積。通過尋址連續地從各自的像素讀取基於累積的信號電荷的電流信號或電壓信號。在該MOS(包括CMOS) 固態成像器件中，作為尋址控制的實例，根據經常使用的方法，同時訪問一行像素以從逐行基礎上的像素單元中讀取像素信號。必須通過模數轉換器將從像素單元中讀取的模擬像素信號轉換成數字數據。因為像素信號與附加有復位分量的信號分量一起輸出，所以必須通過獲得對應於復位分量的信號電壓和對應於信號分量的信號電壓之間的差來提取真實的有效信號分量。
這也適用於將模擬像素信號轉換成數字數據的情況。最後，需要將表示對應於復位分量的信號電壓和對應於信號分量的信號電壓之間的差的差信號分量轉換成數字數據。 為此，已經提出了用於AD轉換的各種方案。例如，如W. Yang等，「An Integrated 800X600 CMOS Image System」，ISSCC Digest of Technical Papers, pp. 304-305，1999 年 2 月 (下文中稱作第一非專利文獻)；Y0NEM0T0 kazuya，「CCD/CMOS Imeeji Sensa no kiso to ouyou，，，CQ Publishing Co. , Ltd. , first edition pp. 201-203，2003 年 8 月 10 日(下文中稱作第二非專利文獻)；IMAMURA Toshifumi 和 YAMAMOTO Yoshiko，「3. kosoku kinou CMOS Imeeji Sensa no kenkyuu」，2004 年 3 月 15 日在網際網路搜索的連結〈URL :http://www. sanken. gr. jp/project/iwataPJ/report/hl2/hl2index. html>,(下文中稱作第三非專利文獻)；IMAMURAToshifumi、YAMAM0T0 Yoshiko 和 HASEGAWANaoya，「3. Koshoku kinou CMOS Imeeji Sensa no kenkyuu」，網際網路〈URL http:// www. sanken. gr. jp/pro iect/iwataP.T/ report/hl4/hl4index. html>, 2004年3月15日在線搜索(下文中稱作第四非專利文獻)； Oh-Bong Kwon et. al. , 「ANovel Double Slope Analog-to-Digital Converter for a High-Quality 640X480 CMOS Imaging System」 1999 年 VL3-03，IEEE，335-338 頁(下文中稱作第五非專利文獻)；以及日本未審查專利申請公開NO. 11-331883(下文中稱作第一專利文獻)。根據在第一到第五非專利文獻和第一專利文獻中描述的AD轉換方案，通過使用計數器電路執行AD轉換。使用的計數器電路通常是同步計數器，其中觸發器(計數器的基本元件)與計數器時鐘同步輸出計數值。然而，在同步計數器中，計數時鐘限制了所有觸發器的操作，當需要更高頻率的操作時這是有問題的。像例如在第四和第五非專利文獻中所描述的，還可能使用異步計數器作為計數器電路。因為其中的限制操作頻率僅僅通過第一觸發器的限制頻率確定，所以異步計數器適合於高速操作。因此，當需要在更高頻率操作時優選使用異步計數器作為計數器電路。圖18是表示根據相關技術能切換模式的異步計數器的圖。計數器電路900能用作4位異步計數器。例如通過多個負沿D觸發器912、914、916以及918 (全體稱為910) 的級聯連接來實施計數器電路900。每一個觸發器910具有連接到其D輸入端的反相輸出 NQ (以Q上的橫槓表示)。第一觸發器910的時鐘端子CK接收計數時鐘CKO的輸入。而且，計數器電路900包括雙輸入單輸出開關922、924以及926 (全體稱為920)， 用於在相鄰的一對觸發器910之間分別切換觸發器910的非反相輸出Q和反相輸出NQ。每一個開關920根據來自控制器(未不出)的控制信號SW切換這兩個輸入信號並且將選擇的信號輸入到後面的觸發器910的時鐘端子CK。該控制信號SW用來在向上計數和向下計數之間切換計數器電路900的計數操作。 當控制信號處於高(H)電平時，選擇非反相輸出Q，因此計數器電路900進入向上計數模式， 另一方面，當控制信號SW處於低(L)電平時，選擇反相輸出NQ，因此計數電路900進入向下計數模式。然而，在圖18中所示的傳統異步計數器中，在切換上/下計數器的處理模式的同時，一般使用不考慮操作模式的上/下計數器執行計數。因此，儘管允許電路的緊湊設計， 但是例如當計數器向上計數到達預定值ad時，然後從該值開始向下計數，在計數模式切換
5的時不能維持計數值的連續性。因此，該計數器不適合於在切換計數模式的同時連續執行計數(下文中稱作第一問題)。這將在下面描述。圖19是用於說明圖18中示出的計數器電路900的操作的時序圖；在該實例中，一種4位異步計數器根據控制信號SW在非反相輸出Q和反相輸出NQ 之間切換，因此首先執行向上計數，然後執行向下計數。然而，當產生從向上計數到向下計數的切換時，計數值從6變到10。因此，在使用高頻率脈衝序列的計數模式的切換之前和之後維持該計數值時，不可能執行向上計數和向下計數。例如在日本未審專利申請公開No. 6-216762(下文中稱為第二專利文獻)中提出了用於克服該問題的方案。根據第二專利文獻，在每一個偶數脈衝序列上提供了用於使每一個觸發器的狀態反相的器件和用於初始化全部觸發器的器件。下面將描述在第二專利文獻中描述的計數方法。假設異步計數器能向上計數到最大數值n，第一脈衝序列包括i個脈衝，並且第二脈衝序列包括j個脈衝。預先復位計數器，並且該計數器為第一脈衝序列從O計數到i。然後當使計數器的觸發器的狀態反相時，獲得該值i相對於η的補數，因此計數器的值變成了 n-i。然後計數器從n-i計數到n-i+j。i_j的差是n_i+j相對於n的補數，通過再次反相觸發器的狀態而獲得它。因此，使用高頻率的連續脈衝序列實現了用於執行向上計數和向下計數的異步計數器。然而，根據第二專利文獻中描述的方案，因為通過包括補數值的計算來執行向上計數和向下計數，所以這不是直接的(下文中稱為第二問題)。此外，在第一到第五非專利文獻和第一專利文獻中描述的AD轉換的方案具有涉及電路規模、電路面積、功耗、用於與其它功能單元連接的引線數、與引線相關的噪音或消耗電流的缺點。這將在下面描述。根據相關技術的固態成像器件的結構圖21是根據相關技術的CMOS固態成像器件(CMOS圖像傳感器)的示意性結構圖，其中在相同的半導體襯底上安裝AD轉換器和像素單元。如圖21中所示，固態成像器件 I包括像素單元(成像單元)10，其中以行和列排列多個單位像素3 ;從外部提供給像素單元10的驅動控制器7 ;計數器(CNT) 24 ;列處理器26，包括為各自列提供的列AD電路25 ;參考信號發生器27，包括用於將AD轉換用的參考電壓提供給列處理器26中的列AD電路25 的數模轉換器(DAC);以及包括減法器電路29的輸出電路28。驅動器7包括控制列尋址或列掃描的水平掃描電路(列掃描電路)12 ;控制行尋址或行掃描的垂直掃描電路(行掃描電路)14 ；以及定時控制器21，經由端子5a接收主時鐘CLKO並產生多種內部時鐘以控制水平掃描電路12、垂直掃描電路14以及類似電路。將單元像素3連接到由垂直掃描電路14控制的行控制線15和將像素信號傳輸到列處理器26的垂直信號線19。每一個列AD電路25包括電壓比較器252和數據存儲單元(鎖存器)255，並且它具有η位AD轉換器的功能。電壓比較器252比較通過參考信號發生器27產生的參考信號RAMP和經由垂直控制線19(V0、V1、...)從單元像素3中獲得的用於每行控制線15 (HO、 HU...)的模擬信號。數據存儲單元255是用於保存電壓比較器252花費時間的計數結果的存儲器，以通過計數器24完成比較。數據存儲單元255包括存儲區域彼此獨立的η位鎖存器I和2。電壓比較器252的一個輸入端RAMP通常與其它電壓比較器252的輸入端RAMP — 起接收參考信號發生器27產生的梯狀參考信號RAMP的輸入。將該電壓比較器252的其它輸入端連接到各自的相關列的垂直信號線，因此單獨地輸入來自像素單元10的像素信號。 將來自電壓比較器252的信號輸出供應給數據存儲單兀255。基於對應於從固態成像器件 I的外部提供的主時鐘CLKO的計數時鐘CKO (例如這些時鐘的時鐘頻率相等)，通過執行計數來數位化地產生參考信號RAMP，並將該計數值轉化成模擬信號。計數器24根據基於主時鐘CLKO的計數時鐘CKO (例如這些時鐘的時鐘頻率相等) 執行計數，並且通常將計數輸出CK1，CK2，. . .，CKn與計數時鐘CKO —起提供給列處理器26 的列AD電路25。S卩，通過把來自計數器24的用於計數輸出CK1，CK2，· · ·，CKn的線(lines)提供給為各自列提供的數據存儲器單元255的鎖存器，各自列的列AD電路25共用單一的計數器24。將列AD電路25的輸出連接到水平信號線18。水平信號線18具有用於2n位的信號線，並且其經由與各自輸出線相關的2n讀出電路(未示出)連接到輸出電路28的減法器電路29。定時控制器21經由控制線12c指示水平掃描電路12來讀取像素數據。響應於該指示，通過連續地變換水平選擇信號CH (i)，水平掃描電路12連續地將存儲在鎖存器I和2 中的像素數據傳輸到輸出電路28的減法器電路29。即，水平掃描電路12在水平(行)方向上執行讀取掃描。基於從固態成像器件I的外部提供的與計數時鐘CKO相似的主時鐘CLK0，水平掃描電路12產生水平選擇信號CH(i)以用於在水平(行)方向上執行讀取掃描。圖22是用於說明根據圖21中示出的相關技術的固態成像單元I的操作的時序圖。例如，對於第一讀取操作，首先將計數器254的計數值復位到初始值「O」。然後，在從任意行Hx上的單元像素3讀取像素信號到垂直信號線19(V0、V1、...)的第一讀取操作變得穩定之後，輸入參考信號產生器27產生的參考信號RAMP，該參考信號RAMP臨時改變從而基本形成斜坡波形，通過電壓比較器252比較參考信號RAMP和在任意垂直信號線19(列數為Vx)上的像素信號電壓。此時，為了通過計數器24測量電壓比較器252的比較時間，在將參考信號RAMP輸入到電壓比較器252的一個輸入端RAMP的同時,計數器24與參考信號發生器27產生斜坡波形電壓同步地(tlO)、如第一計數操作一樣從初始值「O」開始向下計數。電壓比較器252將來自參考信號發生器27的隨機參考信號RAMP與經由垂直信號線19輸入的像素信號電壓Vx比較。當這些電壓相等時，電壓比較器252將其輸出從H電平切換成L電平(tl2)。基本上在反相電壓比較器252的輸出的同時，數據存儲單元255根據在數據存儲單元255的鎖存器I中的比較周期與計數時鐘CKO同步地鎖存計數器24的計數輸出CKl、 CK2、. . . CKn,從而完成AD轉換的第一迭代操作(tl2)。當預定的向下計數周期消逝時(tl4)，定時控制器21停止提供控制數據給電壓比較器252，並且停止提供計數時鐘CKO給計數器254。因此，電壓比較器252停止產生斜坡參考信號RAMP。在第一讀取操作中，讀取單元像素3的復位分量Λ V,並且該復位分量Λ V包括在單元像素3中變化的偏置噪聲。然而，通常在復位分量AV中的變化是小的，並且在所有像素中復位電平是相同的，因此基本上知道任意垂直信號線19 (Vx)的輸出。因此，當在第一讀取操作中讀取復位分量AV時，可能通過校正參考信號RAMP縮短比較周期。根據該相關技術，在對應於7位(128時鐘周期)的計數周期中比較該復位分量AV。在第二讀取操作中，除了復位分量Λ V，讀取對應於入射在各自的單元像素3上的光量的信號分量Vsig，並且執行與第一操作相似的操作。更具體地，對於第二讀取操作，首先將計數器254的計數值復位到初始值「O」。然後，當從任意行Hx上的單元像素3到垂直信號線19 (V0、V1、...)讀取的像素信號的第二讀取操作變得穩定時，輸入參考信號發生器27產生的參考信號RAMP從而臨時以梯狀的方式改變，並且從而基本地具有斜坡波形，然後電壓比較器252比較參考信號RAMP和在任意垂直信號線19(列數為Vx)上的像素信號電壓。此時，為了使用計數器24測量電壓比較器252的比較時間，在將參考信號RAMP輸入到電壓比較器252的一個輸入端RAMP的同時,計數器24與參考信號發生器27產生斜坡波形電壓同步地(t20)、如第二計數操作一樣從初始值「O」開始向下計數。電壓比較器252比較來自參考信號發生器27的斜坡參考信號RAMP和經由垂直信號線19輸入的像素信號電壓Vx。當這些電壓變得相等時，電壓比較器252將其輸出從H電平切換成L電平(t22)。基本上在反相電壓比較器252的輸出的同時，數據存儲單元255根據比較周期與計數時鐘CKO同步地鎖存來自計數器24的計數輸出CK1、CK2、. . . CKn,由此完成AD轉換的第二迭代(t22)。此時，數據存儲單元255在其不同位置保存第一計數操作中的計數值和第二計數操作中的計數值，即在鎖存器2中。在第二讀取操作中，讀取單元像素3的復位分量AV和信號分量Vsig的組合。當預定的向下計數周期消逝時(t24)，定時控制器21停止提供控制數據給電壓比較器252，並且停止提供計數時鐘CKO給計數器254。因此，電壓比較器252停止產生斜坡參考信號RAMP。在完成第二計數操作後的特定時間(t28)，定時控制器21指示水平掃描電路12來讀取像素數據。響應於該指示，水平掃描電路12連續地經由控制線12c變換提供給數據存儲單元255的水平選擇信號CH (i)。因此，在該數據存儲單元鎖存的計數值，也就是，將每一個通過η位數字數據表示的在第一迭代和第二迭代中的像素數據經由η條(總計2η條)水平信號線18連續地輸出到列處理器26的外部，並且輸入到輸出電路28的減法器電路29。對於每一個像素位置，η位減法器電路29從第二迭代的像素數據中減去表示單元像素3的復位分量AV的第一迭代的像素數據以計算單元像素3的信號分量Vsig，該第二迭代數據表示單元像素3的復位分量Λ V和信號分量Vsig的組合。
然後，以逐行為基礎連續執行相似的操作，由此在輸出電路28中獲得表示兩維圖像的圖像信號。然而，在圖21中的排列中，各個列的列AD電路共用單一的計數器24，並且必須將第一和第二計數操作的結果保持在用作存儲器的數據存儲單元255中。因此，對於η位信號需要兩個η位鎖存器(每一位需要2η個鎖存器)，這導致了電路面積的增加(下文中稱為第二問題)。此外，需要用於將計數時鐘CKO和η個計數輸出CK1、CK2、. . .、CKn從計數器24輸入到數據存儲單元255的線。這將增加噪聲和功耗(下文中稱為第四問題)。此外，為了在數據存儲單元255中的不同位置保持第一和第二計數操作的計數值，需要用於傳送第一和第二計數操作結果的2n條信號線，這導致了電流量的增加。(下文中稱為第五問題)。此外，在將信號輸出到該器件外部之前，為了從第二計數操作的計數值中減去第一計數操作的計數值，需要將計數值通向輸出電路28的η位減法器電路29的2η條信號線。 為了傳輸數據這將增加噪音或功耗(下文中稱為第六問題)。就是說，必須單獨地分別地從計數器提供用於保存第一讀取操作結果的存儲器和用於保存第二讀取操作結果的存儲器(即需要兩個存儲器)。此外，需要用於從這些存儲器將η位計數值傳送到計數器的信號線。此外，為了將第一和第二計數操作的η位計數值傳輸到減法器，需要2η位(雙倍)的信號。這增加了電路規模和電路面積，並且還增加了噪音、電流消耗或功耗。此外，當同時執行AD轉換和讀取操作時，也就是，通過流水線作業，把用於保持計數結果的存儲器與需要用於保持通過AD轉換獲得的數據的存儲器分開。類似於第三個問題，為此需要兩個存儲器，這導致了電路面積的增加(下文中稱為第七問題)。作為用於克服第三問題的測量，在提出的列AD轉換器電路中，通過級聯地提供在列之間共同使用的計數器來實施相關複式取樣(CDS)功能和AD轉換功能，為每一列提供 CDS處理單元和用於保持該計數器的計數值的鎖存器。例如這在第二非專利文獻中描述了。此外，在提出的用於克服第二問題的方案中，例如通過在列處理器26中為每列提供計數器來實施AD轉換功能。例如這在第三和第四非專利文獻中描述了。在第二非專利文獻中描述的列AD電路中，AD轉換器包括計數器和鎖存器，其對垂直信號線(列)執行並行處理，在抑制像素的固定圖案噪音的同時，通過獲取復位分量和信號分量之差來將模擬信號轉換成數位訊號。因此，不需要減法，並且單一的計數操作足夠。 此外，能通過鎖存器實現用於保持通過AD轉換獲得的數據的存儲器。這足以用來避免電路面積的增加。即，克服了第三、第五、第六和第七問題。然而，需要用於將計數時鐘CKO和η個計數輸出從計數器輸入到鎖存器的線 (line)，因此，沒有克服第四問題。根據在第三和第四非專利文獻中描述的技術，同時將用於檢測光的多個像素的電流輸出到輸出總線，並且根據輸出總線上的電流執行加法和減法。然後，將信號轉化成在時間方向上具有振幅的脈衝寬度信號，並且通過為各自列提供的計數器電路來計數脈衝寬度信號的脈衝寬度的時鐘周期，從而執行AD轉換。因此，不需要用於計數輸出的引線，即克服了第四問題。
然而，沒有描述復位分量和信號分量的處理，因此不必克服第三、第五、第六和第七問題。在第一和第五非專利文獻中也沒有描述復位分量和信號分量的處理。另一方面，第一專利文獻描述了對復位分量和信號分量的處理。為了從復位分量和信號分量提取純圖像的電壓數據，例如通過相關複式取樣從相對於每列的信號分量的數字數據中提取復位分量的數字數據，因此避免了第六問題。然而，根據在第一專利文獻中描述的技術，在外部系統接口執行計數以產生計數信號，並且在為每列提供的一對緩衝器中保存當復位分量或信號分量的電壓與用於比較的參考電壓匹配時那一刻的計數值。因此，AD轉換的方案通過列共同使用單一的計數器這一點上與在第一非專利文獻中的方案相同。因此，不能避免第三到第五以及第七問題。

發明內容
考慮到上述情況已做出了本發明，並且本發明的目的是提供用於克服第一和第二問題的方案。更優選地，本發明的目的是提供克服第三到第七問題的至少一個的方案。根據本發明的一方面，提供一種異步計數器電路，該異步計數器電路允許可選擇地以向上計數模式執行計數或以向下計數模式執行計數。該計數器電路包括初始值設定處理器，其在切換該計數模式後開始計數之前、將計數模式切換之前瞬時(immediately before)的計數值設定為計數模式切換時的初始值。根據本發明的另一方面，提供一種用於將差信號分量轉換成數字數據的模數轉換方法，該差信號分量表示在經受處理的模擬信號中包括的參考分量和信號分量之差。對應於參考分量的信號和對應於信號分量的信號與用於轉換成數字數據的參考信號比較，同時根據該比較，以向下計數模式或向上計數模式執行計數，在比較完成時保持計數值。此時， 根據是對參考分量還是對信號分量執行比較來切換計數模式。根據本發明的另一方面，提供一種適於執行上述AD轉換方法的模數轉換器。該AD 轉換器包括比較器，將對應於參考分量的信號和對應於信號分量的信號與用於轉換成數字數據的參考信號比較；以及異步計數器，以向下計數模式或向上計數模式執行計數，同時根據比較器中的比較，計數器保存比較器中的比較完成時的計數值。根據依照本發明這些方面的AD轉換方法、AD轉換器、半導體器件以及電子裝置， 將包括參考分量和信號分量的經受處理的信號與用於AD轉換的參考信號比較，並且同時根據該比較，使用異步計數器以向下計數模式或向上計數模式執行計數，保存比較完成時的計數值。此時，根據是對參考分量還是對信號分量執行比較來切換計數模式。


圖I是表示根據本發明的異步計數器的第一實施例的基本結構的塊電路圖；圖2是表示根據第一實施例的基本結構的具體實施的塊電路圖；圖3A和3B是表示二進位開關的一個實例電路結構的圖；圖4是用於說明根據圖2中示出的第一實施例的計數電路操作的時序圖；圖5A和5B是表示在第一實施例中的觸發器的輸出變化的圖；圖6是表示根據本發明異步計數器的第二實施例結構的塊電路圖；圖7是用於說明根據圖6中示出的第二實施例的計數器電路操作的時序圖；8A和8B是表示第二實施例中的觸發器的輸出變化的9是表示根據本發明的異步計數器的第三實施例結構的塊電路10是用於說明根據圖9中示出的第三實施例的計數器電路操作的時序11是表示根據本發明第一實施例的CMOS固態成像器件構造的示意12是表示計數器的第一實例結構的塊電路13A是表示計數器的第二實例結構的塊電路圖；圖13B是用於說明其操作的時序圖；圖14是用於說明根據圖11中示出的第一實施例的固態成像器件的列AD電路操作的時序圖；圖15圖16 作的時序圖；圖
是表示根據本發明第二實施例的CMOS固態成像器件構造的示意圖； 是用於說明根據圖15中示出的第二實施例的固態成像器件的列AD
電路操
是表示用於在切換計數模式時恢復計數值的排列的另一實例是表示根據相關技術的使能切換模式的異步計數器的一種實例是用於說明圖18中示出的計數器電路操作的時序是表示在第二專利文獻中提出的布置是表示根據相關技術的CMOS固態成像器件的示意圖，其中在相同的半導體襯底上安裝AD轉換器和像素單元；圖22是用於說明根據圖21中示出的相關技術的固態成像器件操作的時序圖；圖23是本發明模塊類型的成像器件的方框圖。
17
18
19
20 2具體實施例方式現在，將參考附圖詳細描述本發明的實施例。將首先直接描述根據本發明實施例的異步計數器電路，然後描述異步計數器電路應用於電子裝置和半導體器件的實例。計數器電路結構的第一實施例圖I是表示根據本發明第一實施例的異步計數器基本結構的塊電路圖。圖2是表示根據第一實施例的基本結構具體實施的塊電路圖；如圖I中所示，通過多個負沿D觸發器412、414、416以及418 (全體稱為410)的級聯連接實施根據第一實施例的計數器電路400。每一個觸發器410具有連接到其D輸入端的反相輸出NQ(在圖I中通過Q上的橫槓表示)。因此，計數器電路400能用作4位異步計數器。儘管在圖I中示出了觸發器412、414、416和418的四級(對應於4位)，但是實際上，提供對應於位數的若干觸發器。此外，在各個觸發器410的相鄰對之間，計數器電路400包括三輸入單輸出三值開關422、424和426 (全體稱為420)，這些三值開關在三個值之間切換，即，非反相輸出Q、反相輸出NQ以及電源(Vdd)電平。每一個三值開關420根據從控制器(未示出)提供的2 位控制信號SWl和SW2在這三個輸入信號之間切換，並且將選擇的信號輸入到隨後的觸發器410的時鐘端子。每一個三值開關420起到初始值設定處理器的作用，該初始值設定處理器在計數模式切換時促成將被設定為初始值的、模式轉換之前瞬時的計數值，因此在模式轉換後從該值開始計數。也就是說，關於作為計數器基本元件的多個觸發器的級聯連接，在各自的觸發器 410的相鄰對之間安裝三值開關420。在前的觸發器410的非反相輸出NQ和反相輸出Q的一個被選擇作為計數器時鐘並且被提供給隨後的觸發器410的時鐘端子CK，因此可以切換計數模式，並且在模式切換前瞬時將前面的觸發器410的計數值設定到隨後的觸發器410 以作為初始值。更具體地，如圖2中所示，通過一對兩輸入單輸出二進位開關432和433、一對兩輸入單輸出二進位開關434和435、以及一對兩輸入單輸出二進位開關436和437能分別實現該三值開關420。將這些二進位開關全體稱為二進位開關430。在該實例中，根據在不同時產生的切換控制信號SL和FL切換每一個二進位開關 430作為從控制器(未示出)提供的兩位切換控制信號SWl和SW2。在前階段的二進位開關432、434和436根據切換控制信號SL切換各自相關的觸發器410的非反相輸出Q和反相輸出NQ，並且傳遞該結果至後階段的相關二進位開關433、 435和437的輸入端之一。後階段的二進位開關433、435和437根據切換控制信號FL在從前階段的二進位開關432、434和436傳遞的數據與輸入到其上的其它輸入端的電源電平之間切換，並將該結果輸入到隨後的觸發器410的時鐘端子CK。例如，在前的二進位開關430 (432,434和436)根據切換控制信號SL選擇在前的觸發器430的非反相輸出NQ和反相輸出Q，並且將其提供給隨後的二進位開關430 (433、 435和437)的一個輸入端。切換控制信號SL控制在前的二進位開關430 (432、434和436)， 因此，在向上計數和向下計數之間切換計數器電路400的計數操作。隨後的二進位開關430(433、435和437)調整前面的觸發器410的輸出源(非反相輸出NQ或反相輸出Q)，該輸出源根據切換控制信號FL從在前的二進位開關430 (432,434 和436)輸出到後面的觸發器410的時鐘端子。切換控制信號FL控制隨後的二進位開關430 (433,435和437)，從而在計數模式切換之後的預定周期，將前面的觸發器410的輸出(非反相輸出NQ或反相輸出Q)提供給後面的觸發器410的時鐘端子，從而當恢復非反相輸出NQ和反相輸出Q的供應時，將對應於時鐘的信號提供給後面的觸發器410的時鐘端子。因此，當在向上計數模式和向下計數模式之間切換計數模式時，維持計數值的連續性。後面將詳細描述切換控制信號FL的功能。依據「維持計數值的連續性」，儘管當切換計數模式時該計數值變成中斷，但是在開始模式切換之後的計數之前，恢復在前模式中的最終計數值，因此在模式切換後的計數操作從在前模式的最終計數值開始。圖3A和3B是表示二進位開關430的實例電路結構的圖。圖3A表示通過傳輸門實施每個開關的實例。使用CMOS技術來實施所有電路元件。與前面的二進位開關432、434和436聯合，提供傳輸門442和443。與隨後的二進位開關433、435和437聯合，提供傳輸門446和447。將這些傳輸門全體稱為傳輸門440。傳輸門442的輸入接收前面的觸發器410的反相輸出NQ。傳輸門443的輸入接收前面的觸發器410的非反相輸出Q。通常將傳輸門442和443的輸出連接到傳輸門446的輸入。將傳輸門447的輸入連接到電源電平。通常將傳輸門446和447的輸出連接到後面的觸發器410的時鐘端子CK。
通過包括N溝道電晶體nl和P溝道電晶體PI的CMOS開關實施每一個傳輸門440。 電晶體nl和pi的門(控制輸入端)對應切換控制信號SL和FL的輸入端或者對應反相的切換控制信號NSL和NFL。通過用於反相該切換控制信號SL的反向器444而產生反相的信號NSL，並且通過用於反相該切換控制信號FL的反向器448而產生反相的信號NFL。包括電晶體nl和pi的CMOS開關通過當電晶體η I的門為聞並且電晶體pi的門為低時開啟來可選擇地輸出前面的觸發器410的非反相輸出Q或反相輸出NQ。可以用或包括電晶體nl或包括電晶體pi的N溝道MOS電晶體開關或P溝道MOS電晶體開關代替CMOS 開關。然而在此情況下，產生了關於閾值電壓Vth的問題。因此，在該實施例中，使用由電晶體nl和pi形成的CMOS開關。圖3B表示其中通過邏輯門實施每個開關的實例。與前面的二進位開關432、434 和436聯合，提供三個兩輸入「與非」門452、453和454。與後面的二進位開關433、435和 437聯合，提供通過兩輸入「或非」門456和反相器457形成的OD門。「與非」門452的一個輸入接收通過用反相器455反相切換控制信號SL獲得的反相信號NSL，並且「與非」門453的一個輸入接收切換控制信號SL。「與非」門452的另一輸入接收前面的觸發器410的反相輸出NQ，並且「與非」門453的另一輸入接收前面的觸發器 410的非反相輸出Q。將「與非」門452和453的輸出連接到「與非」門454的輸入。「或非」門456的一個輸入端接收「與非」門454的輸出，並且其另一個輸入端接收切換控制信號。將「或非」門456的輸出通過反相器457反相,然後將「或非」門456的輸出引導到後面的觸發器410的時鐘端子CK。在圖3A或圖3B中，每一個前面的二進位開關432、434和436當切換控制信號SL 位於高電平時可選擇地輸出非反相輸出Q，而當切換控制信號SL位於低電平時可選擇地輸出反相輸出NQ。每一個隨後的二進位開關433、435和437當切換控制信號FL位於低電平時可選擇地輸出與前面二進位開關432、434或436聯合的該輸出，而當切換控制信號FL位於高電平時可選擇地輸出電源電平(高電平)。計數器電路操作的第一實施例圖4是用於說明根據圖2中示出的第一實施例的計數器電路操作的時序圖。圖5A 和5B是用於說明第一實施例中觸發器410的輸出變化的圖。如早前所述，當切換控制信號SL位於高電平並且切換控制信號FL位於低電平時， 每一個前面的二進位開關432、434和436可選擇地輸出非反相輸出Q，並且每一個隨後的二進位開關433、435和437可選擇地輸出前面二進位開關432、434或436的該輸出。因此， 在觸發器410的每一相鄰對之間，將前面的觸發器410的非反相輸出Q輸入後面的觸發器 410的時鐘端子CK。在該布置中，當將時鐘CKO輸入到第一觸發器410的時鐘端子CK時，對於非反相輸出Q的負沿，在觸發器410之間發生狀態切換，因此計數器電路400執行向上計數操作 (計數值O到6的周期)。在執行了向上計數操作一定周期之後，當停止時鐘CKO並且將切換控制信號SL從高電平反相成低電平(t30)時，計數器電路400從向上計數模式切換為向下計數模式，並且當恢復時鐘CKO時開始向下計數。在該實施例中，在從計數值O執行向上計數到計數值6之後，將切換控制信號SL從高電平切換為低電平。通過依照t30處的切換控制信號切換計數模式，該對二進位開關430選擇前面的觸發器410的反相輸出NQ並且將它輸入到後面的觸發器410的時鐘端子CK。此時，當前面的觸發器410的非反相輸出Q位於高電平時，S卩，當反相輸出NQ位於低電平時，通過切換控制信號SL的切換，將負沿(從H到L切換)施加到後面的觸發器410 的時鐘端子CK，因此反相後面的觸發器410的輸出(t30+)。在圖5A中，將第二觸發器410的輸出從低電平反相為高電平，並且同樣反相第三觸發器410的輸出(t30+)。在圖5B中，將第二觸發器410的輸出從高電平反相為低電平 (t30+)。也就是，該計數值僅在觸發器410的隨後階段開始被中斷，其中非反相輸出Q位於高電平，即，在計數模式切換時反相輸出NQ位於低電平。此外，當使後面的觸發器410的輸出反相時,如果將其反相輸出NQ從低電平反相為高電平，那麼將更後面的觸發器410的時鐘端子CK拉到高電平，因此沒有反相該輸出 (t30++，圖5A中的第三階段)。另一方面，當將反相輸出NQ從高電平反相為低電平時，將負沿施加到更後面的觸發器410的時鐘端子CK，因此將後面的觸發器410的輸出反相(t30++，圖5B中的第三狀態)。相似地，將反相輸出NQ的反相數據(從H到L)的影響向上傳播到觸發器410，在觸發器410中將反相輸出NQ從低電平反相為高電平。在該實施例中，如圖4中所示計數值從「6」變化到「10」。也就是，不要採取任何測量，當發生從向上計數到向下計數的切換時，該計數值中斷並且不能維持計數值的連續性，因此在切換之前和之後維持該計數值的同時不可能執行向上計數和向下計數。因此，在該實施例中，在切換用於切換計數模式的切換控制信號SL之後，在將用於向下計數的時鐘CKO的負沿輸入到第一觸發器410之前，將有效高電平單步脈衝施加到隨後的二進位開關433、435和437以作為切換控制信號FL(t32到t34)。因此，將電源電平(高電平)輸入到所有負沿觸發器410的時鐘端子CK。然而，在切換控制信號FL的單步脈衝輸入之前和之後不能改變負沿觸發器410的輸出。然後，當單步脈衝周期消逝(t34)時，再次將前面的觸發器410的反相輸出NQ輸入到時鐘端子CK。此時，當前面的觸發器410的反相輸出NQ處於低電平時，將負沿施加到後面的觸發器410的時鐘端子CK，因此使後面的觸發器410的輸出反相。在圖5A中，將第二觸發器410的輸出從高電平反相為低電平(t34+)。在圖5B 中，將第二觸發器410的輸出從低電平反相為高電平，並且同樣反相第三觸發器410的輸出 (t34+)。此夕卜，當將觸發器410的輸出反相時,如果將反相輸出NQ從低電平反相為高電平， 那麼將後面的觸發器410的時鐘端子CK拉到高電平，因此沒有反相該輸出(t34++，圖5B中的第三階段)。另一方面，當將反相輸出NQ從高電平反相為低電平時，將負沿施加到更後面的觸發器410的時鐘端子CK，因此將後面的觸發器410的輸出反相(t34++，圖5A中的第三狀態)。相似地，將反相輸出NQ的反相(從H到L)的影響傳播到觸發器410，在觸發器410 中將反相輸出NQ從低電平反相為高電平。這樣，在觸發器410中響應根據切換控制信號SL的計數模式的改變來反相該輸出，在每一個觸發器410中再次反相該輸出，因此恢復了該計數值。當在上述操作之後再次輸入時鐘CKO時，對於反相輸出NQ的每一個負沿，即，對於非反相輸出Q的每一個正沿，在觸發器410之間發生狀態切換，因此計數器電路400執行向下計數操作(計數值從6到I的周期)。如上所述，根據依照第一實施例的計數器電路400，在一次強行通過施加有效高電平單步脈衝作為切換控制信號FL來將觸發器410的時鐘端子拉到高電平後，將在從向上計數切換為向下計數時改變的計數值恢復為模式切換後的狀態。當恢復模式切換後的狀態時，如果前面的觸發器410的反相輸出NQ處於低電平，那麼反相後面的觸發器410的輸出， 因此恢復了初始計數值。從而，本質上，維持了計數模式切換之前的計數值。從而，在維持計數值的連續性的同時可能在向上計數之後執行向下計數。在與向上計數相比的反方向執行向下計數。因此，通過執行向上計數i次，然後執行向下計數j次，能獲得減法i_j的結果作為計數器電路400的計數結果。優選地，通過在向上計數和向下計數之間的模式切換獲得的該計數值不包括補數值，並且能直接獲得減法的結果。根據異步計數器電路400，可能通過異步計數器直接連續執行向上計數和向下計數，而通過增加簡單的開關，這至今是困難的。因為在向上計數和向下計數之間切換時維持切換前的值，所以可能連續地執行向上計數和向下計數或向下計數和向上計數，並能獲得向上計數的計數值與向下計數的計數值之間的減法結果。已經在實例的範圍中描述了第一實施例，在該實施例中發生從向上計數到向下計數的切換。如果簡單地切換該計數模式，那麼當從向下計數切換為向上計數時也不能維持計數值的連續性。在恢復上述模式切換後的初始計數值之前，通過使用切換控制信號FL，一次將觸發器410的時鐘端子強行拉到高電平，實質上，在計數模式切換前可能維持該計數值，在維持計數值的連續性的同時，可能在向下計數後連續執行向上計數。此外，甚至當任意組合執行向上計數和向下計數時，可能實行控制，因此在模式切換時恢復初始計數值。儘管在第一實施例中不檢測計數的溢出，但是，使用已知的技術，例如通過增加用於溢出的附加位或通過使用用於進位或借位的位，能容易地實施防溢出測量。計數器電路結構的第二實施例圖6是表示根據本發明的異步計數器的第二實施例結構的塊電路圖，與圖2中示出的第一實施例的具體塊電路圖對應。在第二實施例中，與第一實施例類似，分別在觸發器510的相鄰對之間提供三輸入單輸出三值開關522、524和526 (全體稱為520)，每一個開關根據從控制器(未示出)來的兩位控制信號SWl和SW2在三個輸入信號之間切換，並且將選擇的信號輸入到後面的觸發器510的時鐘端子CK。每一個三輸入單輸出三值開關520起到初始值設定處理器的作用，該初始值設定處理器設定模式切換前瞬時的計數值作為初始值，因此模式切換後的計數從初始值開始。基於正沿而不是負沿來操作每一個觸發器510，為了處理沿操作的反相，在觸發器 510之間提供的每一個三值開關520在三個值之間切換，即，在與觸發器510聯合的非反相輸出Q和反相輸出NQ以及接地電平(GND)之間切換。更具體地，如圖6中所示，在根據第二實施例的計數器電路500中，三輸入單輸出三值開關520分別包括一對兩輸入單輸出二進位開關532和533、一對兩輸入單輸出二進位開關534和535、以及一對兩輸入單輸出二進位開關536和537。將這些二進位開關全體稱為二進位開關530。與第一實施例中的前面的二進位開關432、434和436相似的每一個在前的二進位開關532、534和536,根據切換控制信號SL,在與觸發器510聯合的非反相輸出Q和反相輸 NQ之間切換，並且將結果傳遞與後面的二進位開關533、535或537聯合的一個輸入端。每一個隨後的二進位開關533、535和537根據切換控制信號FL在從前面的二進位開關532、534或536傳遞的數據和輸入到其它輸入端的接地電平之間切換，並且將該結果輸入到後面的觸發器510的時鐘端子CK。就是說，第二實施例與第一實施例不同在於 在三值開關520中隨後的二進位開關的輸入之一從電源電平改變為接地電平。每一個前面的二進位開關532、534和536當切換控制信號SL處於高電平時可選擇地輸出非反相輸出Q，而當切換控制信號SL處於低電平時可選擇地輸出反相輸NQ。每一個隨後的二進位開關533、535和537當切換控制信號FL處於低電平時可選擇地輸出與前面二進位開關532、534或536聯合的輸出，而當切換控制信號FL處於高電平時輸出接地電平(低電平)。計數器電路操作的第二實施例圖7是用於說明根據如圖6中所示第二實施例的計數器電路500的操作的時序圖。圖8A和SB是用於說明第二實施例中觸發器510的輸出變化的圖。與第一實施例的基於負沿向上計數或向下計數相反，修改了第二實施例，因此基於正沿向上計數或向下計數。基本思路與第一實施例中相同，並且實現的優點也相同。例如，當切換控制信號SL位於低電平並且切換控制信號FL位於低電平時，每一個前面的二進位開關532、534和536可選擇地輸出反相輸出NQ，並且每一個隨後的二進位開關533、535和537可選擇地輸出前面二進位開關532、534或536的輸出。從而，在觸發器 510的每一相鄰對之間，將前面的觸發器510的反相輸出NQ輸入到後面的觸發器510的時鐘端子CK。在該布置中，當將時鐘CKO輸入到第一觸發器510的時鐘端子時,對於非反相輸出 Q的每一個負沿，即對於反相輸出NQ的每一個正沿，在觸發器510之間發生狀態切換，因此計數器電路500執行向上計數操作(計數值從O到6的周期)。在某一周期執行向上計數操作之後，當停止時鐘CKO並且將切換控制信號SL從低電平反相成高電平(t40)時，計數器電路500從向上計數模式切換為向下計數模式，並且當恢復時鐘CKO時開始向下計數。在該實施例中，在從計數值O執行向上計數到計數值6之後，將切換控制信號SL從低電平切換為高電平。通過依照t40處的切換控制信號SL切換計數模式，該對二進位開關530選擇前面的觸發器510的非反相輸出Q並且將它輸入到後面的觸發器510的時鐘端子CK。
此時，當前面的觸發器510的反相輸出NQ位於高電平時，通過切換控制信號SL的切換，將正沿(從L到H)施加在後面的觸發器510的時鐘端子CK，因此反相後面的觸發器 510 的輸出(t40+)。在圖8A中，將第二觸發器510的輸出從低電平反相為高電平，並且同樣反相第三觸發器510的輸出(t30+)。在圖8B中，將第二觸發器510的輸出從高電平反相為低電平 (t30+)。就是說，該計數值僅在觸發器510的隨後階段開始被中斷，其中反相輸出NQ位於低電平，即，在計數模式切換時非反相輸出Q位於高電平。當反相後面的觸發器510的輸出時，如果將其非反相輸出Q從高電平反相為低電平，那麼將更後面的觸發器510的時鐘端子CK拉到低電平，因此沒有反相該輸出(t40++，圖 8A中的第三階段)。另一方面，當將非反相輸出Q從低電平反相為高電平時，將正沿施加到更後面的觸發器510的時鐘端子CK，因此將觸發器510的輸出反相(t40++，圖SB中的第三階段)。相似地，將非反相輸出Q的反相數據(從L到H)的影響傳播到觸發器510，在觸發器510中將非反相輸出Q從高電平反相為低電平。在該實例中，如圖7中所示計數值從 「6」變化到「10」。就是說，與第一實施例類似，不要採取任何測量，當發生從向上計數到向下計數的切換時，該計數值變中斷並且不能維持計數值的連續性。從而，在切換之前和之後維持該計數值的同時不可能連續地執行向上計數和向下計數。因此，在第二實施例中，在切換用於切換計數模式的切換控制信號SL之後，在將用於向下計數的時鐘CKO的正沿輸入到第一觸發器510之前，將有效高電平單步脈衝施加到隨後的二進位開關533、535和537以作為切換控制信號FL(t42到t44)。因此，將接地電平(低電平)輸入到所有正沿觸發器510的時鐘端子CK。然而，在切換控制信號FL的單步脈衝輸入之前和之後不能改變正沿觸發器510的輸出。然後，當單步脈衝周期消逝(t44)時，再次將前面的觸發器510的非反相輸出Q輸入到時鐘端子CK。此時，如果前面的觸發器510的非反相輸出Q處於高電平，那麼將正沿施加到後面的觸發器510的時鐘端子CK，因此反相了後面的觸發器510的輸出。在圖8A中，將第二觸發器510的輸出從低電平反相為高電平(t44+)。在圖8B 中，將第二觸發器510的輸出從高電平反相為低電平，並且同樣反相第三觸發器510的輸出 (t44+)。此夕卜，當將觸發器510的輸出反相時,如果將其反相輸出NQ從高電平反相為低電平，那麼將後面的觸發器510的時鐘端子CK拉到低電平，因此沒有反相其輸出(t44++，圖 8B中的第三階段)。另一方面，將反相輸出NQ從低電平反相為高電平時，將正沿施加到更後面的觸發器510的時鐘端子CK，因此將後面的觸發器510的輸出反相(t44++，圖8A中的第三狀態)。相似地，將非反相輸出Q的反相數據(從L到H)的影響傳播到觸發器510，在觸發器510中將非反相輸出Q從高電平反相為低電平。因此，同樣在根據第二實施例的結構中，在觸發器510中響應根據切換控制信號 SL的計數模式的切換來反相該輸出，在每一個觸發器510中再次反相該輸出，因此恢復了原始的計數值。當在上述操作之後再次輸入時鐘CKO時，對於反相輸出NQ的每一個負沿，即，對於非反相輸出Q的每一個正沿，在觸發器510之間發生狀態切換，因此計數器電路500執行向下計數操作(計數值6到計數值O的周期)。如上所述，根據依照第二實施例的計數器電路500，在模式切換後的恢復階段之前，通過施加有效高電平單步脈衝作為切換控制信號FL,在從向上計數切換為向下計數時改變的計數值將觸發器510的時鐘端子一次強行拉到低電平。當恢復模式切換後的狀態時，如果前面的觸發器510的非反相輸出Q處於高電平，那麼反相後面的觸發器510的輸出，因此恢復了初始計數值。因此，本質上，維持了切換計數模式之前的計數值。因此，在維持計數值的連續性的同時可能在向上計數之後執行向下計數。在與向上計數相比的反方向執行向下計數。因此，通過執行向上計數i次，然後執行向下計數j次，能獲得減法i_j的結果作為計數器電路400的計數結果。已經在實施例的範圍中描述了第二實施例，在第二實施例中發生從向上計數到向下計數的切換。如果簡單地切換該計數模式，那麼當從向下計數切換為向上計數時也不能維持計數值的連續性。在恢復上述模式切換後的初始計數值之前，通過使用切換控制信號 FL，一次將觸發器510的時鐘端子強行拉到低電平，實質上，在計數模式切換前可能維持該計數值，在維持計數值的連續性的同時，可能在向下計數後連續執行向上計數。此外，甚至當任意組合執行向上計數和向下計數時，可能實行控制，因此在模式切換時恢復初始計數值。儘管在第二實施例中不檢測計數的溢出，但是使用已知的技術，例如通過增加用於溢出的附加位或通過使用用於進位或借位的位，能容易地實施防溢出測量。計數器電路結構的第三實施例圖9是表示根據本發明的異步計數器的第三實施例結構的塊電路圖，與圖2中示出的第一實施例的具體電路方框圖對應。在根據第三實施例的計數器電路400中，附加地提供了一種布置以用於在根據圖 2中示出的第一實施例的計數器電路400中切換輸入到第一觸發器412的時鐘端子CK的時鐘信號。此外，在作為整體的計數器電路400中，使用時鐘CKO作為最小的有效位Q0，並且將作為其它位Qx (在該實施例中Ql到Q4)的觸發器410的計數輸出移動到比第一實施例
高出一位。更具體地，第三實施例中的計數器電路400包括將時鐘CKO反相的反相器462 ； 以及兩輸入單輸出二進位開關464，其選擇時鐘CKO或通過反相器462反相的反相時鐘 NCK0，並且將其輸入到第一觸發器412的時鐘端子CK，S卩，其切換而不管是否反相時鐘CK0。二進位開關464當切換控制信號SL處於高電平時可選擇地輸出時鐘CK0，而當切換控制信號SL處於低電平時可選擇地輸出反相時鐘NCKO。計數器電路操作的第三實施例圖10是用於說明根據圖9中示出的第三實施例的計數器電路400的操作的時序圖。與第一實施例的基於負沿向上計數或向下計數相反，在第三實施例中，將時鐘CKO
18用作最低有效位Q0。儘管將省略對應於涉及圖5A和5B部分的描述，但是基本思路與第一實施例中相同，並且實現相同的優點。此外，通過使用時鐘CKO作為最低有效位Q0，計數位數增加一位，即與第一實施例相比為兩倍。此外，因為時鐘CKO的高電平和低電平有助於計數值，所以基於時鐘CKO的兩沿執行計數操作，因此計數操作的速度被加倍。類似於第二實施例應用到第一實施例，同樣通過以觸發器510的正沿代替觸發器 410的負沿也能修改第三實施例，從而基於正沿執行向上計數或者向下計數。異步計數器的應用現在，將描述根據本發明實施例的異步計數器應用於電子裝置和半導體器件的實例。在實例的範圍中將給出下面的描述，在實例中使用CMOS成像器件，該CMOS成像器件是 X-Y尋址固態成像器件的實例。假設通過NMOS電晶體來實施CMOS成像器件的全部像素。然而，這僅僅是例子，這些實施例的應用不限於MOS成像器件。能將下面描述的所有實施例應用於包括單位元件的線或矩陣的用於檢測物理量分布的任何半導體器件，其中單位元件對從外部輸入的電磁波諸如光或輻射敏感。固態成像器件結構的第一實施例圖11是表示CMOS固態成像器件(CMOS圖像傳感器)的結構的示意圖，該CMOS固態成像器件是根據本發明第一實施例的半導體器件。該CMOS固態成像器件也是根據本發明一種實施例的電子裝置。固態成像器件I包括像素單元，像素單元中以行和列排列了多個像素(即以兩維矩陣形狀)，該多個像素中的每個包括輸出對應於入射光量的電壓信號的感光器元件(其是電荷發生器的例子)。在固態成像器件I中，與各自列聯合提供相關複式取樣(CDS)處理單元和模數轉換器(ADC)。「與各自列聯合提供⑶S處理單元和ADC」，它表示基本上平行於這些列的垂直信號線19提供多個⑶S處理單元和ADC。當在平面圖中看時，可以在像素單元10的一端上關於列方向(在輸出側上，即圖11中看在下側上)提供多個CDS處理單元和ADC兩者，或者分別關於該列方向單獨地在像素單元的一端(在輸出側上，即在圖11中看到的下側)和另一端(如圖11中看到的上側)提供。在後者的情況中，優選地，在兩端上單獨地提供關於水平方向執行水平掃描的水平掃描單元，因此水平掃描單元彼此獨立操作。在典型的實例中，其中與各自列聯合提供⑶S處理單元和ADC，在成像單元的輸出側提供的被稱為列區域的區域內，與各自列聯合提供CDS處理單元和ADC，並且連續地將信號讀出到輸出側。就是說，該排列是基於列的排列。不限於基於列的排列，可以與每組(比如兩條)相鄰垂直信號線19(列)聯合提供CDS處理單元和ADC，或者可以與各組每N(N是正整數，有(N-I)條插入線)條垂直信號線19 (列)聯合提供⑶S處理單元和ADC。根據除了基於列排列的上述排列，多條垂直信號線19(列)共用⑶S處理單元和 ADC,因此提供一種切換電路，該切換電路為多列將像素單元10提供的像素信號提供給CDS 處理單元和ADC。依據下遊執行的處理，例如必須提供保存輸出信號的存儲器。在任何情況中，通過為多條垂直信號線19(列)提供⑶S處理單元和ADC，因此在讀取像素信號後以逐列為基礎執行像素信號處理，與其中在單獨的單元像素裡執行類似像素處理的排列相比，簡化了每個單元像素的構造。這使得圖像傳感器具有數量增加的像素，能以減小的尺寸實施，並且以更低的成本製造。此外，可能通過與各自列聯合提供的多個信號處理器同時處理一條線的像素信號。這使得信號處理器以比通過⑶S處理單元和ADC在該器件的輸出電路或外部執行處理更低的速度操作。這在功耗、帶寬特性、噪音等方面是有利的。換言之，當功耗和帶寬特性相等時，允許該傳感器整體高速操作。在基於列排列的情況中，可以低速操作。這在功耗、帶寬特性、噪音等方面是有利的。同樣有利地，不需要切換電路。除非另有指定，將在下面基於列排列的範圍描述這些實施例。如圖11中所示，根據第一實施例的固態成像器件I包括像素單元(成像單元)10，其中以行和列排列多個單元像素3 ;外部提供給像素單元10的驅動控制器7 ;列處理器26 ;參考信號發生器27,用於將AD轉換用的參考電壓提供給列處理器26 ;以及輸出電路28。如需要時，列處理器26的上遊或下遊可以在其中提供有列處理器26的相同半導體區域中提供用於放大信號的自動增益控制(AGC)電路。當在列處理器26上遊運用AGC 時，執行模擬放大。當在列處理器26下遊運用AGC時，執行數字放大。因為當簡單放大η 位數字數據時將損壞信號電平，因此優選地，在轉換成數位訊號之前執行模擬放大。驅動控制器7實行控制以用於連續讀取像素單元10的信號。例如，驅動控制器 7包括水平掃描電路(列掃描電路)12，控制列尋址和列掃描；垂直掃描電路(行掃描電路)14，控制行尋址和行掃描；以及通信與定時控制器20，其產生內部時鐘。固態成像器件I可包括時鐘轉換器23，其是產生比輸入時鐘更高頻率的時鐘脈衝的高速時鐘發生器的實例，如鄰近通信與定時控制器20用虛線表示。固態成像器件I的端子5a接收主時鐘CLKO的輸入。主時鐘CLKO具有作為各種驅動脈衝的基礎的脈衝，用於從像素單元10到列處理器26捕獲將處理的模擬像素信號。通過使用發源於時鐘轉換器23產生的高速時鐘的信號，能快速執行操作諸如AD 轉換。此外，使用高速時鐘能執行需要高速計算的運動選取或壓縮。而且，可能使得從列處理器26輸出的並行數據連續並將連續的視頻數據Dl輸出到該器件的外部。因此，該排列使得以小於AD轉換獲得的數據位數的多個端子高速輸出。時鐘轉換器23包括乘法器電路23a，該乘法電路23a產生具有比輸入時鐘頻率快的時鐘頻率的脈衝。時鐘轉換器23從通信與定時控制器20接收低速時鐘CLK2，並從中產生兩倍頻率或更高頻率的時鐘。時鐘轉換器的乘法器電路23a是kl乘法器電路，其中kl 表示低速時鐘CLK2的頻率的倍數，並且能通過使用各種已知的電路實施它。儘管在圖11中為了簡化省略了一些行和列，但實際上在每行和每列上排列了數十到數千個單元像素3。通常每一個單元像素3包括作為感光器元件(電荷發生器)的光電二極體、和具有放大半導體器件(例如電晶體)的內部像素放大器(intra-pixel amp)。例如通過浮點擴散放大(amp)實施該內部像素放大。例如，可以使用包括與電荷發生器有關的四個電晶體的放大器，即讀選擇電晶體，其是電荷讀取器(傳輸門/讀邏輯門)的例子；復位電晶體，其是復位門的例子；垂直選擇電晶體；以及源跟隨器放大電晶體， 其是用於檢測浮點擴散的電勢變化的檢測器例子。該布置在CMOS傳感器中是典型的。可替換地，如日本專利No. 2708455中描述的，可以使用包括三個電晶體的布置，即，放大電晶體，用於放大對應於電荷發生器產生的信號電荷的信號電壓，連接到漏極線 (DRN);復位電晶體，用於復位電荷發生器；經由傳輸線(TRF)由縱向移動寄存器掃描的讀取選擇電晶體(傳輸門)。與驅動控制器7的其它元件一樣，提供水平掃描電路12、垂直掃描電路14以及通信與定時控制器20。水平掃描電路12起到用於從列處理器26讀取計數值的讀取掃描器的作用。驅動控制器7的這些元件與像素單元10 —起通過使用用於製造半導體集成電路的技術在單晶矽或類似物的半導體區域裡形成，形成固態成像器件，這是半導體系統的實例。將單元像素3經由用於行選擇的行控制線15連接到垂直掃描電路14，並且將單元像素3經由垂直信號線19連接到列處理器26，在列處理器26中為各自列提供列AD電路 25。行控制線15通常指從垂直掃描電路14進入像素的線。水平掃描電路12和垂直掃描電路14分別包括解碼器，因此響應從通信與定時控制器20提供的控制信號CNl和CN2以開始移動操作(掃描)。這樣，行控制線15包括用於傳輸各種脈衝信號的線以驅動單兀像素3 (例如,復位脈衝RST、傳輸脈衝TRF和DRN控制脈衝 DRN)。儘管未示出，但是通信與定時控制器20包括對應於時間發生器(讀尋址控制器的實例)的功能塊，其在特定定時提供用於這些元件操作所需的時鐘和脈衝信號；以及對應於通信接口的功能塊，其經由端子5a接收主時鐘CLK0，並且經由端子5b接收指示操作模式和類似物的數據DATA，其還輸出包括固態成像器件I的信息的數據。例如，通信與定時控制器20將水平尋址信號輸出到水平解碼器12a，並將垂直尋址信號輸出到垂直解碼器14a，因此各自的解碼器12a和14a選擇相應的行和列。因為以兩維矩陣形狀排列單元像素3，所以以逐行為基礎(以列並行方式)訪問並捕獲通過像素信號發生器5產生的並且經由垂直信號線在列方向上輸出的模擬像素信號， 即，執行垂直掃描讀取。然後在行方向上，即這些列的陣列方向上，執行訪問以將像素信號 (在該實施例中為數位化的像素數據)讀到輸出側，即執行了水平掃描讀取。這用於提高讀取像素信號或像素數據的速度。顯然，不限於掃描讀取，僅通過隨機訪問，即通過直接指定將讀取的單元像素3的地址，就可以讀取需要的單元像素3的信息。此外，在該實施例中，通信與定時控制器20將與經由端子5a輸入的主時鐘CLKO 相同頻率的時鐘CLK1、具有一半頻率的時鐘或者具有進一步被分割的頻率的低速時鐘提供給器件中的這些元件，例如水平掃描電路12、垂直掃描電路14或者列處理器26。下文中， 一般將具有一半頻率的時鐘以及具有甚至更低頻率的時鐘稱為低速時鐘CLK2。垂直掃描電路14選擇一行像素單元10並且為該行提供需要的脈衝。例如，垂直掃描電路14包括垂直解碼器14a，用於在垂直方向上定義將被讀取的行(即用於選擇一行像素單元10);以及垂直驅動電路14，其用於在垂直解碼器14a定義的讀取行地址上、通過提供脈衝於此來驅動單元像素3的行控制線15。除了用於讀取信號的行，垂直解碼器14a 同樣選擇用於電子快門或類似物的行。與低速時鐘CLK2同步的水平掃描電路12連續選擇列處理器26的列AD電路25， 將列AD電路25的信號引導到水平信號線(水平輸出線)18。例如，水平掃描電路12包括 水平解碼器12a，用於在水平方向上定義將被讀取的列(用於在列處理器26中選擇單獨的列AD電路25);以及水平驅動電路12b，其用於根據水平解碼器12a定義的讀取地址將列處理器26的信號引導到水平信號線18。水平信號線18的數量對應於列AD電路25處理的信號位數η (η是正整數)。例如，如果η是十，那麼相應位數η提供十條水平信號線18。在如上構成的固態成像器件I中，將從單元像素3輸出的像素信號經由垂直信號線19以逐列為基礎提供給列處理器26的列AD電路25。列處理器26的每一個列AD電路25接收一條線的像素信號並且處理這些信號。例如每一個列AD電路25包括模數轉換器(ADC)，該模數轉換器(ADC)基於低速時鐘CLK2將模擬信號轉換成例如10位的數字數據。儘管將在後面詳細描述ADC的構造，但是當將斜坡參考信號(參考電壓)RAMP提供給電壓比較器時，開始基於時鐘信號的計數，並且直到獲得脈衝信號為止，才比較經由垂直信號線19輸入的模擬像素信號和參考信號RAMP以執行計數，從而執行AD轉換。此時，通過合適地配置該電路，能與AD轉換一起計算關於經由垂直信號線19輸入的電壓模式像素信號、在復位像素之前瞬時的信號電平之差(噪音電平)和對應接收光量的真信號電平Vsig。這樣，可能去除稱為固定圖案噪音(FPN)的噪音分量或復位噪音。把被列AD電路25數位化的像素數據經由水平選擇開關(未示出)傳輸到水平信號線18，其中根據從水平掃描電路12提供的水平選擇信號驅動該水平選擇開關，然後將該像素數據輸入到輸出電路28。位數不限於10，可以小於10(例如8)或大於10(例如14)。根據上述構造，包括作為電荷發生器的感光器元件矩陣的像素單元10以逐行為基礎連續輸出各自列的像素信號。然後，對於整個像素單元10，呈現幀圖像比如對應於像素單元10中的感光器矩陣的圖像作為一組像素信號。參考信號發生器和列AD電路的詳述參考信號發生器27包括數模轉換器(DAC) 27。與計數時鐘CKO同步，參考信號發生器27基於從通信與定時控制器20來的控制數據CM產生梯狀斜坡波形，並且將作為用於AD轉換(ADC參考信號)的參考電壓的斜坡波形提供給列處理器26的單獨的列AD電路 25。儘管未示出，但優選提供用於去除噪音的濾波器。通過基於從時鐘轉換器23提供的高速時鐘產生鋸齒形梯狀波，例如通過乘法器電路產生的增倍時鐘，可能引起該波變化快於基於經由端子5a輸入的主時鐘CLKO產生該波的情況。從通信與定時控制器提供給參考信號發生器27的DAC 27a的控制數據CM導致數字數據關於時間的變化率為常數，因此斜坡電壓關於每一個比較操作具有相同的梯度 (變化率)。例如在每一單位時間計數值變化I。每一個列AD電路25包括電壓比較器252，其比較參考信號發生器27的DAC 27a 產生的參考信號RAMP和經由用於每一條行控制線15 (HO、HU...)的垂直信號線19 (V0、 VI、...)從單元像素3獲得的模擬像素信號；以及計數器254，其為完成電壓比較器252的比較操作計算時間並且保持該結果。因此列AD電路25具有η位AD轉換功能。通信與定時控制器20起到控制器的作用，該控制器根據電壓比較器252是與像素信號的復位分量AV還是與像素信號的信號分量Vsig進行比較操作來通過計數器254切換計數模式。將用於指示計數器254是以向上計數模式操作還是以向下計數模式操作的控制信號CN5從通信與定時控制器20輸入到每一個列AD電路25的計數器254。除了時鐘CKO，將用於指示計數器254是以向下計數模式還是以向上計數模式操作的切換控制信號SL和用於在計數模式切換時維持計數值的連續性的切換控制信號FL從通信與定時控制器20輸入到每一個列AD電路的計數器254。電壓比較器252的一個輸入端RAMP通常與其它電壓比較器252的輸入端RAMP — 起接收參考信號發生器27產生的梯狀參考信號RAMP的輸入。將電壓比較器的其它輸入端分別連接到聯合的列的垂直信號線19，因此能單獨地從像素單元10輸入像素信號。將從電壓比較器252輸出的信號提供給計數器254。通常與其它計數器254的時鐘端子CK 一起，將計數時鐘CKO從通信與定時控制器 20輸入到該計數器254的時鐘端子CK。儘管計數器254的構造沒有示出，但是如圖21中所示能通過將由鎖存器形成的數據存儲單元255的布線改變成用於異步計數器的布線來實施計數器254，並且該計數器254 基於單一的計數時鐘CKO的輸入在內部執行計數。類似於梯狀電壓波形，基於從時鐘轉換器23提供的高速時鐘(例如增倍時鐘)產生計數時鐘CK0，因此該計數時鐘CKO能快於經由端子5a輸入的主時鐘CLK0。通過η個鎖存器的組合能實施η位計數器254，因此與圖21中所示的由η個鎖存器的2條線形成的數字存儲單元255相比電路規模減到一半。此外，不需要計數器24，因此與圖21中示出的排列相比總體尺寸變得相當緊湊。如將在後面詳細描述的，在第一實施例中的計數器254使用不考慮計數模式的公共上/下計數器(U/D CNT)，並且其能在向下計數操作和向上計數模式操作之間切換(即交替地)。此外，在第一實施例中的計數器254使用用於根據計數時鐘CKO異步地輸出計數值的異步計數器。更具體地，將根據參考圖I至圖4描述的第一實施例的計數器電路400 用作基本元件。在異步計數器的情況中，通過計數時鐘CKO限制所有觸發器(計數器的元件)的操作。另一方面，在異步計數器的情況中，僅僅由第一觸發器(計數器的元件)的限制頻率確定操作限制頻率。因此，當需要在高頻率下操作時，優選使用異步計數器作為計數器254。該計數器254經由控制線12c從水平掃描電路12接收控制信號。計數器254具有用於保持計數結果的鎖存器功能，並且它保持計數輸出值直到經由控制線12c接收控制脈衝的指示。如早前所述，為各自垂直信號線19(V0、VI、...)提供如上所述構造的列AD電路 25，以形成列處理器26，其是列並行ADC塊。將單獨的列AD電路25的輸出連接到水平信號線18。如早前所述，水平信號線18 包括對應於列AD電路25的位寬的η位信號線。將水平信號線18經由與各自輸出線關聯的η個讀出電路(未示出)連接到輸出電路28。在上述結構中，列AD電路25在像素信號讀取期間執行計數，在特定時間輸出計數結果。就是說，首先，電壓比較器252比較從參考信號發生器27提供的斜坡波形電壓和經由垂直信號線19輸入的像素信號電壓。當這些電壓相等時，反相電壓比較器252的輸出(在該實施例中從H電平變化為L電平)。計數器254與參考信號發生器27產生的斜坡波形電壓同步地開始以向下計數模式或向上計數模式計數。當通知計數器254反相比較器252的輸出時，計數器254停止計數，並且鎖存當前計數值作為像素數據，從而完成AD轉換。然後，根據在特定時間經由控制線12c從水平掃描電路12輸入的水平選擇信號 CH(i)，計數器254通過移動操作經由輸出端子5c輸出連續存儲到列處理器26外部、或像素單元10的晶片外部的像素數據。儘管由於這些電路與本實施例的描述不直接相關而未示出它們，但固態成像器件 I可包括其它各種信號處理電路。計數器的第一實例結構圖12是表示計數器254的第一實例結構的塊電路圖。在第一實例中，異步計數器的基本結構與根據參考圖I到4描述的第一實施例的計數器電路400相同。然而，另外提供一種門電路，該門電路基於電壓比較器252的比較結果控制時鐘信號輸入到依據圖2中示出的第一實施例的計數器電路400中的第一觸發器412的時鐘端子CK。更具體地，第一實例中的計數器254包括兩輸入「與」門472，該兩輸入「與」門472 的輸出連接到第一觸發器412的時鐘端子。該「與」門472的一個輸入端接收電壓比較器 252的比較結果的輸入，並且另一輸入端從通信與定時控制器20接收計數器時鐘CKO的輸入。因此，輸入到第一觸發器412的時鐘端子的時鐘是電壓比較器252的輸出與計數器時鐘CKO的邏輯積(「與」)。因此，可能依照電壓比較器252的比較周期執行計數。更具體地，為了激活參考信號發生器27產生參考信號RAMP，通信與定時控制器20 將控制數據CM和計數時鐘CKO提供給參考信號發生器27。參考信號發生器27依照控制數據CM與計數時鐘CKO同步地從初始值開始計數，並且通過在每一個時鐘周期中減少預定步長的電壓來產生梯狀斜坡波形，將結果參考信號RAMP提供給電壓比較器252。電壓比較器252搜索下述點斜坡波形參考信號RAMP匹配對應於單元像素3的像素信號的參考分量或信號分量的電壓，並且當找到該匹配點時將其輸出拉到低電平。計數器254通常接收提供給參考信號發生器27的計數器時鐘CK0。「與」門262通過從電壓比較器252提供的比較輸出來門控計數器時鐘CK0。因此，當用於比較的參考信號RAMP變得小於對應於像素信號的參考分量或信號分量的電壓時，停止給異步計數器400的第一觸發器412提供計數時鐘，因此進一步停止執行計數。這樣，最終寫入每一個觸發器410的值是表示對應於像素信號的參考分量或信號分量的電壓的數字值。就是說，從產生用於電壓比較器252比較的斜坡波形參考信號RAMP到參考信號 RAMP匹配像素信號的參考分量或信號分量時為止，計數器254基於計數時鐘CKO執行計數， 因此獲得對應於參考分量或信號分量振幅的數字數據。計數器第二實例結構圖13A是表示計數器254的第二實例結構的塊電路圖，以及圖13B是用於說明其操作的時序圖。在第二實例中，類似於第一實例，異步計數器的基本結構與依據圖2中示出的第一實施例的計數器電路400相同。然而，另外在「與」門472的前面階段提供正沿D觸發器474和延遲電路476，其中「與」門472控制時鐘信號輸入到第一觸發器412的時鐘端子CK0如圖13B中所示，對於延遲電路476來說，足夠延遲從通信與定時控制器20提供的計數器時鐘CKO預定周期(例如一個時鐘周期)。能通過各種已知的電路結構例如通過使用門延遲實施該延遲電路476。D觸發器474的D輸入端接收電壓比較器252的比較結果。D觸發器474的時鐘端子CK接收從通信與定時控制器20來的計數器時鐘CKO。將D觸發器474的非反相輸出 Q輸入到「與」門472的一個輸入端。因此D觸發器474與計數器時鐘CKO的上升沿同步地輸出電壓比較器252的輸出。「與」門472的另一輸入端經由延遲電路476從通信與定時控制器20接收計數器時鐘CK0。將「與」門472的輸出連接到第一觸發器412的時鐘端子。在第一實例結構中，使用「與」門472作為控制時鐘信號輸入到第一觸發器412的時鐘端子CK的功能元件。然而，當使用這種簡單的「與」門時，將產生由於時間偏移引起的低頻幹擾(glitch)或其它噪音、或類似物。相反，如在第二實例中，在使比較器與計數器時鐘CKO的沿(在該實例中為上升沿)同步輸出的同時，取得邏輯積(「與」)，能通過第一觸發器412的時鐘端子與計數器時鐘CKO同步地捕獲電壓比較器252的比較結果。因為減輕了低頻幹擾(glitch)的影響或類似物，所以這是有利的。儘管使用依據圖2中示出的第一實施例的計數器電路400作為圖12和圖13中示出的計數器254中的異步計數器的基本結構，但是，根據第二和第三實施例能通過使用計數器電路400和500容易地實施類似的向上/向下計數器。操作固態成像器件的第一實施例圖14是用於說明根據圖11中示出的第一實施例的固態成像器件I中的列AD電路25的操作的圖。作為用於將像素單元10的單元像素3讀出的模擬像素信號轉換成數位訊號的機構，例如，在以特定斜率下降的斜坡波形參考信號RAMP匹配從單元像素3來的像素信號中的參考分量或信號分量的電壓的點處。然後，在產生用於比較的參考信號RAMP的時和對應於像素信號中的參考分量或信號分量匹配該參考信號的時之間，基於計數時鐘執行計數，因此獲得對應於參考分量或信號分量振幅的計數值。在從垂直信號線19輸出的像素信號中，包括像素信號噪音的信號分量Vsig在用作參考分量的復位分量AV之後出現。當對於參考分量(復位分量AV)執行第一迭代時， 對於包括信號分量Vsig外加參考分量(復位分量AV)的信號執行第二迭代。現在，將更具體地描述該操作。對於讀取的第一迭代，通信與定時控制器20復位計數器254的計數值為初始值 「0」，並且通過將切換控制信號SL拉到低電平使得計數器254進入向下計數模式。當從任意行Hx上的單元像素3讀取到垂直信號線19 (V0，VI，...)的第一迭代變得穩定時，通信與定時控制器20將用於產生參考信號RAMP的控制數據CM提供給參考信號發生器27。響應於控制數據CM，參考信號發生器27將臨時以斜坡狀方式變化的斜坡波形作為比較電壓輸入到電壓比較器252的一個輸入端RAMP。電壓比較器252比較該RAMP波形比較電壓與從像素單元10提供的垂直信號線19(Vx)的像素信號電壓。為了通過每行提供的計數器254測量電壓比較器252的比較時間，輸入參考信號 RAMP到電壓比較器252的輸入端RAMP的同時，與參考信號發生器27產生的斜坡波形電壓 (tlO)同步，將計數時鐘CKO從通信與定時控制器20輸入到計數器254的時鐘端子，並且從初始值「O」開始向下計數以作為第一計數操作。即朝著負方向開始計數。電壓比較器252比較從參考信號發生器27提供的斜坡參考信號RAMP和經由垂直信號線19輸入的像素信號電壓Vx。並且當這些電壓變得相等時(tl2)，將其輸出從H電平切換成L電平。即電壓比較器252比較對應於復位分量Vrst的信號電壓和參考信號RAMP, 並且在對應於復位分量Vrst振幅的時間消逝之後產生有效低(L)脈衝信號，輸出該脈衝信號到計數器254。響應於該脈衝信號，在電壓比較器252輸出反相的同時計數器254基本上停止計數，並且鎖存當前計數值作為像素數據，從而完成AD轉換(tl2)。就是說，在提供給電壓比較器252的斜坡參考信號RAMP的產生時間處，計數器254開始向下計數，並且基於時鐘CKO 繼續計數直到通過比較獲得有效的低(L)脈衝信號，從而獲得對應於復位分量Vrst的振幅的計數值。當預定的向下計數周期消逝時(tl4)，通信與定時控制器20停止給電壓比較器 252提供控制數據並且停止給計數器254提供計數時鐘CKO。因此，電壓比較器252停止產生斜坡參考信號RAMP。在讀取的第一迭代中，通過電壓比較器檢測在像素信號電壓Vx中的復位電平 Vrst來執行計數，即讀取單元像素3的復位分量Λ V。在復位分量AV中，包括作為偏移的在電壓像素3之中變化的噪音。然而通常復位分量Λ V的變化是小的，並且復位電平Vrst對於所有的像素來說基本上是相同的，因此在任意垂直信號線19上的復位分量AV的輸出值基本上是已知的。因此，在讀取復位分量AV的第一操作中，可能通過調整斜坡電壓縮短向下計數周期(tlO到tl4的比較周期)。在該實施例中，用於比較復位分量AV的最大周期是對應於7位(128時鐘周期)的計數周期。在第二讀取操作中，除了復位分量Λ V,還為每一個單元像素3讀取對應於入射光量的信號分量Vsig，並且執行如第一讀取操作的相同操作。更具體地，通信與定時控制器2 首先將切換控制信號SL拉到高電平，從而計數器254進入向上計數模式(tl6)。如早前所述，當在向下計數模式到向下計數模式之間的切換發生時，計數值中斷， 不能維持計數值的連續性。就是說，在該切換之前和之後維持計數值的同時不可能執行向下計數和向上計數。因此，在提供用於開始比較的計數時鐘CKO和以向上計數模式計數之前，將有效高電平單步脈衝提供給計數器254作為切換控制信號FL (tl7到tl8)。因此，一次強行將構成異步計數器254的觸發器410的時鐘端子用脈衝輸送到高電平，然後將該時鐘端子返回到模式切換後的狀態。因此，如早前所述，在從向下計數切換為向上計數的同時改變的計數值被恢復為初始計數值。然後，當從任意線Hx的單元像素3讀取到垂直信號線19 (V0、V1、...)的第二操作變得穩定時，通信與定時控制器20將用於產生參考信號RAMP的控制數據CM與時鐘CKO 一起提供給參考信號發生器27。響應於控制數據CM，參考信號發生器27將臨時以斜坡狀方式變化的斜坡波形作為比較電壓輸入到電壓比較器252的一個輸入端RAMP。電壓比較器252比較該斜坡波形比較電壓(參考信號RAMP)和從像素單元10提供的任意垂直信號線19(Vx)的像素信號電
26壓。為了通過每行提供的計數器254測量電壓比較器252的比較時間，輸入參考信號 RAMP到電壓比較器252的輸入端RAMP的同時，與參考信號發生器27產生的斜坡波形電壓 (t20)同步，通信與定時控制器20將計數時鐘CKO輸入到計數器254的時鐘端子。然後，如第二計數操作，與第一計數操作相反，並且從對應於第一讀取操作中獲得的單元像素3的復位分量AV的計數值開始向上計數，即朝著正方向開始計數。電壓比較器252比較經由垂直信號線19輸入的像素信號電壓Vx和從參考信號發生器27提供的斜坡參考信號RAMP。當這些電壓變得相等時，電壓比較器252將其輸出從H 電平反相成L電平(t22)。即電壓比較器252比較對應於信號分量Vsig的電壓信號和參考信號RAMP，在對應於信號分量Vsig振幅的時間消逝之後產生有效低(L)脈衝信號，並將該脈衝信號提供給計數器254。在電壓比較器252輸出反相的同時計數器254基本上停止計數，並且鎖存當前計數值作為像素數據，從而完成AD轉換(t22)。即，當開始產生提供給電壓比較器252的斜坡參考信號RAMP時，計數器254開始向下計數，並且基於時鐘CKO繼續計數直到通過比較獲得有效的低(L)脈衝信號，因此獲得對應於信號分量Vsig的振幅的計數值。當預定的向下計數周期消逝時(t24)，通信與定時控制器20停止給電壓比較器 252提供控制數據並且停止給計數器254提供計數時鐘CKO。因此，電壓比較器252停止產生斜坡參考信號RAMP。在第二讀取操作中，在通過電壓比較器252檢測像素信號電壓Vx的信號分量Vsig 的同時執行計數，從而讀取單元像素3的信號分量Vsig。在該實施例中，計數器254在第一讀取操作中執行向下計數並且在第二讀取操作中執行向上計數。因此計數器254根據下面的表達式(I)自動執行減法，並依照減法結果保持計數值。(第二比較周期中的計數值)_(第一比較周期中的計數值)(I)表達式(I)能被重新整理為表達式(2)，因此計數器254保持的計數值對應於信號分量Vsig。(第二比較周期)_(第一比較周期)=(信號分量Vsig+復位分量ΛV+列AD電路25的偏置分量)_(復位分量Δν+列AD電路25的偏置分量)=(信號分量Vsig) (2)即如上所述，通過在計數器254中的經由這兩次讀取和計數操作的減法，即在第一讀取操作中向下計數和在第二讀取操作中向上計數，能為每一個單元像素3去除包括變化的復位分量Λ V，並能為每一個列AD電路25去除偏移分量。因此，通過簡單的結構僅能為每一個單元像素3提取對應於入射光量的信號分量Vsig。此時，有利地還能去除復位噪
曰 因此，該實施例中的列AD電路25作為相關複式取樣(⑶S)處理單元，也作為將模擬像素信號轉換為數字像素數據的AD轉換器。此外，因為通過根據表達式(2)的計數值表示的像素數據代表正信號電壓，所以不需要求求補操作，因此與現有系統的兼容性高。在第二讀取操作中，讀取對應於入射光量的信號分量Vsig。這樣，為了可以在大範圍中確定光量，考慮到改變提供給電壓比較器252的斜坡電壓，必須提供長周期的的向上計數周期(t20到t24，比較)。因此，在該實施例中，選擇用於比較信號分量Vsig的最大周期為對應於10位 (1024時鐘周期)的計數周期。即，用於比較復位分量AV(參考分量)的最大周期被選擇為短於用於比較信號分量Vsig的最大周期。而不是選擇比較的相同最大周期，即AD轉換的最大周期，對於復位分量AV(參考分量)和信號分量Vsig，用於復位分量AV(參考分量)的AD轉換的最大周期被選擇為短於用於信號分量Vsig的最大周期，因此，越過兩次迭代的總AD轉換周期變得更短。在這種情況下，在第一迭代和第二迭代之間比較位數不同。然而，通過將控制數據從通信與定時控制器20提供給參考信號發生器並使得參考信號發生器27基於該控制數據產生斜坡電壓，維持該斜坡電壓的斜率，即參考信號RAMP的變化率，在第一迭代和第二迭代之間相同。因為通過數字控制產生斜坡電壓，所以容易在第一迭代和第二迭代之間維持斜坡電壓的相同斜率。因此，可能平衡AD轉換的精度，使得通過向上/向下計數器獲得根據表達式(I)的減法的正確結果。在完成第二計數操作後的特定時間(t28)處，通信與定時控制器20指示生平掃描電路12讀取像素數據，響應於該指示，水平掃描電路12連續地移動經由控制線12c提供給計數器254的水平選擇信號CH (i)。因此，將計數器254根據表達式(2)保持的計數值，即通過η位數字數據表示的像素數據，經由η條水平信號線18連續地從輸出端5c輸出到列處理器26的外部或輸出到包括像素單元10的晶片的外部。然後，為每一行重複類似操作，因此獲得表示二維圖像的視頻數據Dl。如上所述，根據第一實施例的固態成像器件，在向上/向下計數器的切換處理模式的同時使用異步向上/向下計數器來執行兩個計數操作。此外，在包括單元像素3的矩陣的排列中，提供列並行AD電路，即為各自列提供列AD電路25。因為使用異步計數器，所以限制操作頻率僅僅通過第一觸發器的限制頻率確定， 所以可以高速操作。甚至當通過在兩次迭代中執行AD轉換將參考分量和信號分量之間的差信號分量轉換成數字數據時，總體上能快速地執行AD轉換。並且能縮短該AD轉換周期。此外，可能為每一列直接從信號分量中減去參考分量(復位分量)以作為第二計數操作的結果。因此，能通過該計數器的鎖存功能實施用於保持與該參考分量和該信號分量關聯的計數結果的存儲器。因此，不需要分離於該計數器提供用於保持通過AD轉換獲得的數據的專用存儲器。此外，不需要用於從信號分量減去參考分量的專用減法器。因此，與相關技術相比，能減小電路規模或電路面積。而且，能避免噪音增加、電流增加或功耗增加。此外，因為列AD電路包括比較器和計數器，不考慮位數，所以能通過用於計數器操作的單一計數時鐘和用於切換計數模式的控制線控制計數。因此，不需要在相關技術中需要的用於將計數器的計數值引導到存儲器的信號線。這用作避免噪音增加或功耗增加。S卩，在相同晶片上具有AD轉換器的固態成像器件I中，通過一對電壓比較器252 和計數器254實施用作AD轉換器的列AD電路25，該計數器254組合執行向下計數和向上計數，將經受處理的信號的基本分量(在該實施例中為復位分量)和信號分量之差轉換成數字數據。這用作避免關於電路規模、電路面積、功耗、用於與其它功能單元連接的引線數、或與這些引線關聯的噪聲或電流消耗的問題。固態成像器構造的第二實施例圖15是表示根據本發明第二實施例的CMOS固態成像器件(CMOS圖像傳感器)的構造的示意圖。在根據第二實施例的固態成像器件I中，與根據第一實施例的固態成像器件I相比，修改了列AD電路25的構造。在第二實施例中的列AD電路25中，在計數器254的後面階段，提供了起到用於保持計數器254的計數結果的η位存儲器作用的數據存儲單元256，以及在計數器254和數據存儲單元256之間安裝的開關258。通常與其它列的開關258 —起，該開關258在特定時間從通信與定時控制器20接收存儲器傳輸指示脈衝CN8作為控制脈衝。一旦接收存儲器傳輸指示脈衝CN8，開關258把聯合的計數器254的計數值傳輸給數據存儲單元256。數據存儲單元256存儲傳輸的該計數值。於特定時間在數據存儲單元256中存儲計數器254的該計數值的方案不限於在它們之間提供開關258。例如，在通過存儲器傳輸指脈衝CN8控制計數器254的輸出使能端的同時，可以將計數器254和數據存儲單元256直接互相連接。可替換地，可以使用存儲器傳輸指脈衝CN8作為鎖存時鐘，該鎖存時鐘為數據存儲單元256確定時間以捕獲數據。數據存儲單元256經由控制線12c從水平掃描電路接收控制脈衝。數據存儲單元 256存儲從計數器254接收的計數值直到經由控制線12c接收控制脈衝的指示。水平掃描電路12具有讀取掃描器的功能，該讀取掃描器與各自的電壓比較器252 和執行它們各自操作的列處理器26的計數器254同步地讀取各自的數據存儲單元256保持的計數值。根據上述第二實施例的結構，可能將計數器254保持的計數結果傳輸到數據存儲單元256。因此，可能通過計數器254 (即AD轉換)控制計數，並且讀取該計數結果到水平信號線18的操作彼此獨立。這使得AD轉換和讀取信號到外部的操作同時通過流水線操作執行。 操作固態成像器件的操作的第二實施例圖16是用於說明根據圖15中示出的第二實施例的固態成像器件I中的列AD電路25的操作時序圖。以與第一實施例中相同的方式執行列AD電路25中的AD轉換，因此將省略其詳細描述。在第二實施例中，給第一實施例的構造增加數據存儲單元256。包括AD轉換的基本操作與第一實施例中的基本操作相同。然而，在計數器254的操作(t30)之前，基於從通信與定時控制器20來的存儲器傳輸指示脈衝CN8，將與前面行Hx-I關聯的計數結果傳輸到數據存儲單元256。根據第一實施例，可能僅在完成第二讀取操作(S卩，AD轉換)之後輸出像素數據到列處理器26外部，因此限制了讀取操作。相反，根據第二實施例，將表示前面的減法結果的計數值在第一讀取操作(AD轉換)之前傳輸到數據存儲單元256，因此不限制讀取操作。因此，能同時執行經由水平信號線18從數據存儲單元256輸出信號到外部的操作和從當前行Hx讀取並通過計數器254計數的操作，這允許更有效的信號輸出。儘管已經在上面描述了本發明的這些實施例，但是本發明的範圍不限於這些實施例。在不脫離本發明的精神範圍內，這些實施例的各種修改或改進是可能的，並且這些修改和改進包括在本發明的範圍裡。上述的這些實施例不意圖限制這些權利要求，並且不需要這些實施例的全部特徵。上述的這些實施例包括發明的各種階段，並且能通過適當組合所述的這些特徵來提取本發明的各方面。即使去掉這些實施例的一些特徵，只要還能實現類似優點，就能提取包括剩下特徵的裝置來作為本發明的一方面。例如，在上述這些實施例中，為了將在切換計數模式時改變的計數值恢復到初始計數值，一次強迫地將作為計數器基本元件的觸發器(鎖存器)的時鐘端子拉到高電平 (在負沿的情況下)或低電平(在正沿的情況下)，然後返回到模式切換後的狀態。然而， 將在切換計數模式時改變的計數值恢復到初始計數值的設計不限於上述設計。圖17表示用於將在切換計數模式時中斷的計數值恢復到初始計數值的另一實例排列。作為異步計數器的基本結構，配置計數器電路600，因此使用已知的技術能裝載任意的初始值。例如，計數器電路600包括觸發器610和鎖存器620。圖17中示出的該實例處理 4位數據。將構成異步計數器電路600的觸發器610的反相輸出NQn連接到觸發器610的D 端(D0到D3)。此外，將構成異步計數器電路600的觸發器610的非反相輸出Qn輸入到鎖存器620 (圖17中的四個鎖存器)的D端(D0到D3)。將鎖存器620的非反相輸出輸入到聯合的觸發器610的數據設定端DinO到Din3。基於關聯的時鐘CKx，通過鎖存器620(圖17中的四個鎖存器)鎖存構成異步計數器的觸發器610的非反相輸出Qn，因此存儲前面一個時鐘周期的狀態。關聯的時鐘CKx指輸入到單獨的觸發器610的時鐘端子的時鐘。依據計數模式，使用前面的觸發器的非反相輸出或反相輸出。由切換控制信號SL切換計數模式後，通過將切換控制信號FL輸入到觸發器610 的載入端LD，將鎖存器620保持的數據寫入觸發器610，即設置初始值。因此，將在改變該計數值之前的瞬時計數值在切換計數模式時設定到觸發器610。即在切換計數模式時將在改變該計數值之前的瞬時計數值恢復。因此，能維持在切換計數模式之前的計數值，因此在模式切換後維持計數值的連續性的同時，可能繼續計數。因此，可能直接從信號分量中減去參考分量，因此不需要用於從信號分量中減去參考分量的專用減法器電路。此外，不需要將數據傳輸到減法器。這用作避免噪音增加、電流增加、或功耗增加。此外，儘管在上述這些實施例中使用沿觸發的觸發器，但可替換地，可以使用電平觸發的觸發器。此外，儘管在上述實施例中為每一列提供包括電壓比較器252和計數器254的列 AD電路25並且以逐列為基礎將信號轉換成數字數據，但是不限於上述排列，對於多個列， 可以將用於在這些列中切換的切換電路提供給單一的列AD電路25。此外，儘管在像素單元10的讀取側上提供的列區域裡實施AD轉換功能，但是也可以在其它區域實施AD轉換功能。例如輸出模擬形式的像素信號到水平信號線18，然後在傳遞到輸出電路28之前AD轉換這些像素信號。
即使在這種情況下，當將經受處理的包括參考分量和信號分量的信號與用於AD 轉換的參考信號相比時，與該比較同步地以向下計數模式或向上計數模式執行計數，在完成比較時保持計數值，通過根據是對參考分量還是對信號分量執行比較來切換計數模式， 可能獲得表示參考分量與信號分量之差的數字數據以作為以向下計數模式和以向上計數模式執行計數的結果。因此能通過計數器的鎖存功能實施用於保持與該參考分量和該信號分量關聯的計數結果的存儲器，因此不需要分離於該計數器提供用於保持通過AD轉換獲得的數據的專用存儲器。為所有列提供單一的AD轉換器足夠了。儘管需要高速轉換，但是與上述這些實施例相比減小了電路規模。此外，在上述這些實施例中，在像素的像素信號中，信號分量Vsig在復位分量 AV(參考分量)之後臨時出現，並且在後階段的處理器處理正極性的信號(當信號電平變得更大時正值變得更大)。在第一處理迭代時，為復位分量△ V(參考分量)執行比較和向下計數，並且在第二處理迭代時，對信號分量Vsig執行比較和向上計數。然而，不考慮參考分量和信號分量的臨時順序，分量和計數模式的組合和處理順序是任意的。依據處理順序， 在第二迭代中獲得的數字數據變成負值，在這種情況下執行修正或採取其它合適測量。顯然，當像素單元10的器件結構是如此必須在信號分量Vsig之後讀取復位分量 AV(參考分量)並且在後階段的處理器處理正極性信號時，在第一處理迭代中對於信號分量Vsig執行比較和向下計數是有效的，並且在第二處理迭代中對於復位分量△ V(參考分量)執行比較和向上計數是有效的。此外，儘管在作為實例的包括NMOS單元像素的傳感器上下文中已經描述了這些實施例，但是不限於這些實施例，對於包括PMOS單元像素的傳感器，通過考慮如反向的電勢關係(考慮反向的電勢極性)，能實現如上述這些實施例中的相同操作和優點。此外，儘管在作為固態成像器件的實例的包括像素單元的CMOS傳感器的上下文中已經描述了這些實施例，該像素單元響應於接收的入射光量產生信號電荷，該固態成像器件能通過尋址控制從單獨的單元像素任意選擇和讀取信號，但是不限於光，通常也可以響應於電磁波(比如紅外線、紫外線或X射線)產生信號電荷。能將上述這些實施例的這些特徵實施於包括大量單元像素的半導體器件，該大量單元像素輸出對應於接收的電磁波的模擬信號。已經在一種實例的上下文中描述了這些實施例，其中AD轉換器(在上述實例中為列AD電路)包括比較器，用於將對應於參考分量的信號和對應於信號分量的信號與用於AD轉換的參考信號相比；以及計數器，其使用異步計數器以向下計數模式或向上計數模式執行計數並且在該比較器中保持完成比較時的計數值。然而，上述這些實施例中的AD轉換方案可以應用到使用AD轉換以用於轉換兩個信號分量之間的差信號分量的任何電子裝置，而不限於固態成像器件。例如，通過使用比較器和計數器基於從固態成像器件I捕獲的模擬像素信號在固態成像器件I的外部執行AD轉換，能構造一種電子裝置，該電子裝置獲得真信號分量的數字數據(像素數據)並且基於該像素數據執行期望的數位訊號處理。此外，不必將涉及這些實施例所描述的AD轉換器提供為包括在固態成像器件或電子裝置中，而可以以集成電路(IC)或AD轉換模塊的形式提供為獨立的器件。
在這種情況下，儘管可以提供包括該比較器和異步計數器的AD轉換器，但也可以提供一種1C，在該IC中，在相同的半導體襯底或包括分立晶片組合的模塊上提供參考信號發生器和控制器，該參考信號發生器產生用於AD轉換的參考信號並將其提供給該比較器， 該控制器根據該比較器是對參考分量還是對信號分量執行比較來切換該計數器中的計數模式。除了圖11中示出的這些結構外，本發明的成像器件還可以具有其它結構。圖23 是本發明的模塊類型成像器件的方框圖，其包括處理輸出信號的信號處理單元71和光學系統72。因此，能以集成的方式處理需要控制比較器和異步計數器的操作的功能單元，使得容易處理和部分管理。此外，因為將AD轉換所需的元件以IC或模塊的形式集成，所以使得容易製造固態成像器件或電子裝置的成品。
權利要求
1.一種異步計數器電路，其被允許可選擇地以向上計數模式或向下計數模式執行計數，該計數器電路包括計數器處理器，其被配置為使得，當發生計數模式之間的切換時，計數值被中斷，而且計數模式之間有間隔，並且當新計數模式開始時，將計數值重置為計數值被中斷之前的值。
2.根據權利要求I的計數器電路，其中作為該計數器的基本元件的多個觸發器彼此級聯，並且所述計數器處理器控制使得，當從由所述計數模式切換中斷的計數值切換到切換計數模式之前的所述計數值時，所述觸發器的時鐘端子切換電源電平或地電平。
3.根據權利要求2的計數器電路，進一步包括初級時鐘開關，該初級時鐘開關根據計數模式來切換提供到初級觸發器的時鐘端子的計數器時鐘的極性，其中使用輸入到該初級時鐘開關的計數器時鐘作為計數值的最低有效位。
4.一種模數轉換方法，用於將差信號分量轉換為數字數據，該差信號分量表示包括在經受處理的模擬信號中的參考分量和信號分量之間的差，該方法通過使用異步計數器電路實施，該異步計數器電路被允許可選擇地以向上計數模式或以向下計數模式執行計數，該方法包括步驟在第一處理迭代中，將與參考分量和信號分量之一對應的信號與用於轉換成數字數據的參考信號進行比較，並且與該比較同時地，基於計數器時鐘以向下計數模式和向上計數模式之一執行計數，並在完成該比較時保持計數值；以及在第二處理迭代中，將參考分量和信號分量中的另一個與該參考信號進行比較，並且與該比較同時地，以向下計數模式和向上計數模式中的另一個執行計數，並在完成該比較時保持計數值，其中，該計數器被配置為使得，當發生計數模式之間的切換時，計數值被中斷，而且計數模式之間有間隔，並且當新計數模式開始時，將計數值重置為計數值被中斷之前的值。
5.根據權利要求4的模數轉換方法，其中在切換向上/向下計數器的處理模式的同時， 使用公共向上/向下計數器以向下計數模式和向上計數模式執行計數。
6.根據權利要求4的模數轉換方法，其中第二處理迭代中的計數從在第一處理迭代中保持的計數值開始。
7.根據權利要求4的模數轉換方法，其中使得參考信號在第一處理迭代和第二處理迭代之間具有相同的變化特性。
8.根據權利要求4的模數轉換方法，其中在數據存儲單元中存儲第二處理迭代中為經受處理的先前的信號保持的計數值，並且當對於經受處理的當前信號執行第一處理迭代和第二處理迭代時，同時地從數據存儲單元讀取該計數值。
9.根據權利要求4的模數轉換方法，其中經受處理的信號是模擬單位信號，該模擬單位信號由單位信號發生器產生，並在用於檢測物理量分布的半導體器件的列方向上輸出， 該半導體器件包括單位元件的矩陣，每個單位元件包括電荷發生器，其產生與入射電磁波對應的電荷；以及單位信號發生器，其產生與電荷發生器產生的電荷對應的單位信號。
10.根據權利要求9的模數轉換方法，其中由單位信號發生器產生並且在列方向上輸出的模擬單位信號被以逐行為基礎捕獲，並且對於每一個單位元件，以逐行為基準執行第一處理迭代和第二處理迭代。
11.一種固態成像器件，包括異步計數器電路，其被允許可選擇地以向上計數模式或向下計數模式執行計數，其中，該異步計數器電路包括計數器處理器，其被配置為使得，當發生計數模式之間的切換時，計數值被中斷，而且計數模式之間有間隔，並且當新計數模式開始時，將計數值重置為計數值被中斷之前的值。
12.根據權利要求11的固態成像器件，其中作為該計數器的基本元件的多個觸發器彼此級聯，並且所述計數器處理器控制使得，當從由所述計數模式切換中斷的計數值切換到切換計數模式之前的所述計數值時，所述觸發器的時鐘端子切換電源電平或地電平。
全文摘要
一種異步計數器電路，其被允許可選擇地以向上計數模式或向下計數模式執行計數，該計數器電路包括計數器處理器，其被配置為使得，當發生計數模式之間的切換時，走動的計數值被中斷，而且計數模式之間有間隔，並且當模式開始時，將走動的計數值重置為走動的計數值被中斷之前的值。
文檔編號H03K23/62GK102594335SQ20121003978
公開日2012年7月18日 申請日期2005年4月26日 優先權日2004年4月26日
發明者安井幸弘, 新田嘉一, 村松良德, 福島範之 申請人:索尼株式會社