具有增加的溝道長度的半導體器件及其製造方法
2023-09-13 05:52:05
專利名稱：具有增加的溝道長度的半導體器件及其製造方法
技術領域：
典型地，在具有N溝道的金屬氧化物半導體場效應電晶體(NMOSFET)的動態隨機存取存儲器(DRAM)單元結構中，隨著設計規則的降低，由於由溝道中增加的硼濃度導致的電場增加，造成很難以保證刷新時間。
近期，由於DRAM器件變得高度集成並且已經開發了特徵尺寸小於70nm的技術，所以器件的溝道摻雜濃度已經增加，且因此存在增加的電場和結洩漏形式的限制。
此外，由於溝道長度和寬度受到限制，且由於增加的溝道摻雜濃度導致電子遷移率減小，所以保證足夠的溝道電流變得困難。
圖1是示出具有平面型NMOSFET的傳統半導體器件的橫斷面圖。
如圖1中所示，通過淺溝槽隔離(STI)工藝在基片11中形成多個場氧化物層12。柵氧化物層13形成在基片11的有源區上，並且通過在柵氧化物層13上順序地堆疊柵電極14和柵硬掩模15，形成平面型柵圖案PG。在平面型柵圖案PG的兩側，多個N型源/漏區16被形成在基片11中。
如上所述，傳統的半導體器件具有平面型NMOSFET，其包括形成在基片11的平坦表面上面的平面型柵圖案PG。
由於傳統平面型電晶體結構在高集成時在保證所需溝道長度和寬度方面有限制，所以防止短溝道效應是困難的。
而且，由於傳統的半導體器件具有通過STI工藝所形成的場氧化物層12，所以場氧化物層12不能防止相鄰電晶體之間的深穿通(deeppunchthrough)。
發明內容
本發明的實施例是一種半導體器件，其能夠防止相鄰電晶體之間的深穿通並且在高集成時保證溝道的長度和寬度。用於製造如此器件的方法也被加以說明。
根據本發明的一個方面，提供了一種半導體器件，其包括形成在基片預定部分中的溝槽以及在所述溝槽下的第一凹陷區；埋進溝槽和第一凹陷區兩者中的場氧化物層；有源區，由場氧化物層限定並且具有第一有源區以及具有形成在比第一有源區低的部分中的第二凹陷區的第二有源區；以及在第一有源區和第二有源區之間的邊界區上的階梯柵圖案(step gate pattern)，其中柵圖案具有階梯結構，其一側延伸到第一有源區的表面，且另一側延伸到第二有源區的表面。
根據本發明的另一個方面，提供了一種半導體器件，其包括形成在基片預定部分中的溝槽以及在所述溝槽下的第一凹陷區，其中場氧化物層被埋進溝槽和第一凹陷區兩者中；有源區，由場氧化物層限定並且具有有預定深度的第二凹陷區；以及其下部被埋進第二凹陷區且上部在有源區的表面上伸出的凹陷柵圖案。
根據本發明的另外方面，提供了一種製造半導體器件的方法，其包括在其中限定了器件隔離區和有源區的基片的器件隔離區中形成溝槽；形成第一凹陷區，其端點在溝槽的底部被延伸到有源區；形成被埋進第一凹陷區和溝槽兩者中的場氧化物層；通過以預定深度蝕刻有源區的預設部分蝕刻，形成第二凹陷區，由此提供其高度低於第一有源區高度的第二有源區；以及在第一有源區和第二有源區之間的邊界區上形成柵圖案，其中柵圖案具有階梯結構，其一側延伸到第一有源區的表面，且另一側延伸到第二有源區的表面。
根據本發明的另外方面，提供了一種製造半導體器件的方法，其包括在其中限定了器件隔離區和有源區的基片的器件隔離區中形成溝槽；形成第一凹陷區，其端點在溝槽的底部橫向延伸到有源區；形成被埋進第一凹陷區和溝槽兩者中的場氧化物層；通過以預定深度蝕刻有源區的預定部分，形成第二凹陷區；以及形成凹陷柵圖案，其底部被埋到第二凹陷區，且頂部在有源區的表面上伸出。
通過結合附圖對具體實施例的下述說明，上述特徵將變得更好理解，在附圖中圖1是示出具有平面型N溝道金屬氧化物半導體場效應電晶體(NMOSFET)的傳統半導體器件的橫斷面視圖；圖2是示出根據本發明第一實施例的半導體器件的結構的橫斷面視圖；圖3A至3F是示出用於製造圖2中所示的根據本發明第一實施例的半導體器件的方法的橫斷面視圖；圖4是示出根據本發明第二實施例的半導體器件的結構的橫斷面視圖；圖5A至5F是示出用於製造圖4中所示的根據本發明第二實施例的半導體器件的方法的橫斷面視圖；圖6是展示階梯柵非對稱凹陷(STAR)型單元與傳統平面類單元之間的字線電容比較結果的曲線圖；圖7是展示採用局部氧化隔離(LOI)結構的STAR型單元與傳統平面型單元之間的字線電容比較結果的曲線圖；圖8A至8C是展示採用不同單元結構的器件的穿通特性的曲線圖；圖9A和9B是展示採用不同單元結構的器件的SNC/N-接觸阻抗比較結果的曲線圖；
圖10是展示不採用LOI結構的凹陷溝道陣列電晶體(RCAT)型單元與傳統平面型單元之間的字線電容比較結果的曲線圖；以及圖11是展示採用LOI結構的RCAT型單元與傳統平面型單元的比較結果的曲線圖。
具體實施例方式
以下將參考附圖來提供對本發明某些實施例的詳細說明。
此後將說明的本發明第一實施例涉及一種具有階梯柵非對稱凹陷(STAR)結構和局部氧化隔離(LOI)結構的半導體器件，以及其製造方法。
圖2是示出根據本發明第一實施例的半導體器件的結構的橫斷面視圖。
如圖2中所示，根據本發明第一實施例的半導體器件包括多個場氧化物層30，其被埋進形成在基片21預定部分中的多個溝槽26以及在所述溝槽26下的多個第一凹陷區28中；有源區，由場氧化物層30限定且具有第一有源區21A和被形成得低於第一有源區的多個第二有源區21B的多個第二凹陷區33；以及具有階梯結構的多個階梯柵圖案SG，其中階梯柵圖案SG的一側形成在第一有源區21A的表面上，且階梯柵圖案SG的另一側形成在第二有源區21B的表面上。
如圖2中所示，階梯柵圖案SG具有通過堆疊多個柵氧化物層34、多個柵電極35及多個柵硬掩模36而形成的結構。多個間隔物27被形成在其中埋入了場氧化物層30的溝槽26的兩個側壁上，並且多個凹陷氧化物層29被形成在溝槽26下的第一凹陷區28的表面上。
在圖2中所示的半導體器件中，形成器件隔離結構的場氧化物層30同時被埋進通過淺溝槽隔離(STI)工藝形成的溝槽26，以及通過局部氧化隔離(LOI)工藝形成的第一凹陷區28中，且因此有可能防止相鄰電晶體之間的深穿通並且降低寄生電容。
與平面型電晶體的溝道長度相比較，由每個階梯柵圖案SG限定的溝道(此後被稱為階梯溝道)被延長。即，如果平面型電晶體的溝道長度是「CH1」，則根據第一實施例的電晶體的溝道長度是「CH2」。「CH2」要比「CH1」長出與每個第二凹陷區33的深度一樣的量。通過延長溝道長度，短溝道效應也被防止。
圖3A至3F是示出用於製造圖2中所示的根據本發明第一實施例的半導體器件的方法的橫斷面視圖。
如圖3A中所示，墊氧化物層22和墊氮化物層23被順序沉積在基片21上。在此，基片21是一單元區，其中存儲器器件將被形成為包括預定量雜質的矽基片。墊氧化物層22以範圍從大約50至大約150的厚度形成，並且墊氮化物層23以範圍從大約1,000至大約2,000的厚度形成。
接下來，作為有機材料的第一有機抗反射塗層24被形成在墊氮化層23上。隨後，光刻膠層被沉積在第一有機抗反射塗層24上，且隨後通過藉助曝光工藝及顯影工藝圖案化光刻膠層，形成多個淺溝槽隔離(STI)掩模25。在此，用於STI掩模25的光刻膠層使用環烯烴-馬來酸酐(COMA)或丙烯酸酯類的聚合物材料。STI掩模25被形成為二維的棒型或T型。
接下來，通過使用STI掩模25作為蝕刻阻擋來順序蝕刻第一有機抗反射塗層24、墊氮化物層23、以及墊氧化物層22。然後，在墊氧化物層22蝕刻之後暴露的基片21被以預定深度繼續蝕刻，由此形成多個溝槽26。
此時，考慮到稍後執行的溼蝕刻工藝及氧化工藝，每個溝槽26的深度範圍為從大約1,000至大約2,000。
如圖3B所示，STI掩模25被剝離。此時，通過使用氧等離子體來剝離STI掩模25，並且由與用於STI掩模25的光刻膠層類似的有機材料製成的第一有機抗反射塗層24同時被剝離。
接下來，覆蓋溝槽26的側壁以及墊氧化物層22和墊氮化物層23的堆疊圖案的側壁的多個間隔物27被形成。
此時，對於間隔物27的形成，側壁氧化工藝、襯氮化物層沉積工藝以及襯氧化工藝被順序地執行，由此順序地形成側壁氧化物層、襯氮化物層和襯氧化物層。此後，使用回蝕刻(etch back)工藝的間隔物蝕刻工藝被採用，由此形成間隔物27。因而，在這種情況下間隔物27具有由側壁氧化物層、襯氮化物層及襯氧化物層組成的三重結構(未示出)。由於間隔物27通過間隔物蝕刻工藝而形成，所以溝槽26的底部被打開。
如圖3C中所示，通過使用間隔物27作為蝕刻阻擋對溝槽26被打開的底部施加各向同性蝕刻工藝，由此形成多個第一凹陷區28。例如，通過使用間隔物27和墊氮化物層23作為蝕刻阻擋，利用氯化氫(HCl)和氫(H2)的混合氣體，對溝槽26的底部施加各向同性蝕刻工藝，由此將第一凹陷區28形成為圓型。
此時，通過第一各向同性蝕刻工藝形成第一凹陷區28。因此，第一凹陷區28的兩個端點達到間隔物27的底部。即，第一凹陷區28具有橫向蝕刻類型，且因此第一凹陷區28具有圓形的半圓類型，其中第一凹陷區28被延伸到溝槽26下的橫向側。
對於用於形成第一凹陷區28的蝕刻工藝，在範圍從大約2託至大約200託的壓力、在範圍從從大約0.5分鐘至大約60分鐘的時段內，通過使用從大約0.1slm至大約1slm範圍的HCl流量以及從大約10slm至大約50slm範圍的H2流量，以及在範圍從大約700℃至大約1,000℃的溫度，對蝕刻速度或蝕刻輪廓加以控制。在執行蝕刻工藝之前，在氫氣氣氛下以範圍從大約800℃至大約1,000℃的溫度，通過採用預退火工藝來去除表面上的雜質。
如圖3D中所示，第一凹陷區28的表面經歷溼蝕刻工藝，由此形成多個凹陷氧化物層29。此時，凹陷氧化物層29起到彌補晶格缺陷的作用，所述晶格缺陷在用於形成第一凹陷區28的蝕刻工藝期間由於由等離子體引起的應力而導致。典型地，凹陷氧化物層29起到與用於STI工藝的側壁氧化物層相同的作用。
如上所述，在溝槽26下形成第一凹陷區28以及凹陷氧化物層29的工藝被稱為局部氧化隔離(LOI)工藝。
接下來，填充第一凹陷區28和溝槽26兩者的多個間隙填充氧化物層被沉積，並且然後CMP工藝被執行。因此，多個場氧化物層30被形成。
結果，根據本發明的第一實施例，STI工藝和LOI工藝被採用以形成用於形成場氧化物層30的器件隔離結構。
如圖3E中所示，通過使用磷酸(H3PO4)溶液，墊氮化物層23被選擇性地剝離，且隨後在保留墊氧化物層22的狀態下，第二有機抗反射塗層31被形成在包括墊氧化物層22的表面上。在此，通過使用有機材料來形成第二有機抗反射塗層31。
接下來，光刻膠層被沉積在第二有機抗反射層31上，並且隨後通過曝光工藝和顯影工藝來圖案化光刻膠層，由此形成多個STAR掩模32。在此，用於形成STAR掩模32的光刻膠層是COMA或丙烯酸酯類的聚合物材料。
接下來，通過使用STAR掩模32作為蝕刻阻擋來蝕刻第二有機抗反射塗層31，且隨後墊氧化物層22被繼續蝕刻，由此打開基片21的預定表面。
接下來，在通過使用STAR掩模32作為蝕刻阻擋對墊氧化物層22施加蝕刻工藝之後所暴露的基片21的預定表面以預定深度被蝕刻，並且然後用於階梯溝道的多個第二凹陷區33被形成。此時，通過使用溴化氫(HBr)、氯(Cl2)和氧(O2)的混合氣體來利用用於形成第二凹陷區33的蝕刻工藝。
如上所述，如果第二凹陷區33被形成，則基片21被分成第一有源區21A，其表面高於多個第二有源區21B的表面，以及第二有源區21B，其表面低於第一有源區21A的表面。在DRAM結構中，第一有源區21A是位線將被連接至此的有源區，並且第二有源區21B是存儲結點將被連接至此的有源區。因此，有源區具有非對稱結構。
優選的是，第二凹陷區33的凹陷深度D的範圍是從大約200至大約600。
如圖3F所示，STAR掩模32及第二有機抗反射塗層31被同時剝離，並且墊氧化物層22被繼續除去。
接下來，用於控制閾電壓的離子注入工藝被用於所得到的結構的整個表面上。此時，雖然用於控制閾電壓的離子注入工藝並未被示出，但是該離子注入工藝以如此狀態被執行，其中在範圍從大約800℃至大約1,000℃的溫度通過幹氧化工藝來形成犧牲氧化物層或屏蔽氧化物層。在離子注入工藝之後剝離犧牲氧化物層。
接下來，在犧牲氧化物層被剝離之後，柵氧化物層預清潔工藝被執行。然後，柵氧化物層34被形成在所得到的結構的整個表面上。此時，在範圍從大約850℃至大約1,000℃的溫度通過幹氧化工藝以範圍從大約100至大約150的厚度形成柵氧化物層34。
接下來，通過在柵氧化物層34上堆疊多個柵電極35和柵硬掩模36，形成多個階梯柵圖案SG。在此，用於柵電極35的多個導電層以及用於柵硬掩模36的多個絕緣層被堆疊，並且隨後通過柵掩模工藝和蝕刻工藝形成階梯柵圖案SG。
如上所述，由於每個階梯柵圖案SG從第一有源區21A的預定部分延伸到每個第二有源區21B的預定部分，階梯柵圖案SG被稱為階梯柵，其中第一有源區21A和第二有源區21B具有高度差。
例如，每個階梯柵圖案SG的一側被形成在由於每個第二凹陷區33而具有較低高度的每個第二有源區21B的表面上，而每個階梯柵圖案SG的另一側被形成在由於每個第二凹陷區33而具有較高高度的第一有源區21A的表面上。由於每個階梯柵圖案SG被形成在第一有源區21A和每個第二有源區21B的邊界表面上，所以每個階梯柵圖案SG具有階梯結構而不是平面結構。
通過從具有高度差的第一有源區21A和第二有源區21B被延伸，階梯柵圖案SG被形成，由此具有階梯結構。因此，由階梯柵圖案SG所限定的階梯溝道比平面型電晶體的階梯溝道長。
就是說，如果平面型電晶體的階梯溝道是「CH1」，則根據第一實施例的電晶體的溝道長度是「CH2」。「CH2」比「CH1」長出與第二凹陷區33的凹陷深度D一樣的量。通過加長溝道長度，防止了短溝道效應。
根據本發明的第一實施例，通過使用STI工藝和LOI工藝形成器件隔離結構，且因此，有可能防止相鄰電晶體之間的深穿通並且降低寄生電容。
以下將說明的本發明的第二實施例涉及一種使用凹陷溝道陣列電晶體(RCAT)和局部氧化隔離(LOI)結構的半導體器件，以及其製造方法。
圖4是示出根據本發明第二實施例的半導體器件的結構的橫斷面視圖。
如圖4中所示，根據本發明第二實施例的半導體器件包括多個場氧化物層50，其被埋進形成在基片預定部分中的多個溝槽46以及在所述溝槽46下的多個第一凹陷區48；有源區，由場氧化物層50限定，且具有有預定深度的多個第二凹陷區；以及多個階梯柵圖案RG，其底部被埋進第二凹陷區53且頂部伸出到有源區的表面以上。
如圖4中所示，凹陷柵圖案RG具有通過依次堆疊柵氧化物層54、多個柵電極55及多個柵硬掩模66而形成的結構。多個間隔物47被形成在其中埋入了場氧化物層50的溝槽46的側壁上，並且多個凹陷氧化物層49被形成在溝槽46下的第一凹陷區48的表面上。
在圖4所示的半導體器件中，形成器件隔離結構的場氧化物層50同時地被埋進因STI工藝而形成的溝槽46，以及因LOI工藝而形成的第一凹陷區48，且因此有可能防止相鄰電晶體之間的深穿通並且降低寄生電容。
由於凹陷柵圖案RG具有預定部分被埋進第二凹陷區53的結構，所以由凹陷柵圖案RG所限定的溝道(此後被稱為凹陷溝道)具有比平面型電晶體的溝道長度大的長度。如果平面型電晶體的溝道長度是「CH11」，則凹陷溝道的溝道長度是「CH22」。「CH22」比「CH11」長出與第二凹陷區53的凹陷深度一樣的量。通過延長溝道長度，防止了短溝道效應。
圖5A至5F是示出用於製造圖4中所示的根據本發明第二實施例的半導體器件的方法的橫斷面視圖。
如圖5A中所示，墊氧化物層42和墊氮化物層43被順序地沉積在基片41上。在此，基片41是一單元區，其中存儲器器件將被形成為包括預定量雜質的矽基片。墊氧化物層42以範圍從大約50至大約150的厚度形成，以及墊氮化物層43以範圍從大約1,000至大約2,000的厚度形成。
接下來，作為有機材料的第一有機抗反射塗層44被形成在墊氮化層43上。隨後，光刻膠層被沉積在第一有機抗反射塗層44上，且隨後通過藉助曝光工藝及顯影工藝圖案化光刻膠層，形成多個淺溝槽隔離(STI)掩模45。在此，用於STI掩模45的光刻膠層使用環烯烴-馬來酸酐(COMA)或丙烯酸酯類的聚合物材料。STI掩模45被形成為二維的棒型或T型。
接下來，通過使用STI掩模45作為蝕刻阻擋來順序蝕刻第一有機抗反射塗層44、墊氮化物層43、以及墊氧化物層42。然後，在墊氧化物層42蝕刻之後而暴露的基片41以預定深度被繼續蝕刻，由此形成多個溝槽46。
此時，考慮到稍後執行的溼蝕刻工藝及氧化工藝，每個溝槽46的深度範圍為從大約1,000至大約2,000。
如圖5B所示，STI掩模45被剝離。此時，通過使用氧等離子體來剝離STI掩模45，並且由與用於STI掩模45的光刻膠層類似的有機材料製成的第一有機抗反射塗層44同時被剝離。
接下來，覆蓋溝槽46的側壁以及墊氧化物層42和墊氮化物層43的堆疊圖案的側壁的多個間隔物47被形成。
此時，對於間隔物47的形成，側壁氧化工藝、襯氮化物層沉積工藝以及襯氧化工藝被順序地執行，由此順序地形成側壁氧化物層、襯氮化物層和襯氧化物層。此後，使用回蝕刻工藝的間隔物蝕刻工藝被採用，由此形成間隔物47。因而，間隔物47具有側壁氧化物層、襯氮化物層及襯氧化物層的三重結構(未示出)。由於間隔物47通過間隔物蝕刻工藝而形成，所以溝槽46的底部被打開。
如圖5C中所示，通過使用間隔物47作為蝕刻阻擋，對溝槽46的被打開的底部施加各向同性蝕刻工藝，由此形成多個第一凹陷區48。例如，通過使用間隔物47和墊氮化物層43作為蝕刻阻擋，利用氯化氫(HCl)和氫(H2)的混合氣體對溝槽46的底部施加各向同性蝕刻工藝，由此形成具有圓型的第一凹陷區48。
此時，通過第一各向同性蝕刻工藝形成第一凹陷區48。因此，第一凹陷區48的兩個端點達到間隔物47的底部。即，第一凹陷區48具有橫向蝕刻類型，且因此第一凹陷區48具有圓形的半圓類型，其中第一凹陷區48被延伸到溝槽48下的橫向側。
更詳細地，關於用於形成第一凹陷區48的蝕刻工藝，在範圍從大約2託至大約200託的壓力、在範圍從大約0.5分鐘至大約60分鐘的時段內，通過使用從大約0.1slm至大約1slm範圍的HCl流量以及從大約10slm至大約50slm範圍的H2流量，以及在範圍從大約700℃至大約1,000℃的溫度對蝕刻速度或蝕刻輪廓加以控制。在執行蝕刻工藝之前，在氫氣氣氛下以範圍從大約800℃至大約1000℃的溫度，通過採用預退火工藝來去除表面上的雜質。
如圖5D中所示，第一凹陷區48的表面經歷溼蝕刻工藝，由此形成多個凹陷氧化物層49。此時，凹陷氧化物層49起到恢復晶格缺陷的作用，所述晶格缺陷在用於形成第一凹陷區48的蝕刻工藝期間由於由等離子體引起的應力而導致。典型地，凹陷氧化物層49起到與用於STI工藝的側壁氧化物層相同的作用。
如上所述，在溝槽46下形成第一凹陷區48以及凹陷氧化物層49的工藝被稱為局部氧化隔離(LOI)工藝。
接下來，填充第一凹陷區48和溝槽46兩者的多個間隙填充氧化物層被沉積，並且然後CMP工藝被執行。因此，多個場氧化物層50被形成。
結果，根據本發明的第二實施例，STI工藝和LOI工藝被採用以形成用於形成場氧化物層50的器件隔離結構。
如圖5E中所示，通過使用磷酸(H3PO4)溶液，墊氮化物層43被選擇性地剝離，且隨後在保留墊氧化物層42的狀態下，第二有機抗反射塗層51被形成在包括墊氧化物層42的表面上。在此，通過使用有機材料來形成第二有機抗反射塗層51。
接下來，光刻膠層被沉積在第二有機抗反射層51上，並且隨後通過曝光工藝和顯影工藝來圖案化光刻膠層，由此形成多個RCAT掩模52。在此，用於形成RCAT掩模52的光刻膠層是COMA或丙烯酸酯類的聚合物材料。
接下來，通過使用RCAT掩模52作為蝕刻阻擋來蝕刻第二有機抗反射塗層51，且隨後墊氧化物層42被繼續蝕刻，由此打開基片41的預定表面。
接下來，在通過使用RCAT掩模52作為蝕刻阻擋對墊氧化物層42施加蝕刻工藝之後所曝光的基片41的預定表面以預定深度被蝕刻，並且然後用於階梯溝道的多個第二凹陷區53被形成。此時，用於形成第二凹陷區53的蝕刻工藝使用HBr、Cl2和O2的混合氣體。
優選的是，第二凹陷區53的凹陷深度D的範圍是從大約200至大約600。
如圖5F所示，RCAT掩模52及第二有機抗反射塗層51被同時剝離，並且墊氧化物層52被繼續去除。
接下來，用於控制閾電壓的離子注入工藝被施加到所得到的結構的整個表面上。此時，雖然用於控制閾電壓的離子注入工藝並未被示出，但是離子注入工藝以如此狀態被執行，即在範圍從大約800℃至大約1000℃的溫度通過幹氧化工藝來形成犧牲氧化物層或屏蔽氧化物層。在離子注入工藝之後犧牲氧化物層被剝離。
接下來，在犧牲氧化物層被剝離之後，柵氧化物層預清潔工藝被執行。然後，柵氧化物層54被形成在所得到的結構的整個表面上。此時，在範圍從大約850℃至大約1,000℃的溫度通過幹氧化工藝，以範圍從大約100至大約150的厚度形成柵氧化物層54。
接下來，通過在柵氧化物層54上堆疊多個柵電極55和柵硬掩模56，形成多個凹陷柵圖案RG，其底部被埋進第二凹陷區53且頂部伸出到基片41的表面以上。在此，用於柵電極55的多個導電層以及用於柵硬掩模5的多個絕緣層被堆疊，並且隨後柵掩模工藝和蝕刻工藝被採用，由此形成凹陷柵圖案RG。
由於凹陷柵圖案RG具有被埋進第二凹陷區53的預定部分中的結構，所以由凹陷柵圖案(RG)所限定的凹陷溝道變得比平面型電晶體的溝道長度長。
即，如果平面型電晶體的溝道長度是「CH11」，則根據本發明第二實施例的電晶體的凹陷溝道的長度是「CH22」。「CH22」比「CH11」長出與第二凹陷區53的凹陷深度D一樣的量。通過增加溝道長度，防止了短溝道效應。
而且，根據本發明的第二實施例，通過採用STI工藝和LOI工藝兩者而形成器件隔離結構，且因此有可能防止相鄰電晶體之間的深穿通，並且降低寄生電容。
圖6是展示STEP型單元與傳統平面型單元之間的字線電容比較結果的曲線圖。
其中示出STAR型單元的字線電容高於傳統平面型單元的字線電容。
圖7是展示採用LOI結構的STAR型單元與傳統平面型單元之間的字線電容比較結果的曲線圖；其中示出與傳統平面型單元相比較，採用LOI結構的STAR型單元的字線電容低得多。
在圖6和7的基礎上，與傳統平面型單元相比較，在簡單採用STAR型單元的情況下字線寄生電容得到增加。然而，與傳統平面型單元相比較，在使用STAR單元而同時採用LOI結構的情況下，字線寄生電容得到減小。
圖8A至8C是展示採用不同單元結構的器件的深穿通特性的曲線圖。圖8A示出STAR型單元的深穿通特性。圖8B示出傳統平面型單元的深穿通特性。圖8C示出STAR型單元同時採用LOI結構的深穿通特性。
參考圖8A至8C，與實施平面型單元的情況相比較，在僅實施STAR型單元的情況下深穿通特性很差。然而，在實施STAR型單元而同時採用LOI結構的情況下，甚至在大約0.75V的閾電壓也沒有深穿通產生。
圖9A和9B是展示採用不同單元結構的器件的SNC/N-接觸阻抗比較結果的曲線圖。在此，SNC/N-接觸阻抗表示存儲節點接觸(SNC)與源/漏區(N-)之間的接觸阻抗。
圖9A是示出STAR型單元與傳統平面型單元之間的SNC/N-接觸阻抗比較結果的曲線圖。如在圖9A中所示，同傳統的平面型單元相比較，STAR型單元具有較高的接觸阻抗。
圖9B是示出LOI/STAR型單元與傳統平面型單元之間的SNC/N-接觸阻抗比較結果的曲線圖。與傳統的平面型單元相比較，LOI/STAR型單元具有較低的接觸阻抗。
圖10是展示不採用LOI結構的RCAT型單元與傳統平面型單元之間的字線電容比較結果的曲線圖。RCAT型單元顯示出比傳統平面型單元高的字線電容。參考標記X表示字線電容在凹陷柵形成工藝期間被增加。
圖11是展示採用LOI結構的RCAT型單元與傳統平面型單元的字線電容比較結果的曲線圖。採用LOI結構的RCAT型單元具有比傳統平面型單元低得多的字線電容。參考標記Y表示在LOI結構形成工藝期間字線電容被減小。
基於圖10和11，與傳統平面型單元相比較，在簡單採用RCAT型單元的情況下，字線寄生電容得到增加；然而，與傳統平面型結構相比較，在使用同時採用LOI結構的RCAT型單元的情況下，字線寄生電容被減小。
根據本發明的實施例，通過同時採用STAT結構及LOI結構、或RCAT結構及LOI結構，有可能不僅增加溝道長度，而且還防止寄生電容的減小，相鄰電晶體之間的深穿通以及結洩漏。因而，本發明的實施例可改善刷新特性。
本申請包含與於2005年3月31日向韓國專利局提交的韓國專利申請號KR 2005-0027366有關的主題，其整個內容通過引用結合在此。
雖然本發明就某些具體實施例已經被說明，但是對於本領域的那些技術人員將顯然的是，可進行各種變化和修改而不偏離在所附權利要求中所限定的本發明的實質和範圍。
權利要求
1.一種半導體器件，包括形成在基片預定部分中的溝槽以及在所述溝槽下的第一凹陷區；埋到所述溝槽和第一凹陷區中的場氧化物層；有源區，由所述場氧化物層限定並且具有第一有源區以及第二有源區，所述第二有源區具有形成在比第一有源區低的有源區部分中的第二凹陷區；以及在所述第一有源區和第二有源區之間的邊界區上的階梯柵圖案，其中所述柵圖案具有階梯結構，其一側延伸到所述第一有源區的表面，且另一側延伸到所述第二有源區的表面。
2.根據權利要求1所述的半導體器件，其中所述場氧化物層被埋入其中的第一凹陷區在溝槽的底部具有半橢圓的形狀。
3.根據權利要求1所述的半導體器件，其中所述場氧化物層包括形成在所述第一凹陷區的表面上的第一絕緣層；形成在溝槽側壁上的具有間隔物形狀的第二絕緣層；以及埋在第一凹陷區和溝槽中的第三絕緣層。
4.根據權利要求3所述的半導體器件，其中所述第一絕緣層和第三絕緣層是氧化物層，並且所述第二絕緣層具有氧化物層、氮化物層和氧化物層的三重結構。
5.根據權利要求1所述的半導體器件，其中所述第一有源區和第二有源區之間的高度差處於從大約200至大約600的範圍。
6.一種半導體器件，包括形成在基片預定部分中的溝槽以及在所述溝槽下的第一凹陷區，其中場氧化物層被埋到所述溝槽和第一凹陷區中；有源區，由所述場氧化物層限定並且具有有預定深度的第二凹陷區；以及凹陷柵圖案，其下部被埋到第二凹陷區中且其上部伸出到有源區的表面以上。
7.根據權利要求6所述的半導體器件，其中所述場氧化物層被埋入其中的第一凹陷區具有延伸出溝槽橫向側的半橢圓形狀。
8.根據權利要求6所述的半導體器件，其中所述場氧化物層包括形成在所述第一凹陷區的表面上的第一絕緣層；形成在溝槽側壁上的具有間隔物形狀的第二絕緣層；以及埋在第一凹陷區和溝槽中的第三絕緣層。
9.根據權利要求8所述的半導體器件，其中所述第一絕緣層和第三絕緣層是氧化物層，並且所述第二絕緣層具有氧化物層、氮化物層和氧化物層的三重結構。
10.一種用於製造半導體器件的方法，包括在其中限定了器件隔離區和有源區的基片的器件隔離區中形成溝槽；形成第一凹陷區，其端點在所述溝槽的底部延伸到有源區；形成被埋到第一凹陷區和溝槽中的場氧化物層；通過將有源區的預設部分蝕刻至預定深度來形成第二凹陷區，由此提供其高度低於第一有源區高度的第二有源區；以及在第一有源區和第二有源區之間的邊界區上形成柵圖案，其中所述柵圖案具有階梯結構，其一側延伸到第一有源區的表面，且另一側延伸到第二有源區的表面。
11.根據權利要求10所述的方法，其中形成第一凹陷區包括形成間隔物，其被形成在所述溝槽的側壁上；以及通過使用所述間隔物作為蝕刻阻擋，藉助對溝槽底部所施加的各向同性蝕刻工藝，形成第一凹陷區。
12.根據權利要求11所述的方法，其中所述各向同性蝕刻工藝在如此蝕刻條件下執行，其中第一凹陷區的端點橫向延伸於所述間隔物之下。
13.根據權利要求12所述的方法，其中在範圍從大約2託至大約200託的壓力、在範圍從大約0.5分鐘至大約60分鐘的時段內，通過使用從大約0.1slm至大約1slm範圍的氯化氫(HCl)流量以及從大約10slm至大約50slm範圍的氫(H2)流量，以及在範圍從大約700℃至大約1,000℃的蝕刻溫度來執行所述各向同性蝕刻工藝。
14.根據權利要求11所述的方法，進一步包括在各向同性蝕刻工藝之前，在氫氣氛下以範圍從大約800℃至大約1000℃的溫度執行預退火工藝。
15.根據權利要求11所述的方法，其中形成間隔物包括通過對所述溝槽執行側壁氧化工藝來形成第一氧化物層；在所述第一氧化物層上沉積襯氮化物層；通過襯氧化工藝在襯氮化物層上形成第二氧化物層；以及對所述第二氧化物層、襯氮化物層和第一氧化物層執行回蝕刻工藝。
16.根據權利要求10所述的方法，其中所述第二凹陷區的凹陷深度處於從大約200至大約600的範圍。
17.一種用於製造半導體器件的方法，包括在其中限定了器件隔離區和有源區的基片的器件隔離區中形成溝槽；形成第一凹陷區，其端點在所述溝槽的底部橫向延伸到所述有源區；形成被埋到第一凹陷區和溝槽中的場氧化物層；通過將有源區的預定部分蝕刻到預定深度來形成第二凹陷區；以及形成凹陷柵圖案，其底部被埋到第二凹陷區中，且頂部伸出到有源區的表面以上。
18.根據權利要求17所述的方法，其中形成第一凹陷區包括形成間隔物，其被形成在所述溝槽的側壁上；以及通過使用所述間隔物作為蝕刻阻擋，藉助對溝槽底部所施加的各向同性蝕刻工藝，形成第一凹陷區。
19.根據權利要求18所述的方法，其中所述各向同性蝕刻工藝在如此蝕刻條件下執行，其中第一凹陷區的端點橫向延伸於所述間隔物之下。
20.根據權利要求19所述的方法，其中在範圍從大約2託至大約200託的壓力、在範圍從大約0.5分鐘至大約60分鐘的時段內，通過使用從大約0.1slm至大約1slm範圍的氯化氫(HCl)流量以及從大約10slm至大約50slm範圍的氫(H2)流量，以及在範圍從大約700℃至大約1,000℃的蝕刻溫度來執行所述各向同性蝕刻工藝。
21.根據權利要求18所述的方法，進一步包括在各向同性蝕刻工藝之前，在氫氣氛下以範圍從大約800℃至大約1000℃的溫度執行預退火工藝。
22.根據權利要求18所述的方法，其中形成間隔物包括通過對所述溝槽執行側壁氧化工藝來形成第一氧化物層；在所述第一氧化物層上沉積襯氮化物層；通過襯氧化工藝在襯氮化物層上形成第二氧化物層；以及對所述第二氧化物層、襯氮化物層和第一氧化物層執行回蝕刻工藝。
23.根據權利要求17所述的方法，其中第二凹陷區的凹陷深度處於從大約200至大約600的範圍。
全文摘要
一種半導體器件包括形成在基片預定部分中的溝槽以及在所述溝槽下的第一凹陷區。場氧化物層被埋到所述溝槽和第一凹陷區兩者中。有源區由所述場氧化物層限定，並且具有第一有源區以及第二有源區。後者具有形成在比前者低的有源區部分中的第二凹陷區。階梯柵圖案形成在所述第一有源區和第二有源區之間的邊界區上。所述柵圖案具有階梯結構，其一側延伸到所述第一有源區的表面，且另一側延伸到所述第二有源區的表面。
文檔編號H01L21/336GK1841749SQ20051000358
公開日2006年10月4日 申請日期2005年12月30日 優先權日2005年3月31日
發明者趙俊熙 申請人:海力士半導體有限公司