運算放大器的倒相保護的製作方法
2023-09-19 17:23:40 1
專利名稱：運算放大器的倒相保護的製作方法
技術領域：
本發明總的涉及集成電路的運算放大器，特別是具有雙極電晶體或結型場效應電晶體輸入的運算放大器的輸入保護。
運算放大器是一種其增益由負反饋控制的高增益電子放大器。運算放大器用於大部分模擬電子電路中，並已成為具有傳感器接口、低通、高通或帶通濾波器的電子系統中的一個主要組合部件，包括有可編程增益放大器，測量放大器，用於模-數轉換器的輸入隔離放大器，及用於數-模轉換器的輸出放大器。關於運算放大器布局和規範的更為全面的說明可見本說明書作為參考引用的、Microchip Technology Int(微型晶片技術公司)的申請備忘錄AN722。
運算放大器的輸入級包括一對差動連接的電晶體，該電晶體用於接收差動輸入信號並將相應的差動電流提供給有源負載。雙極電晶體或結型場效應電晶體(JFET)運算放大器的輸入連接到電晶體結上而不連接到到金屬氧化物半導體(MOS)電晶體技術中的絕緣柵上。雙極或JFET型運算放大器可能出現一個稱為倒相的不良特性，與運算放大器輸入相關的任一電晶體結都變為正向偏置。如果其輸入高於或低於幹線電源電壓時，電晶體結變成正向偏置。如果出現這種情況，便會流過一個大的反相電流(如果是雙極結的話)，並使運算放大器的輸出轉變到一個錯誤狀態。
輸入信號的相位是一個相對量，是由一個信號相對於另一信號的極性確定的。當運算放大器輸入信號和差動電流的相位相同時，運算放大器同相。當差動電流的相位與輸入信號的相位相反時，運算放大器發生倒相。放大器在位於高低電源電壓之間的輸入信號共模範圍(CMR)上進行工作。在對地單電壓電源的情況下，CMR包括其中一個電源電壓，一般是公共接地參考電位的低電源。如果由於噪聲或驅動電路不適當造成了在CMR之外驅動其中一個輸入信號，則相應的差動電晶體截止或變為正向偏置寄生二極體。當電晶體結正向偏置時，差動電流的相位相對於輸入信號的相位相反，使運算放大器發生誤操作並閉鎖(停止工作)。
大部分雙極和JET運算放大器都有附加電路來保護其不發生倒相。一對相位補償二極體交叉耦合連接在差動輸入和另一差動電晶體的集電極之間以防止放大器倒相。當任一差動電晶體的集電極-基極結正向偏置時，相應的交叉耦合二極體導通並防止差動電流倒相。但這種類型的倒相預防法大大增加了差動電流的幅值，相當於正常電流值的大約二十到三十倍。儘管運算放大器不大可能發生損壞，但這些極高的電流電平仍然會導致有源負載發生誤操作，並閉鎖運算放大器。
假設運算放大器輸入端的這些倒相保護二極體在運算放大器差動輸入電晶體的輸入二極體結導通之前即已導通，則使信號通路箝位以保持正確的輸出狀態。從而，輸入二極體結不會正向偏置，因此不會發生倒相。這一方法的局限性在於箝位二極體必須具有一個低於運算放大器差動輸入電晶體輸入二極體結的正向壓降。二極體的正向電壓與二極體面積的自然對數成正比，因此需在矽襯底上將保護二極體面積做得相當大，這是因為必須使對於所用正向電壓小於差動輸入對電壓的二極體有某些裕度。對於保護二極體正向壓降的這一要求以及面積增大的要求都需要在製造運算放大器的過程中增加一些額外的加工處理步驟，或者改變運算放大器成對差動輸入電晶體。
可能發生倒相前，還可能限制運算放大器能夠運用的正向電流量。保護二極體的導通相對來說比較平緩，但隨著溫度的不同而變化相當大，因此會使這些二極體的箝位閾值不準確。
參見
圖1，圖1所示的是已有技術具有二極體倒相保護的運算放大器輸入級的示意圖。總體用標號100表示一個雙極電晶體集成電路運算放大器的典型單電源(地電位和正電壓)輸入級。模擬集成電路領域的普通技術人員會認識到在本說明書及本發明的範圍內可以用結型場效應電晶體來代替雙極電晶體。
運算放大器輸入級100包括用於防止倒相的交叉耦合相位補償二極體及用於防止差動電流過調的電流補償二極體。可以是雙極電晶體或結型場效應電晶體(JFETs)的一對差動連接的電晶體102和104，它們的電流電路一側相連在一起，將電流源106的輸出分開。此處所用的電晶體的「電流電路」指的是雙極電晶體的集電極-射極電路，或者是JFET的源極-漏極電路；電晶體的「控制電路」指的是雙極電晶體器件的基極或JFET的柵極。在圖1所示的電路中，差動電晶體是雙極pnp電晶體。
輸入端108和110用於通過串聯電阻112和114接收差動輸入信號。以該方式，差動放大器的特徵是電晶體102和104使來自電流源106的電流按相反方向分開，流過電晶體102和104的電流量分別根據從輸入端108和110施加到它們的基極的相對輸入電壓信號而變化。如果施加到其中一個輸入電晶體基極的已知是一個恆定偏壓，則可以由流過該電晶體的電流量來確定出另一輸入電晶體基極的信號幅值。
輸入電流源106根據正電源電壓VCC工作，pnp輸入電晶體102和104的集電極通過相應的串聯連接的第一和第二微調輸入電阻116和118連接到負電源電壓V(優選的是地電位)上。微調電阻116和118用於使輸入電路的偏移電壓達到最小。
該輸入級包括一對對稱的共射共基有源負載npn雙極電晶體120和122，它們的發射極分別連接輸入電晶體104和102的集電極上。電晶體120和122的基極連接在一起用於共偏。電晶體120和122的偏置電路包括連接到電晶體120和122基極的電流源124以及通過電阻128連接到地電位的二極體126。二極體128還可以是二極體相連接的電晶體。流過電晶體120和122電流電路的電流的幅值和相對相位由基極-發射極電壓進行控制，而該基極-發射極電壓由其基極偏壓及電阻116和118兩端的電壓所確定。基極-發射極電壓控制電晶體120和122的偏流。
有源負載由一對pnp電晶體130和132形成，它們的發射極分別通過電阻134和136連接到VCC上，它們的基極連接在一起形成共偏。電晶體130的基極和集電極連接到電晶體120的集電極上，且電晶體132的集電極連接到電晶體122的集電極上。輸出到運算放大器第二級(未示出)的電流取自電晶體132的集電極。電晶體130和132互相連接成一個電流鏡，流過電晶體132的電流以流過電晶體130的電流為鏡像。輸入端108和110上輸入信號的任何失衡都會導致流過電晶體120和122的電流發生變化。電晶體120和122之間電流的任何失衡時，輸出到第二級的電流使流過電晶體130和132電流諧調相等。當輸入端108或110的輸入信號相對於另一輸入信號下降時，各自所連接的電晶體102或104的集電極電流增大，由此使相應的電阻電壓增大。但是，如果輸入端108或110上一個輸入電壓下降超過二極體壓降、低於相應電阻116或118兩端電壓時，其相應輸入電晶體102或104的集電極-基極pn結變為正向偏置。由此產生了寄生二極體138或140，該寄生二極體使流過集電極-基極結的電流反向，使電阻116或118兩端的電壓下降，並使共射共基電晶體102和104的電流倒相，由此使放大器倒相。當差動輸入108或110其中之一下降時，相應的電阻電壓應增大，但由於存在正向偏置寄生二極體，所以使得電阻電壓反而下降，並使放大器倒相。對於雙極差動電晶體來說，輸入級一般都會發生偏置，從而使得在共模抑制電壓(CMR)以外和低於低參考電位的輸入信號上都會發生倒相現象。例如，如果電阻電壓偏置到80毫伏，則在室溫下電晶體結對於大約-400毫伏輸入將正向偏置。但是如果電阻電壓增大，對於CMR以內的輸入信號也有可能發生倒相。
一對相位補償二極體142和144交叉耦合在電晶體102和104的基極和集電極之間以防止流過電晶體120和122的電流倒相。當驅動一個輸入高於二極體壓降、低於相應電阻116或118電壓時，連接到輸入端108或110的交叉耦合二極體142或144導通，使另一電阻118或116兩端的電壓下降到較小數值以防止電阻電壓倒相及電晶體120和122中電流倒相。對於相同的電壓來說，相位補償二極體142和144的導通電流大於差動電晶體102和104寄生二極體138和140的導通電流，從而防止倒相。在正常工作過程中，相位補償二極體142和144反向偏置，對輸入電路沒有影響。
圖1中所示及以上所述電路是常規的雙極差動輸入運算放大器。運算放大器100避免了倒相問題，但響應差動電晶體的正向偏置集電極-基極結和交叉耦合二極體，寄生二極體138或140其中之一正向偏置的作用，以及交叉耦合二極體142或144其中之一的起作用都會降低電阻116和118兩端的電壓。因此共射共基電晶體120和122兩端的基極-射極電壓及其偏流都增大，使得它們的電流按指數規律增大，相當於其正常水平的大約二十到三十倍。如此高的電流電平會導致有源負載誤操作並使運算放大器閉鎖。
因此，需要一種能夠保護雙極或JFET電晶體輸入的電路，它能夠防止運算放大器倒相，同時不會大大增加集成電路運算放大器中的電流水平，並且最好用一種標準互補的金屬氧化物半導體(CMOS)工藝來製作其保護電路。
本發明通過在集成電路的雙極或JFET運算放大器中提供一種保護電路使來自輸入放大器電晶體的正向偏置集電極-基極寄生pn二極體的輸出電流不倒相，且不必依賴於輸入箝位二極體，從而克服上述問題及已有技術中存在的其他不足和缺陷。在本發明中，用至少兩個比較器來比較運算放大器差動輸入電壓和參考電壓(地電位和/或電源電壓)。P溝道金屬氧化物半導體(PMOS)電晶體可用於比較器的成對差動輸入電晶體，這是因為PMOS成對差動電晶體結構包括在共模電壓範圍中的地電位。
這些比較器具有不匹配傾向，可以將比較器開關點調節為低於地電位、但高於運算放大器輸入二極體結變為正向偏置的電壓點。最好，這種不匹配是通過使輸入電晶體的寬度長度比(W/L)互不相同而構成的。當輸入降至低於比較器的開關點時，其輸出觸發致使將運算放大器中的信號通路箝位、從而使運算放大器能夠保持正確的輸出相位狀態。
可以推斷出、在本發明的範圍內可以用N溝道金屬氧化物半導體(NMOS)電晶體，包括在其共模電壓範圍內的電源電壓VDD。在此實施例中，本發明的比較器用NMOS電晶體作為成對差動電晶體，從而使VDD在比較器的共模電壓範圍內。
在本發明的另一實施例中，PMOS和NMOS都用於比較器中的成對差動電晶體，使得可以將差動輸入信號同時與VSS(低電源或地電位)和VDD相比較。如果輸入電壓高於VDD或低於地電位，則相應的比較器進行觸發，使得將內部運算放大器信號通路箝位以保持運算放大器的輸出相位正確。
本發明的特徵是用一對比較器來監測雙極或JFET輸入運算放大器差動輸入的信號電壓，如果這些輸入信號超出了預定範圍，能防止輸出倒相。
本發明的另一特徵是用一對PMOS比較器來監測運算放大器差動輸入信號低於運算放大器電源的負電壓或公共接地參考電位。
本發明的再一個特徵是用一對NMOS比較器來監測運算放大器差動輸入信號高於運算放大器電源的正極參考電壓。
本發明還有一個特徵就是分別用一對PMOS比較器和一對NMOS比較器來監測運算放大器差動輸入信號低於運算放大器電源的負電壓或公共接地參考電位和高於運算放大器電源的正極參考電壓。
再有一個特徵就是通過使輸入電晶體的W/L比值互不相同來調節比較器的不匹配(偏移)性，從而來設置箝位電壓設定點。
本發明的一個優點是可以用標準的CMOS工藝來製作出倒相保護比較器。
本發明的另一優點是其倒相箝位電壓比簡單二極體電路的倒相箝位電壓精確。
還有一個優點是箝位電壓對溫度和過程變化不靈敏，因此運算放大器的工作更為穩定。
還有另外一個優點即本發明的輸入比較器小於倒相二極體，因此在集成電路板上所佔的面積較小。
通過藉助相關附圖對用於說明目的而給出的優選實施例進行說明，可以更為清楚地理解本發明的特徵和優點。
圖1是已有技術的具有二極體倒相保護的運算放大器輸入級的示意圖；圖2是根據本發明一個實施例的運算放大器的電路示意圖；圖3是根據本發明另一實施例的運算放大器的電路示意圖；圖4是根據本發明又一實施例的運算放大器電路示意圖；圖5是根據本發明實施例的負向檢測比較器的電路示意圖；和圖6是根據本發明實施例的正向檢測比較器的電路示意圖。
本發明保護一個集成電路運算放大器不受可能使運算放大器輸出倒相的輸入電壓電平的影響。本發明的實施例包括一個集成電路運算放大器和監測運算放大器成對差動輸入電晶體輸入電壓的電壓比較器。該運算放大器和比較器可以製作在一個集成電路基板上並封裝在集成電路塊中。當輸入電壓為可能導致輸出倒相的數值時，比較器的輸出能夠防止運算放大器輸出電壓倒相。
下面參見附圖，附圖示意性給出了本發明優選實施例的詳細內容。各附圖中相同的元件用相同的符號來表示，相似的元件用帶有不同下腳標字母的相同符號來表示。
參見圖2，圖中所示的是根據本發明一個實施例的運算放大器電路示意圖。該運算放大器總體用標號200表示。輸入端108和11O用於通過串聯電阻112和114接收差動輸入信號。以這種方式，差動放大器的特徵是電晶體102和104使來自電流源106的電流按相反方向分開，流過電晶體102和104的電流量分別隨從輸入端108和110施加到其基極的相對輸入電壓信號而變化。如果施加到其中一個輸入電晶體基極的是一個恆定偏壓，則可以由流過該電晶體的電流量來確定另一輸入電晶體基極的信號的幅值。
輸入電流源106在正電源電壓VDD下工作，pnp輸入電晶體102和104的集電極通過相應的串聯連接的第一和第二微調輸入電阻116和118連接到負電源電壓V-(優選的是地電位)上。微調電阻116和118用於使輸入電路的偏移電壓達到最小。
該輸入級包括一對對稱的共射共基有源負載N型金屬氧化物半導體(NMOS)電晶體220和222，它們的源極分別連接輸入電晶體104和102的集電極上。電晶體220和222的柵極連接在一起用於共偏。電晶體220和222的偏置電路包括連接到電晶體220和222柵極的電流源124以及通過電阻128連接到地電位的二極體126。二極體126也可以是按二極體相連接的電晶體。流過電晶體220和222電流電路的電流的幅值和相對相位由柵極-源極電壓進行控制，而該柵極-源極電壓由柵極偏壓及電阻116和118兩端的電壓所確定。柵極-源極電壓控制電晶體220和222中的偏置電流。
有源負載由一對P型金屬氧化物半導體(PMOS)電晶體230和232形成，它們的源極分別通過電阻134和136連接到VDD上，它們的柵極連接在一起形成共偏。電晶體230的柵極和漏極連接到電晶體220的漏極上，且電晶體232的漏極連接到電晶體222的漏極上。輸出到運算放大器第二級(未示出)的電流取自電晶體222和232的漏極。AB類放大控制器240用於將來自電晶體222和232的單端輸出轉換為適於驅動輸出電晶體246和250的差動輸出。
電晶體230和232互相連接成一個電流鏡，流過電晶體232的電流以流過電晶體230的電流為鏡像。輸入端108和110上輸入信號的任何失衡都會引起流過電晶體220和222的電流失衡。電晶體220和222之間電流的任何失衡時，輸出到輸出級的電流使流過電晶體230和232電流諧調相等。當輸入端108或110的輸入信號相對於另一輸入信號下降時，各自所連接的電晶體102或104的集電極電流增大，使相應的電阻電壓增大。但是，如果輸入端108或110的其中一個輸入電壓下降超過二極體壓降、低於相應電阻116或118兩端電壓時，其相應輸入電晶體102或104的集電極-基極pn結將變為正向偏置。由此產生了上述的寄生二極體，該寄生二極體使流過集電極-基極結的電流反向，使電阻116或118兩端的電壓下降並使共射共基電晶體102和104的電流倒相，由此使放大器倒相。當差動輸入108或110其中之一下降時，相應的電阻電壓應增大，但由於存在正向偏置寄生二極體，所以使得電阻電壓反而下降，並使運算放大器的輸入級倒相。
根據本發明的實施例，比較器500a和500b分別監測電晶體102和104基極的負電壓值。通常，這些電壓值(較大的正值)高於比較器500a和500b的閾值開關點，使比較器500a和500b的輸出為邏輯「1」狀態。當比較器500a的輸出為邏輯1且PMOS電晶體242和244截止時，不會影響輸出電晶體246的正常工作。當比較器500b的輸出為邏輯1時，反相器256的輸出為邏輯0且NMOS電晶體242和244都截止，因此也不會影響輸出電晶體246的正常操作。
如果比較器500a輸入上(電晶體102的基極，正向差動輸入)的電壓變為低於比較器500a的閾值時，則比較器500a的輸出變為邏輯0，並使電晶體242和244導通。當電晶體242導通時，一個正電壓施加到輸出電晶體250的柵極上，可以有效地導通電晶體250(輸出248連接到V-或地)。當電晶體244導通時，一正電壓施加到輸出電晶體246的柵極上，可以有效地截止電晶體246(輸出248由電晶體250的輸出狀態所確定)。
如果比較器500b輸入上(電晶體104的基極，負向差動輸入)的電壓變為低於比較器500b的閾值時，則比較器500b的輸出變為邏輯0，反相器256的輸出變為邏輯1，並使電晶體252和254導通。當電晶體254導通時，無電壓施加到輸出電晶體250的柵極上，從而可以有效地截止電晶體250(輸出248由電晶體246的輸出狀態確定)。當電晶體252導通時，一負電壓(相對於VDD)施加到輸出電晶體246的柵極上，可以有效地導通電晶體246(輸出248連接到VDD上)。所以即使當電晶體102或104的集電極-基極pn結正向偏置時，運算放大器200也總是保持正確的輸出狀態。
參見圖3，所示的是根據本發明另一實施例的運算放大器的電路示意圖。該運算放大器總體用標號300表示。運算放大器300的基本工作情況與上述圖2中所示運算放大器200的基本工作情況相同。根據本發明的此實施例，比較器600a和600b分別監測電晶體102和104基極的正電壓值。通常，這些電壓值(較大的負值)低於比較器600a和600b的閾值開關點，使比較器600a和600b的輸出都為邏輯「1」狀態。當比較器600b的輸出為邏輯1時且PMOS電晶體242和244截止，不會影響輸出電晶體246的正常工作。當比較器600a的輸出為邏輯1時，反相器256的輸出為邏輯0且NMOS電晶體242和244都截止，從而也不會影響輸出電晶體246的正常操作。
如果比較器600b輸入上(電晶體104的基極，負向差動輸入)的電壓變得高於(正向大於VDD)比較器600b的閾值時，則比較器600b的輸出變為邏輯0並使電晶體242和244導通。當電晶體242導通時，一個正電壓施加到輸出電晶體250的柵極上，可以有效地導通電晶體250(輸出248連接到V-或地)。當電晶體244導通時，一正電壓施加到輸出電晶體246的柵極上，可以有效地截止電晶體246(輸出248由電晶體250的輸出狀態確定)。
如果比較器600a輸入上(電晶體102的基極，正向差動輸入)的電壓變得高於(正向大於VDD)比較器600a的閾值時，則比較器600a的輸出變為邏輯0，反相器256的輸出變為邏輯1，並使電晶體252和254導通。當電晶體254導通時，無電壓施加到輸出電晶體250的柵極上，從而可以有效地截止電晶體250(輸出248由電晶體246的輸出狀態確定)。當電晶體252導通時，一負電壓(相對於VDD)施加到輸出電晶體246的柵極上，可以有效地導通電晶體246(輸出248連接到VDD上)。所以運算放大器200總是保持正確的輸出相位。
參見圖4，所示的是根據本發明又一實施例的運算放大器電路示意圖。該運算放大器總體用標號400表示。運算放大器400的基本工作情況與圖2中所示的述運算放大器200的基本工作情況相同。
根據本發明的此實施例，比較器500a和500b分別監測電晶體102和104基極的負電壓值。通常，這些電壓值(較高的正值)高於比較器500a和500b的閾值開關點，使得比較器500a和500b的輸出都為邏輯「1」狀態。當比較器500a的輸出為邏輯1且PMOS電晶體242和244截止時，不會影響輸出電晶體246的正常工作。當比較器500b的輸出為邏輯1時，反相器256的輸出為邏輯0且NMOS電晶體242和244都截止，從而也不會影響輸出電晶體246的正常操作。
比較器600a和600b分別監測電晶體102和104基極的正電壓值。通常，這些電壓值(較大的負值)低於比較器600a和600b的閾值開關點，使得比較器600a和600b的輸出都是邏輯「1」狀態。當比較器600b的輸出為邏輯1且PMOS電晶體242和244截止時，不會影響輸出電晶體246的正常工作。當比較器600a的輸出為邏輯1時，反相器256的輸出為邏輯0且NMOS電晶體242和244都截止，從而也不會影響輸出電晶體246的正常操作。
如果比較器500a輸入上(電晶體102的基極，正向差動輸入)的電壓變為低於比較器500a的閾值時，則比較器500a的輸出變為邏輯0並使電晶體242和244導通。當電晶體242導通時，一個正電壓施加到輸出電晶體250的柵極上，可以有效地導通電晶體250(輸出248連接到V-或地)。當電晶體244導通時，一正電壓施加到輸出電晶體246的柵極上，可以有效地截止電晶體246(輸出248由電晶體250的輸出狀態確定)。
如果比較器500b輸入上(電晶體104的基極，負向差動輸入)的電壓變為低於比較器500b的閾值時，則比較器500b的輸出變為邏輯0，反相器256的輸出變為邏輯1，並使電晶體252和254導通。當電晶體254導通時，無電壓施加到輸出電晶體250的柵極上，從而可以有效地截止電晶體250(輸出248由電晶體246的輸出狀態確定)。當電晶體252導通時，一負電壓(相對於VDD)施加到輸出電晶體246的柵極上，可以有效地導通電晶體246(輸出248連接到VDD上)。所以即使當電晶體102或104的集電極-基極pn結變為正向偏置時，運算放大器400也總是保持正確的輸出狀態。
如果比較器600b輸入上(電晶體104的基極，負向差動輸入)的電壓變為高於(正向大於VDD)比較器600b的閾值時，則比較器600b的輸出變為邏輯0並使電晶體242和244導通。當電晶體242導通時，一個正電壓施加到輸出電晶體250的柵極上，可以有效地導通電晶體250(輸出248連接到V-或地)。當電晶體244導通時，一正電壓施加到輸出電晶體246的柵極上，可以有效地截止電晶體246(輸出248由電晶體250的輸出狀態確定)。
如果比較器600a輸入上(電晶體102的基極，正向差動輸入)的電壓變得(正向大於VDD)高於比較器600a的閾值時，則比較器600a的輸出變為邏輯0，反相器256的輸出變為邏輯1，並使電晶體252和254導通。當電晶體254導通時，無電壓施加到輸出電晶體250的柵極上，從而可以有效地截止電晶體250(輸出248由電晶體246的輸出狀態確定)。當電晶體252導通時，一負電壓(相對於VDD)施加到輸出電晶體246的柵極上，可以有效地導通電晶體246(輸出248連接到VDD上)。所以運算放大器400總是保持正確的輸出相位。
參見圖5，所示的是根據本發明實施例的負向檢測比較器的電路示意圖。負向檢測比較器的電路總體用標號500來表示。PMOS電晶體502和504用作為比較器500的差動輸入對，因為這種結構包括了在其共模電壓範圍內的地電位。比較器500的電晶體502和504具有不匹配的傾向，從而可以將比較器500的開關點調節為低於地電位或V-參考電位，但高於集電極-基極結變為正向偏置的電壓點。最好，這種不匹配是通過使輸入電晶體(502和504)的寬度長度比W/L互相不同而形成的。當輸入降至比較器500的開關點以下時，其輸出506接通至接地點(NMOS電晶體508導通)。
參見圖6，所示的是根據本發明實施例的正向檢測比較器的電路示意圖。正向檢測比較器的電路通過用標號600表示。NMOS電晶體602和604用作為比較器600的成對差動輸入，因為這種結構包括了在其共模電壓範圍內的電壓VDD。比較器600的電晶體602和604具有不匹配的傾向，因此可以將比較器600的開關點調節為高於VDD但低於集電極-基極結變為正向偏置時的電壓點。最好，這種不匹配是通過使輸入電晶體(602和604)的寬度長度比W/L互相不同而形成的。當輸入高過比較器600的開關點時，其輸出606接通至VDD點(PMOS電晶體608導通)。
因而，本發明很好地適於實現本發明的目的，並達到上述的結果和優點以及其他固有的性能。以上參考本發明的特殊實施例對本發明進行了描述、說明及限定，但上述說明不對本發明構成限制，並且也不能由其推斷出某些限制。本發明能夠在形式和功能上進行各種修改、改變及等效變換，這對所屬技術領域的普通技術人員來說是顯而易見的。所描述及說明的本發明的優選實施例僅只作為實例，並未窮盡述及本發明的整個範圍。因此，本發明僅受提供對各個方面的等效物全面認定的附加權利要求書的實質和範圍的限制。
權利要求
1．一種具有輸出倒相保護的集成電路運算放大器，包括一個具有差動輸入的運算放大器，其中一個差動輸入是正輸入，另一差動輸入是負輸入；第一比較器，它具有連接到運算放大器正輸入上並檢測其上電壓的正向檢測輸入，連接到第一電壓的負向檢測輸入以及具有第一和第二邏輯電平的輸出，其中當正向檢測輸入的電壓大於或等於第一電壓時，輸出為第一邏輯電平，當正向檢測輸入的電壓小於第一電壓時，輸出為第二邏輯電平；第二比較器，它具有連接到運算放大器負輸入上並檢測其上電壓的正向檢測輸入，連接到第一電壓的負向檢測輸入以及具有第一和第二邏輯電平的輸出，其中當正向檢測輸入的電壓大於或等於第一電壓時，輸出為第一邏輯電平，當正向檢測輸入的電壓小於第一電壓時，輸出為第二邏輯電平；第一比較器的輸出連接到運算放大器的第一邏輯電路上，使得當第一比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最小電壓電平；及第二比較器的輸出連接到運算放大器的第二邏輯電路上，使得當第二比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最大電壓電平。
2．根據權利要求1所述的集成電路運算放大器，進一步包括第三比較器，它具有連接到運算放大器正輸入上並檢測其上電壓的負向檢測輸入，連接到第二電壓的正向檢測輸入以及具有第一和第二邏輯電平的輸出，其中當負向檢測輸入的電壓小於或等於第二電壓時，輸出為第一邏輯電平，當負向檢測輸入的電壓大於第二電壓時，輸出為第二邏輯電平；第四比較器，它具有連接到運算放大器負輸入上並檢測其上電壓的負向檢測輸入，連接到第二電壓的正向檢測輸入以及具有第一和第二邏輯電平的輸出，其中當負向檢測輸入的電壓小於或等於第二電壓時，輸出為第一邏輯電平，當負向檢測輸入的電壓大於第二電壓時，輸出為第二邏輯電平；第四比較器的輸出連接到運算放大器的第一邏輯電路上，使得當第四比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最小電壓電平；及第三比較器的輸出連接到運算放大器的第二邏輯電路上，使得當第三比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最大電壓電平。
3．一種具有輸出倒相保護的集成電路運算放大器，包括一個具有差動輸入的運算放大器，其中一個差動輸入是正輸入，另一差動輸入是負輸入；第三比較器，它具有連接到運算放大器正輸入上並檢測其上電壓的負向檢測輸入，連接到第二電壓的正向檢測輸入以及具有第一和第二邏輯電平的輸出，其中當負向檢測輸入的電壓小於或等於第二電壓時，輸出為第一邏輯電平，當負向檢測輸入的電壓大於第二電壓時，輸出為第二邏輯電平；第四比較器，它具有連接到運算放大器負輸入上並檢測其上電壓的負向檢測輸入，連接到第二電壓的正向檢測輸入以及具有第一和第二邏輯電平的輸出，其中當負向檢測輸入的電壓小於或等於第二電壓時，輸出為第一邏輯電平，當負向檢測輸入的電壓大於第二電壓時，輸出為第二邏輯電平；第四比較器的輸出連接到運算放大器的第一邏輯電路上，使得當第四比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最小電壓電平；及第三比較器的輸出連接到運算放大器的第二邏輯電路上，使得當第三比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最大電壓電平。
4．根據權利要求1所述的集成電路運算放大器，其中所述的運算放大器包括雙極輸入電晶體。
5．根據權利要求1所述的集成電路運算放大器，其中所述的運算放大器包括結型場效應輸入電晶體。
6．根據權利要求1所述的集成電路運算放大器，其中第一和第二比較器包括N-溝道和P-溝道金屬氧化物半導體場效應電晶體。
7．根據權利要求1所述的集成電路運算放大器，其中第三和第四比較器包括N-溝道和P-溝道金屬氧化物半導體場效應電晶體。
8．根據權利要求1所述的集成電路運算放大器，其中第一邏輯電路迫使運算放大器的輸出電晶體的電壓電平為最小。
9．根據權利要求1所述的集成電路運算放大器，其中第二邏輯電路迫使運算放大器的輸出電晶體的電壓電平為最大。
10．根據權利要求1所述的集成電路運算放大器，其中最小電壓電平為地電位。
11．根據權利要求1所述的集成電路運算放大器，其中最大電壓電平為施加到運算放大器的電源電壓。
12．根據權利要求1所述的集成電路運算放大器，其中第一邏輯電平為邏輯1，第二邏輯電平為邏輯0。
13．根據權利要求1所述的集成電路運算放大器，其中第一邏輯電平為邏輯0，第二邏輯電平為邏輯1。
14．根據權利要求1所述的集成電路運算放大器，其中第一電壓為地電位。
15．根據權利要求1所述的集成電路運算放大器，其中第二電壓為施加到運算放大器的電源電壓。
16．根據權利要求1所述的集成電路運算放大器，其中運算放大器及第一和第二比較器都製作在一個集成電路板上。
17．根據權利要求2所述的集成電路運算放大器，其中運算放大器及第一、第二、第三和第四比較器都製作在一個集成電路板上。
18．根據權利要求1所述的集成電路運算放大器，其中每個第一比較器的輸入電晶體具有不同的寬度長度比。
19．根據權利要求1所述的集成電路運算放大器，其中每個第二比較器的輸入電晶體具有不同的寬度長度比。
20．根據權利要求1所述的集成電路運算放大器，其中每個第三比較器的輸入電晶體具有不同的寬度長度比。
21．根據權利要求1所述的集成電路運算放大器，其中每個第四比較器的輸入電晶體具有不同的寬度長度比。
22．一種用於保護集成電路運算放大器輸出倒相的方法，該運算放大器具有正負差動輸入，所述方法包括以下步驟用第一比較器將運算放大器正輸入的電壓與第一電壓相比較，其中當運算放大器正輸入的電壓大於或等於第一電壓時，第一比較器的輸出為第一邏輯電平，當運算放大器正輸入的電壓小於第一電壓時，第一比較器的輸出為第二邏輯電平；用第二比較器將運算放大器負輸入的另一電壓與第一電壓相比較，其中當運算放大器負輸入的另一電壓大於或等於第一電壓時，第二比較器的輸出為第一邏輯電平，當運算放大器負輸入的另一電壓小於第一電壓時，第二比較器的輸出為第二邏輯電平；當第一比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最小電壓電平；及當第二比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最大電壓電平。
23．根據權利要求22所述的方法，進一步包括以下步驟用第三比較器將運算放大器正輸入的電壓與第二電壓相比較，其中當運算放大器正輸入的電壓小於或等於第二電壓時，第三比較器的輸出為第一邏輯電平，當運算放大器正輸入的電壓大於第二電壓時，第三比較器的輸出為第二邏輯電平；用第四比較器將運算放大器負輸入的另一電壓與第二電壓相比較，其中當運算放大器負輸入的另一電壓小於或等於第二電壓時，第四比較器的輸出為第一邏輯電平，當運算放大器負輸入的另一電壓大於第二電壓時，第四比較器的輸出為第二邏輯電平；當第四比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最小電壓電平；及當第三比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最大電壓電平。
24．一種用於保護集成電路運算放大器輸出倒相的方法，該運算放大器具有正負差動輸入，所述方法包括以下步驟用第三比較器將運算放大器正輸入的電壓與第二電壓相比較，其中當運算放大器正輸入的電壓小於或等於第二電壓時，第三比較器的輸出為第一邏輯電平，當運算放大器正輸入的電壓大於第二電壓時，第三比較器的輸出為第二邏輯電平；用第四比較器將運算放大器負輸入的另一電壓與第二電壓相比較，其中當運算放大器負輸入的另一電壓小於或等於第二電壓時，第四比較器的輸出為第一邏輯電平，當運算放大器負輸入的另一電壓大於第二電壓時，第四比較器的輸出為第二邏輯電平；當第四比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最小電壓電平；及當第三比較器的輸出為第二邏輯電平時，迫使運算放大器的輸出為最大電壓電平。
25．根據權利要求23所述的方法，其中最小電壓電平為地電位，最大電壓電平為運算放大器的電源電壓。
26．根據權利要求24所述的方法，其中最小電壓電平為地電位，最大電壓電平為運算放大器的電源電壓。
全文摘要
一種集成電路運算放大器,保護其防止因輸入電壓電平引起運算放大器輸出倒相。電壓比較器監測輸入到運算放大器成對差動輸入電晶體的輸入電壓。運算放大器和比較器可以製作在一集成電路基板上並封裝在一個集成電路塊中。當輸入電壓值引起輸出倒相時,比較器將其檢測出來,並使其耦合到防止運算放大器輸出電壓倒相的運算放大器電路中。
文檔編號H03F1/52GK1318899SQ0111214
公開日2001年10月24日 申請日期2001年3月29日 優先權日2000年3月29日
發明者吉姆·諾蘭 申請人:密克羅奇普技術公司