Cdma系統內碼片速率處理的方法和裝置的製作方法
2023-08-13 21:40:11
專利名稱：Cdma系統內碼片速率處理的方法和裝置的製作方法
背景技術：
領域本發明一般涉及通信，更特定地是碼片速率處理的新穎的經改進的方法和裝置。
背景無線通信系統被廣泛用於提供諸如聲音、數據等多種類型的通信。這些系統可能基於碼分多址(CDMA)、時分多址(TDMA)或一些其它調製技術。CDMA系統提供優於其它類型系統的一些優勢包括增加的系統容量。
CDMA系統可能設計成支持一個或多個CDMA標準諸如(1)「TIA/EIA-95-BMobile Station-Base Station Compatibility Standard for Dual-ModeWideband Spread Spectrum Cellular System」(IS-95標準)(2)「TIA/EIA-98-CRecommended Minimum Standard for Dual-Mode Wideband Spread SpectrumCellualr Mobile Station」(IS-98標準)(3)由「3rd Generation PartnershipProject」(3GPP)組織提供的標準並體現在一系列文檔內，包括文檔Nos.3G TS25.211，3G TS 25.212，3G TS 25.213以及3G TS 25.214(W-CDMA標準)(4)由「3rdGeneration Partnership Project 2」(3GPP2)組織提供的標準並體現在一系列文檔內包括「TR-45.4 Physical Layer Standard for cdma2000 SpreadSpectrum Systems」，「C.S0005-A Upper Layer(Layer 3)Signaling Standardfor cdma2000 Spread Spectrum Systems」以及「C.S0024 cdma2000 High RatePacket Data Air Interface Specification」(cdma2000標準)，以及(5)一些其它標準。這些標準在此引入作為參考。實現cdma2000標準的高速率分組數據規範在此稱為高數據速率(HDR)系統。建議的無線系統還使用單個空中接口提供HDR和低數據速率服務(諸如語音和傳真服務)的組合。
偽隨機噪聲(PN)序列一般用於CDMA系統以解調發射的數據，包括發射的導頻信號。CDMA接收機一般使用瑞克(RAKE)接收機。瑞克接收機一般由一個或多個搜索器組成以定位從相鄰基站來的直接和多路徑導頻，以及兩個或多個指(finger)以接收並組合從這些基站來的信息信號。
一般，當更多的指加入接收機以處理從一個或多個基站來的更多數量的多徑信號，這能增強任何CDMA系統的性能。這在用於擴展進入信號的碼片速率增加時特別成立，這是由於多徑信號的更多分量在接收機處可識別。W-CDMA標準描述該種系統，其中希望能有解調較多數量的信號分量的能力。
CDMA解調器經常包括專用硬體，稱為指前端，以處理接收的相對較高的碼片速率數據。經常使用DSP或其它處理器以從指前端接收碼元速率數據以進一步對碼元解調。一種增強任何CDMA系統的性能或符合對更高碼片速率系統的方法，是為所需多的指複製一個指的硬體。該技術在過去被成功應用，當figner需求增加時，相應的硬體需求會變得相當昂貴。另一技術是提供能實現碼片速率處理的通用DSP，雖然這在硬體上也是代價昂貴且可能需要不實際的時鐘速率以及相關的功耗以在帶有大量要解調信道的高速系統內實現。
因此在技術領域內有需要能處理以高碼片速率高吞吐量的硬體有效方式發送的大量信道的指前端。
本發明概述在此公開的實施例標明了以硬體有效方式增加指解調能力的需要。在一方面，I和Q採樣經移位入平行可訪問移位寄存器。多個碼片採樣從移位寄存器被訪問且平行操作以每一周期產生對一個信道的多碼片結果。多碼片結果可以經累加且在碼元界限上輸出到碼元速率處理器。移位寄存器訪問、計算以及累加可經調度使得硬體為時分以支持大量信道。在另一方面，大量信道的時間跟蹤能通過移位寄存器組的內容的信道特定索引而被適應。這些方面連同示出的其它不同方面，提供了硬體對大量信道有效的碼片速率處理能力以及這些信道部署的高度靈活性。
本發明提供的實現不同方面、實施例和本發明特徵的方法和系統將在下面詳述。
附圖的簡要描述通過下面提出的結合附圖的詳細描述，本發明的特徵、性質和優點將變得更加明顯，附圖中相同的符號具有相同的標識，其中
圖1是支持多個用戶且能實現本發明的不同方面的無線通信系統；圖2描述CDMA接收機；圖3A和3B是根據本發明配置的兩個指前端的一般實施例；圖4是詳述排序和時間跟蹤功能的流程圖；圖4A和4B是提供兩個實施例的附加細節的流程圖；圖5是帶有指定參數示出本發明不同方面的指前端的框圖。
詳細描述圖1是支持多個用戶的無線通信系統100的圖表，且它能實現本發明的各個方面。系統100能設計成支持一個或多個CDMA標準和/或設計(例如IS-95標準、cdma2000標準、W-CDMA標準、HDR規定)。為簡化之故，系統100示出包括三個接入點104a、104b、104c(這也可稱之為基站)與兩個接入終端106a、106b通信(這可稱之為遠程終端或移動站)。接入點和其覆蓋區域加起來稱為「小區」。
根據實現的CDMA系統，每個接入終端106a、106b可能在任何給定時刻在前向鏈路上與一個(可能多個)接入點104a-104c通信，且根據接入終端是否處於軟切換狀態可能在反向鏈路上與一個或多個接入點通信。前向鏈路(即下行鏈路)指從接入點到接入終端的傳輸，且反向鏈路(即上行鏈路)指從接入終端到接入點的傳輸。
為簡潔之故，在描述該發明的例子中，假設接入點是導頻信號的始發者而接入終端是接收機以及這些導頻信號，即前向鏈路上的導頻信號的獲得者。本領域內的技術人員會理解接入終端以及接入點能配備為用所描述的導頻信號發射數據且本發明的方面也可應用於這些情況。「示例」一詞在此專門指「用於作為例子、實例或說明」。在此描述的任何「示例」實施例不一定理解為最優或優於其它實施例。
圖2描述了接收機200。為簡潔之故，只示出了該實施例以下說明中牽涉到的接收機元件。信號到達天線205並在RF下變頻器210中經下變頻。結果I和Q採樣被發送到指前端220和搜索器230。指前端220和搜索器230與DSP 240通信。DSP 240提供給指前端220和搜索器230多個控制信號和控制信息。搜索器230根據一個或多個公共已知的CDMA搜索技術由DSP240引導為各個PN偏置發送導頻搜索結果。根據這些搜索結果，DSP 240確定是否以及如何在指前端220內分配資源到各個接收到的信號或信道。指前端220內的資源在這些信號上實現碼片速率處理，並將經解調的碼元結果發送到DSP 240。DSP 240通過發送PN偏置以指明在對進入的I和Q採樣解擴展使用的PN序列而將每個信道分配到在指前端220內的資源的一個。分配的偏置一般來自搜索器230以及任何相繼的DSP 240內的處理，但已知指分配的偏置的其它源，諸如標識鄰近的基站的信令等。
在指前端模塊內專門由特定硬體實現碼片速率處理以及實現DSP內的相對較低的碼元速率處理是一般的技術。當然，本領域內的技術人員會知道本發明的各方面在如果三離散硬體來替代DSP 240的使用是等價情況。指前端一般裝備用於同時處理一些數量的信道或多徑信號，並且對大量信道的支持提供了增加的性能。一般的技術以增加信道支持是簡單地複製單個指的硬體以提供期望的許多指支持。然而，隨著支持的信道的數量增加，相關的硬體會變得相當昂貴。指前端220以特定硬體有效方式提供了對大量信道的支持。
在DSP 240實現的碼元速率處理任務是數據和相關導頻的點積和叉積。指前端除及時碼元數據外經常提供，與提前和遲後PN偏置相關的碼元數據。指前端220是高度可配置的，且可經編程以產生及時數據外的先期和後期碼元數據。這些提前和遲後碼元數據可為DSP 240使用於領域內已知的不同技術的實現時間跟蹤。根據時間跟蹤過程，DSP 240能在指前端220內引導任何指資源以超前或滯後其計時。碼元界限根據DSP 240分配的擴展因子在指前端220內為每個信道而確定。每個擴展因子確定每碼元有多少碼片被解調。
類似地，已知領域內的實現頻率差錯糾正的技術。指前端能用旋轉器配置以實現頻率差錯補償。指前端220能裝備以響應從DSP 240來的相位信息以實現頻率差錯補償。
指前端220內的每個信道還能由DSP 240引導以根據分配的覆蓋序列實現解覆蓋。在諸如IS-95、cdma2000以及其它系統內一般使用的覆蓋序列組是Walsh碼。在W-CDMA標準中，使用的不同的覆蓋序列組叫OVSF碼。在任何描述該發明的例子中，OVSF碼和OVSF生成器能用Walsh碼和Walsh生成器代替，且仍可應用該規則。除了Walsh和OVSF碼，本發明還可以支持任何可以想到的覆蓋碼。
圖3A描述了指前端300更多的詳細實施例。指前端300是一個可以用作上面圖2示出的指前端220的一實施例。指前端300提供組合時分和平行的硬體結構以支持多個信道的同時解調。根據以下詳細描述的參數值可以實現不限數目的配置。
可以同時用該結構解調的信道的數目定義為MAX_CHANNELS參數。MAX_CHANNELS是兩個其它參數P和S的函數。S是採樣速率，即I和Q採樣被發送到移位寄存器組350的速率(以下解釋)。P是平行因子，由每一周期處理的I和Q數據的碼片數目確定。在沒有時間跟蹤時，MAX_CHANNELS由P*S確定。然而，有時間跟蹤時，MAX_CHANNELS由P*S-2確定以避免移位寄存器組350的上溢和下溢。
在圖3A中，進度安排器和定時控制單元310(在此以作後為進度安排器310)示出為或直接或通過另一模塊連接到圖中剩餘的模塊。由於它們用於處理由MAX_CHANNELS確定的信號數，進度安排器310提供對多個模塊的定時控制。每個信道按順序經處理，每一周期一個信道，其中周期是由採樣速率定義的。一用於CDMA系統內的一般採樣速率是8倍碼片速率，一般稱為chipx8。但本發明支持任何採樣速率。在每一周期中，被處理的信道稱為活動信道。一輪被定義為每個信道被相繼處理一次。需要完成一輪的周期的數目CYCLES_PER_ROUND由MAX_CHANNELS+1確定。這是由於有MAX_CHANNELS數目的每個信道需要一個周期用於計算且需要附加一空餘周期以實現時間跟蹤。時間跟蹤的細節會在與以下圖4相關的流程圖中給出。
I和Q採樣以每碼片S採樣的採樣速率移位並存儲在移位寄存器350內。存儲的數據能通過圖3A內的地址標記索引而被訪問，示出為從進度安排器310來的輸出。每個周期，提供給移位寄存器350的索引對應當前活動信道。對根據索引的每次訪問，從移位寄存器組350中檢索P對的I和Q數據。這使得P對的I和Q數據能同時被解調。檢索的檢索這些對適當地被S個採樣所間隔，由於是期望P碼片數據。在移位寄存器組350內維持每碼片S採樣允許時間跟蹤通過給出作為索引的地址採樣更新而被實現，且允許提前的、滯後的或其它數據也能解調。移位寄存器組350的長度必須足夠能容納P碼片的數據加上保證直到數據在一輪內被使用而不被移位出而提前丟失而附加的緩衝數據的存儲空間。需要的移位寄存器長度確定為SHIFTER_LEN由CYCLES_PER_ROUND+(P-1)S。
解擴展器360、旋轉器370、解覆蓋器380以及加法器樹390組成模塊355，在此稱為平行求和。從移位寄存器組350來的P對I和Q值被發送到解擴展器360，它包括P個平行解擴展器以用從PN發生器320發送來的P對I和Q PN值對它們進行解擴展。解擴展技術為領域內的一般已知。P個產生的解擴展I和Q對被發送到旋轉器370，其中I和Q對在P旋轉器內根據相位發生器330的P輸出被旋轉。在說明的實施例中，經解擴展與經旋轉的對被發送到解覆蓋器380，其中從OVSF發生器340發送來的P個OVSF碼對其解覆蓋。經解覆蓋的I值在加法器樹390內被求和以生成P個碼片的I和，經解覆蓋的Q值類似地在加法器樹390內被求和以生成P個碼片的Q和。計算從PI、Q對來的單一I、Q結果的結果稱為平行求和。平行求和每個周期計算一次，對每個周期一個周期直到每個信道都被相繼計算。在空閒周期中，平行求和不需要經計算，或平行求和355的輸出可簡單地被忽略。旋轉器是可任選的——在不是獨立頻率調整每個信號情況下，可以為在時鐘發生電路(未示出)內計算和補償總體頻率調整。本發明在其它實施例中能不用相位發生器330或旋轉器370而實現。
平行求和355輸出被發送到累加器395，其中它被加到對應在累加器395內訪問的活動信道的部分累加值(對每個信道有對I和Q分開的累加)。除非達到碼元界限，新部分累加存儲在累加器395內對應活動信道的位置。當達到碼元界限時，對於活動信道，由擴展因子指定的碼片數SF已在部分和內經累加了。在該情況下，I和Q累加對應碼元內的能量並被發送到碼元速率處理器。在圖2的例子中，碼元速率處理器是DSP 240，但如上所述其它類型的碼元速率處理器是已知的且可能被實現。然後存儲在累加器395內活動信道的部分累加值重設為零。發送到累加器395指明是否要輸出累加然後重設或簡單地累加的信號來自進度安排器310。進度安排器310維持每個信道的擴展因子(SF)值且確定何時到達碼元界限。
在一些配置中，允許的擴展因子可能比平行因子P小。在活動信道編程為SF＜P情況下，加法器樹在不修改情況下生成加入多於一碼元的碼片的結果。在這些配置中，由於這樣更合適生成每循環多個碼元，加法器樹可能在最終加法器樹輸出前的許多較早階段被抽頭。這些預先抽頭能與累加器輸出多路復用使得能使用擴展因子的整個可用範圍。該方面更特定的例子將在以下與圖5相關經詳述。
PN發生器320根據從進度安排器310發送來的值pn_count每周期生成P對I和Q PN數據。有多種類型的PN序列。例如，在IS-95系統內，可以從線性反饋移位寄存器生成的單一的I和單一的Q PN序列用於擴展和解擴展，基站通過這些PN序列中唯一偏置標識它們自己。在另一方面，在W-CDMA系統中，PN序列使用Gold碼生成，且每個基站使用唯一碼標識它自己。不管使用的是哪種類型的PN序列或PN發生器320是如何實現的，本發明的方面均適用。進度安排器310保持每個信道的PN計數並提供PN計數給活動信道，在圖3A中注為pn_count，並提供給PN發生器320以計算合適的P對I和Q PN值以在解擴展器360內解擴展。該情況下有用的PN發生器例子包括基於查詢表按pn_count索引的ROM、或領域內已知的多種掩碼方案一種。
相位發生器330可以有幾種使用方式。旋轉器主要是將進入的I和Q對用帶有一定相位的單元向量相乘的複數乘法器。相位發生器330的一例實現是與加法器耦合的RAM。RAM包括每個信道的相位累加。每個周期，信道的相位累加能被發送到旋轉器370以旋轉，然後相位被加到累加且結果存儲回活動信道的RAM存儲器位置。相位能在從進度安排器310來的按逐個信道的基礎上提供。一種實現平行旋轉器的方法如下。定義相位為活動信道要累加的相位。定義Δ為頻率補償需要的每碼片相位調整量。(Δ可以從諸如DSP240的DSP來的按每個信道供給)。對每個周期提供給旋轉器370內的P個旋轉器相位、相位+Δ、相位+2Δ、相位+3Δ...相位+(P+1)Δ。該方法是由於處理的P個碼片的每個相互延遲一個碼片。在旋轉之後，在RAM內將該信道的相位用相位+P*Δ代替，且相位將會在下一輪內為該信道準備好。在另一實施例中，對粗頻率調整，單一的相位可用於旋轉器370內的P個旋轉器，因此將複雜度和硬體的精確度折衷。如上所述，旋轉器在CDMA指前端處理模塊中不需要。在領域內有其它已知的方法實現頻率補償。
OVSF發生器340根據活動信道的pn_count生成OVSF碼。領域內有名的技術是取pn_count的低位並據此生成合適的Walsh或OVSF碼。例如，可能有時需要同時生成P值是對基於ROM查詢表是有用的。還有已知的XOR樹(一般需要log2(SF)的XORs)。
領域內的技術人員會意識到這些描述是僅為描述功能而描述模塊的。可以用PN發生器320、相位發生器330以及OVSF發生器340加入接收它們響應輸出的模塊或進度安排器310而重畫圖3A。
圖3B描述了另一實施例指前端305。相關圖3A的描述除了關於旋轉器位置之外對此完全適用。兩張圖間相同的模塊在兩張圖中使用相同的編號。進度安排器310繼續驅動移位寄存器組350、PN發生器320、OVSF發生器340以及累加器395。I和Q採樣繼續到達移位寄存器組350。PN發生器320和OVSF發生器340相應驅動解擴展器360和解覆蓋器380。在平行求和356內不同於圖3A的平行求和355而有所變化。在圖3A內，旋轉器370置於解擴展器360和解覆蓋器380之間。這樣，它落在P個旋轉器處理平行求和355結果的電路區域內。在圖3B中，現在編號為375的旋轉器置於加法器樹之後。解擴展器360結果直接送到解覆蓋器380，然後到加法器樹390，最後到旋轉器375。將旋轉器375置於加法器樹之後的好處是只需要一個旋轉器而不是圖3A內的P個。進度安排器310驅動相位發生器335，它的指定不同於相位發生器330由於它只需要存儲每信道一個相位值。該配置提供了比圖3A平均要低的碼片接著碼片旋轉的精確效果，但可能在硬體複雜度為首要因素時有用且該種類型的頻率補償也足夠了。
如上所述，本發明提供硬體有效方法以對大量信道(準確地說是MAX_CHANNELS)同時解調。提供支持的方法還提供如何分配資源很大靈活性。例如，在先前方法中，指前端複製一個指的硬體M次，這樣限制了資源折衷的能力。該種配置一般生成M個導頻和M個數據流的提前、遲後和及時數據。這樣，一般使用4M個信道，但會產生最多M個數據流。在本發明中，DSP能隨便以多種方法分配信道資源。如同舊硬體版本，一個選擇是解調一個導頻、對應的數據信號和定時跟蹤的提前和遲後期流。然而另外，單一的導頻能用大量對應的數據流解調，且只有提前期和遲後的流提供定時跟蹤。這在發射信號捆綁了多於一個的帶有唯一碼的數據流且將它們用公共導頻發射時很有用。
圖4是詳述諸如進度安排器310的進度安排器能實現合適的索引、碼元界限檢測以及時間跟蹤的流程圖。值得注意的是寫在變量下方的下標CH指示了每個個別信道具有該名字的唯一變量，且該變量的使用指明它是對應活動信道的對應變量(包括在變量CH內)。
流程圖操作如下。開始於模塊400。為討論用，假設活動信道CH初始化為零，且所有變量被初始化。一般，諸如DSP 240的DSP能通過提供定義它的變量而自由分配新信道。這包括擴展因子(SF)、PN偏置(PN_OFFSET)以標識PN序列(或是公共序列或唯一序列內的偏置)以及該信道的覆蓋碼。值得注意的是，一般導頻信道不被覆蓋，所以在這些情況下可以分配全零的OVSF_CODE。圖4未示出特定信道的變量更新。假設DSP能自由更新信道參數，會採取合適的安全措施以避免在變量是活動狀態時改寫信道變量。
提前或遲後信道間的差別在指前端內不重要。DSP能通過使用PN序列內的合適移位而分配定時跟蹤信道並使用產生的碼元以實現定時跟蹤處理。所有信道統一地由指前端處理。
回到流程圖，從400進行到402。檢查是否indexCH＜0。變量、索引一般用作移位寄存器組的地址，其中大多數最近的採樣存儲在0位置且最舊的保留在(SHIFTER_LEN-1)位置處。小於0的索引值不是有效的地址，所以這是用來確定何時進入空閒狀態。當先前在移位寄存器組內索引指向位置0或1或當索引指向0在及時處理時這對應滯後命令。如果indexCH＜0，則處理進行到428，保持空閒(不更新、不輸出)然後進行到430。在430處，增加indexCHCYCLES_PER_ROUND。完成該周期。進行到432且CH加1以處理下一信道。
從432進行到434檢查CH是否等於CYCLES_PER_ROUND。如果是，則完成這一輪，因為從零開始已到達了CYCLES_PER_ROUND。進行到436，保持空閒(不作任何信道處理)，且將CH重設為零。進程回到434其中由於CH已被重設，則CH不會等於CYCLES_PER_ROUND。進程回到402檢查是否indexCH＜0，如上所述。
如果indexCH不小於零，則開始信道處理。進行到404並訪問使用indexCH的移位寄存器組。進行到406並計算parallel_sumCH(如上相關圖3A和3B描述的，且在以下的圖4A和圖4B的流程圖形式中詳述)。進行到408並通過將parallel_sumCH加到accumCH而累加parallel_sumCH。進行到410。
在410，檢查是否到達該信道的碼元界限。一種方法是測試是否pn_countCH％SFCH＝0，其中是活動信道的當前PN位置，而SFCH是其擴展因子。如果不等於零，則進行到416。如果等於零，則到達碼元界限。進行到412並且輸出accumCH。進行到414並把accumCH重置為零。注意到塊414把重置值描述為(0，0)。這指明了累加器正在累加I和Q兩個值，這兩個值都需要被重置為零。進行到416。
在416，檢查是否信道被給予超前命令。如果是，則進行到422。如果不是，則進行到418檢查是否給出滯後命令。如果是，則進行到426並將indexCH減2。進行到422。如果沒有發出滯後命令，則進行到420。在420處，將indexCH減1。減一是在沒有超前或滯後命令時採取的行動。滯後引起額外的遞減。超前去除該遞減。模塊416、418、420和426是時間跟蹤模塊。如所述的，當完成對indexCH的超前、滯後和及時調整時，進行到4222。
在422，將indexCH減少(P*S)-1。進行到424並通過增加P而更新pn_countCH。這是由於P個碼片是每個周期要被處理的。進行到430，其中，如上所述，indexCH遞增CYCLES_PER_ROUND。然後，在模塊432內，CH遞加一且處理在一輪中對下一信道重複。
對技術人員很清楚的是描述的遞增加和遞減步驟在設定固定參數時可以變為更少的步驟，如同它們在任何特定實現中的情況。步驟序列保持通用且適用於P和S的任何組合(由此導出其它參數)。
未示出的細節是該過程中對未分配信道的處理。不管所有的信道是否被分配且活動，為維持合適的定時，所有的信道加上空閒狀態經過每一輪被循環。有多種處理未分配信道的方式。功率有效方法是保持所有最終引起在平行求和內計算的信號不變，因此減少了硬體的過度觸發。類似地，當處理未分配的信道時停用累加器。對未分配信道可關閉累加器輸出。或者DSP(或其它碼元速率處理器)能簡單地忽略這些未分配信道生成的結果。
圖4A描述步驟406的詳細實施例，計算平行和。該過程對應以上圖3A描述的裝置。在440A，提供pn_countCH給PN發生器。用PN發生器的輸出對移位寄存器組的輸出解擴展。進行到442A。將deltaCH提供給相位發生器。將經解擴展結果用相位發生器輸出旋轉。如圖3A，該旋轉器需要P次旋轉計算或P個元件。進行到444A。將pn_countCH提供給OVSF發生器。用OVSF發生器輸出對旋轉器解覆蓋。進行到446A並對經解覆蓋的結果求和。
圖4B描述步驟406的另一實施例，計算平行和。如圖3B，即將旋轉器放在處理的末端而不是解擴展和解覆蓋之間減少了旋轉計算或元件從P減少到一。在440B內，將pn_countCH提供給PN發生器。將移位寄存器組的輸出用PN發生器的輸出解擴展。進行到444B。將pn_countCH提供給OVSF發生器。用OVSF發生器輸出對經解擴展結果解覆蓋。進行到446B並對經解覆蓋的結果求和。進行到442A。將deltaCH提供給相位發生器。用相位發生器輸出將求和結果旋轉。如圖3B，該旋轉器只需要一次旋轉計算或一個元件。
圖5描述了標記為指前端500的另一實施例。指前端500是可按圖2描述的指前端220部署的一實施例。要為該實例選擇實際的參數，且處理少於平行度P的擴展因子的原則將通過該實例詳述。CDMA接收機內一般的採樣速率為chipx8，且該實例中S設定為8。支持的平行度等級P設定為8。因此，MAX_CHANNELS＝P*S-2＝62。CYCLES_PER_ROUND＝MAX_CHANNELS+1＝63。SHIFTER_LEN＝CYCLES_PER_ROUND+(P-1)S＝119。在該例中，可支持低到4的擴展因子以及8或更高的8的整數倍。
在圖5中，I和Q採樣以每碼片S個採樣的採樣速率被移位並存儲在移位寄存器組350內。存儲的數據通過地址標記索引可尋址，示出為進度安排器和定時控制單元510的輸出(在此後為進度安排器510)。每個周期，提供給移位寄存器組550的索引對應當前活動信道。對根據索引的每次訪問，8對I和Q數據從移位寄存器組550中檢索出。這使得I和Q數據的8碼片能同時被解調。檢索的對被適當間隔分開8個採樣，由於期望的是8碼片數據。
從移位寄存器550來的8對I和Q值被發送到解擴展器560，它包括8對平行解擴展器用於從PN發生器520發送來的8對I和Q PN值對8對I和Q數據解擴展。8對經解擴展的I和Q對被發送到旋轉器570，其中它們根據相位發生器530的8個輸出在8個旋轉器內經旋轉。經解擴展經旋轉對被發送到解覆蓋器580，其中8個OVSF碼從OVSF發生器840發送來以對其進行解覆蓋。8個經解覆蓋的I值的前4個然後在加法器樹590內求和以生成一4碼片I和，8個經解覆蓋的Q值的前4個類似地在加法器樹590內求和以生成一4碼片Q和。8個經解覆蓋的I值的後4個在加法器樹592內求和以生成一第二4碼片I和，8個經解覆蓋的Q值的後4個在加法器樹592內求和以生成一第二4碼片Q和。
從加法器樹590和592來的第一和第二碼片I和Q和分別被發送到最終加法器級594以生成8碼片I和以及8碼片Q和。從加法器樹590和592來的第一和第二4碼片I和Q和分別被發送到多路復用器596。當活動信道的擴展因子(SF)為4時，在單一chipx8周期內完成兩個碼元。多路復用器596由進度安排器510引導以將I和Q數據的兩個碼元發送到碼元速率處理器(未示出)。
最終加法器級594的輸出在加法器598內與存儲在部分累加RAM 599內的活動信道的部分累加被相加。最終加法器級598以及部分累加RAM組成累加的功能，這由進度安排器510控制以通過多路復用器596輸出結果以在碼元界限處發送到碼元速率處理器。對SF不等於4，部分累加RAM的輸出在多路復用器596內被選擇。進度安排器510還控制活動信道部分累加值的重設。一般，當SF＝8時，不需要實際累加，這是由於8碼片結果在最終加法器級598內計算。當SF＝8時，部分累加被一直設定為零且8碼片結果被發送到多路復用器596。(另一未示出方法未多路復用器596採用最終加法器階段594的輸出作為輸入以及當SF＝8時用附加選擇線發送)。對大於8的擴展因子，累加是以與圖3A類似的方式進行。如同以前，對每個活動信道對I和Q結果有分開的累加。除非達到了碼元界限，加法器598內的新部分累加存儲在對應活動信道位置內的部分累加RAM 599內。同樣地，如果達到了碼元界限，意味著對於活動信道，由擴展因子SF指定的碼片數目已經累加了，則I和Q累加對應碼元內的能量且被發送到碼元速率處理器。活動信道的存儲在部分累加RAM 599內的部分累加值會在進度安排器510控制下被重設為零。進度安排器維持每個信道的擴展因子值並確定何時達到碼元界限。
先前一段詳述了一種可能的支持小於使用的平行度的擴展因子的配置。一般，對更大的P值和/或更小的SF值，可較早地在加法器樹內加入合適的抽頭以抽取碼元數據。這些較早的抽頭能以所描述的方式經多路復用以將碼元數據發送到碼元速率處理器。
上面圖3A的關於PN發生器320、相位發生器330以及OVSF發生器340的討論相應適用於圖5的PN發生器520、相位發生器430、OVSF發生器540。一般，進度安排器510在進行該轉換時代替進度安排器310。
在圖3A和3B間討論的旋轉器定位的原則也適用於圖5描述的實施例。未示出第二選項的細節但對本領域內的技術人員是清楚的。
圖4的流程圖適合於描述進度安排器510的功能以及它與圖5的各個模塊的相互關係。很清楚地圖4內概括的參數現在要插入數字值，即CYCLES_PER_ROUND為63，P＝8以及S＝8。步驟406內描述的平行和的計算會超過通過將單一加法器分裂為加法器樹590和592以及最終加法器級594的附加抽頭值(平行求和值是最終加法器594的輸出)。碼元界限輸出步驟412會包含對作為輸出到碼元速率處理器的SF值小於P(即SF＝4和P＝8)的附加抽頭值的多路復用。除了這些優化，一輪內通過信道的循環處理流、累加、pn_countCH的更新以及indexCH的更新(包括時間跟蹤)保持不變。
值得注意的是以上描述的所有實施例、方法步驟可以相互交換而不偏離本本領域的技術人員可以理解，信息和信號可能使用各種不同科技和技術中的任何一種實現。例如，上述說明中可能涉及的數據、指令、命令、信息、信號、比特、碼元和碼片最好由電壓、電路、電磁波、磁場或其粒子、光場或其粒子、或它們的任意組合來表示。
本領域的技術人員還可以理解，這裡公開的結合這裡描述的實施例所描述的各種說明性的邏輯塊、模塊、電路和算法步驟可以用電子硬體、計算機軟體或兩者的組合來實現。為更清楚地說明硬體和軟體間的可交換性，各種說明性的組件、方框、模塊、電路和步驟一般按照其功能性進行闡述。這些功能性究竟作為硬體或軟體來實現取決於整個系統所採用的特定的應用和設計約束。
各種說明性的邏輯塊、模塊和算法步驟的實現或執行可以用通用處理器、數位訊號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其它可編程邏輯器件、離散門或電晶體邏輯、離散硬體組件或在此描述的執行以上描述的功能的任何一個的組合。通用處理器最好是微處理器，然而或者，處理器可以是任何常規的處理器、控制器、微控制器或狀態機。處理器還能實現為計算設備的組合，例如，DSP和微處理器的組合、多個微處理器、帶有DSP核的一個或多個微處理器或其它任何該種配置。
連同在此公開的實施例一起描述的方法或算法的步驟可能直接體現在硬體、處理器執行的軟體模塊或兩者的組合中。軟體模塊可以駐留於RAM存儲器、快閃(flash)存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬碟、移動盤、CD-ROM、或本領域中已知的其它任意形式的存儲媒體中。一示例存儲介質耦合到處理器使得處理器能從存儲介質讀和寫信息。或者，存儲介質可能整合入處理器。處理器和存儲介質可駐留於專用集成電路ASIC中。ASIC可以駐留於用戶他終端內。或者，處理器和存儲介質可以駐留於用戶終端內的離散元件內。
上述優選實施例的描述使本領域的技術人員能製造或使用本發明。這些實施例的各種修改對於本領域的技術人員來說是顯而易見的，這裡定義的一般原理可以被應用於其它實施例中而不使用創造能力。因此，本發明並不限於這裡示出的實施例，而要符合與這裡公開的原理和新穎特徵一致的最寬泛的範圍。
權利要求
1.一種處理多個信道的指前端，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器，使得它們時間共享從而按順序為多個信道的每一個生成結果。
2.一種帶有處理多個信道的指前端的接收機，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器使得它們被時間共享以按順序為多個信道的每個生成結果。
3.如權利要求2所述的接收機，其特徵在於還包括數位訊號處理器，用於配置多個信道的每個並接收它們相應的輸出。
4.如權利要求3所述的接收機，其特徵在於還包括搜索器，用於確定信道參數並將它們提供給數位訊號處理器，用於配置多個信道的每個。
5.一種在包括處理多個信道的接收機的CDMA系統內使用的接入終端，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器使得它們被時間共享以按順序為多個信道的每個生成結果。
6.一種在包括處理多個信道的接收機的CDMA系統內使用的接入點，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器使得它們被時間共享以按順序為多個信道的每個生成結果。
7.一種包括處理多個信道的接收機的CDMA2000系統，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器使得它們被時間共享以按順序為多個信道的每個生成結果。
8.一種包括處理多個信道的接收機的W-CDMA系統，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器使得它們被時間共享以按順序為多個信道的每個生成結果。
9.一種包括處理多個信道的接收機的HDR系統，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以平行的方式訪問；平行和計算器，用於接收多個I和Q採樣並生成I和Q結果；以及進度安排器，用於控制移位寄存器以及平行和計算器使得它們被時間共享以按順序為多個信道的每個生成結果。
10.在指前端中，一種實現多個信道碼片速率處理的方法，其特徵在於包括接收作為大小足夠一輪的I和Q採樣量的移位寄存器的輸入的I和Q採樣；根據索引地址訪問同時從移位寄存器來的以碼片寬度間隔開的多個I和Q採樣；索引地址對應於與信道相關的I和Q採樣；以及在多個I和Q採樣上實現平行和計算以生成I和Q結果，訪問以及平行和計算對多個信道的每個每一輪實現一次。
11.如權利要求10所述的方法，其特徵在於，所述平行和計算包括根據信道每個周期生成多個I和Q的PN序列值；用多個I和Q PN序列值對多個I和Q採樣實現解擴展以生成多個經解擴展的I和Q結果；以及對多個經解擴展的I和Q結果求和以生成I和Q結果。
12.在指前端中，一種對多個信道實現碼片速率處理的方法，其特徵在於包括以採樣速率接收作為到移位寄存器輸入的I和Q採樣，移位寄存器大小能包括足夠每一輪的I和Q採樣量；根據索引地址訪問同時從移位寄存器來的以碼片寬度間隔開的多個I和Q採樣；索引地址對應於與信道相關的I和Q採樣；在多個I和Q採樣上實現平行和計算以生成部分I和Q結果；將部分I和Q結果與與信道相關的多個部分I和Q累加結果的一個累加；以及對應於與信道、訪問、平行和、累加相關的擴展因子在信道碼元邊界上輸出經累加的I和Q結果，以及對多個信道的每個每一輪一次實現條件輸出。
13.如權利要求12所述的方法，其特徵在於，所述平行和計算包括根據信道每個周期生成多個I和Q的PN序列值；用多個I和Q PN序列值對多個I和Q採樣實現解擴展以生成多個經解擴展的I和Q結果；以及對多個經解擴展的I和Q結果求和以生成部分I和Q結果。
14.如權利要求12所述的方法，其特徵在於，所述平行和計算包括根據信道每個周期生成多個I和Q的PN序列值；用多個I和Q PN序列值對多個I和Q採樣實現解擴展以生成多個經解擴展的I和Q結果；根據信道每個周期生成多個覆蓋序列值；用多個覆蓋序列值對多個經解擴展的I和Q結果解覆蓋以生成多個經解覆蓋的I和Q結果；以及對多個經解擴展的I和Q結果求和以生成部分I和Q結果。
15.如權利要求12所述的方法，其特徵在於，所述平行和計算包括根據信道每個周期生成多個I和Q的PN序列值；用多個I和Q PN序列值對多個I和Q採樣實現解擴展以生成多個經解擴展的I和Q結果；根據信道每個周期生成多個相位值；用多個相位值對多個經解擴展結果旋轉以生成多個經旋轉的I和Q結果；根據信道每個周期時生成多個覆蓋序列值；用多個覆蓋序列值對多個經旋轉的I和Q結果解覆蓋以生成多個經解覆蓋的I和Q結果；以及對多個經解擴展的I和Q結果求和以生成部分I和Q結果。
16.如權利要求12所述的方法，其特徵在於，所述平行和計算包括根據信道每個周期生成多個I和Q的PN序列值；用多個I和Q PN序列值對多個I和Q採樣實現解擴展以生成多個經解擴展的I和Q結果；根據信道每個周期生成多個復蓋序列；用多個覆蓋序列值對多個經解擴展的結果解覆蓋以生成多個經解覆蓋的I和Q結果；以及對多個經解覆蓋的I和Q結果求和以生成I和以及Q和；根據信道每個周期生成相位值；以及用相位值旋轉I和以及Q和以生成部分I和Q結果。
17.一種處理多個信道的指前端，其特徵在於包括移位寄存器，用於接收I和Q採樣並對其移位，其中多個I和Q採樣可以以平行的方式訪問；平行和計算器，用於根據索引地址接收多個I和Q採樣並生成I和Q結果；進度安排器，用於生成對移位寄存器以及平行和計算器的控制使得它們被時間共享以按順序為多個信道的每個生成結果。其中控制包括活動信道值，用於指明多個信道的哪個對應平行和計算器的輸出；以及索引地址，用於根據活動信道訪問移位寄存器。
18.如權利要求17所述的指前端，其特徵在於，所述平行和計算器包括PN生成器，用於每個周期根據活動信道生成多個I和Q PN序列值；多個解擴展器，用於用多個I和Q PN序列值對多個I和Q採樣解擴展以生成多個經解擴展I和Q結果；以及加法器，用於將多個經解擴展的I和Q結果相加以生成I和Q結果。
19.如權利要求18所述的指前端，其特徵在於，所述平行和計算器還包括多個旋轉器，用於根據與活動信道相關的一個或多個相位值旋轉經解擴展的I和Q結果並將多個經旋轉的I和Q結果發送到加法器以作加法以生成I和Q結果。
20.如權利要求18所述的指前端，其特徵在於，所述平行和計算器還包括覆蓋序列生成器，以根據活動信道生成多個覆蓋序列值；以及多個解覆蓋器，以用多個覆蓋序列值對I和Q結果解覆蓋並將多個經解覆蓋的I和Q結果發送到加法器以作加法以生成I和Q結果。
21.如權利要求19所述的指前端，其特徵在於，所述平行和計算器還包括覆蓋序列生成器，以根據活動信道生成多個覆蓋序列值；以及多個解覆蓋器，用於用多個覆蓋序列值對I和Q結果解覆蓋並將多個經解覆蓋的I和Q結果發送到多個旋轉器以生成經旋轉的I和Q結果。
22.如權利要求20所述的指前端，其特徵在於，所述平行和計算器還包括根據活動信道用相位值將加法器的輸出旋轉以產生I和Q結果的旋轉器。
23.如權利要求17所述的指前端，其特徵在於還包括累加器，用於將每個活動信道內的部分累加內的I和Q結果累加，並有條件地根據與活動信道相關的擴展因子在碼元界限上輸出部分累加。
24.一種處理多個信道的指前端，其特徵在於其參數為P，平行因子；S，採樣速率；MAX_CHANNELS，多個信道內支持的最大信道數，由(P*S)-2確定；CYCLES_PER_ROUND，在一輪內的周期數，由MAX_CHANNELS+1確定；以及SHIFTER_LEN，最小移位寄存器長度，由CYCLES_PER_ROUND+(P-1)*S確定；包括長度為SHIFTER_LEN的移位寄存器，用於接收並以採樣速率S對I和Q內的採樣移位，且其中I和Q採樣的多個P根據索引地址可以平行方式被訪問；平行和計算器，用於根據索引地址接收P個I和Q採樣並生成I和Q結果；進度安排器，用於生成對移位寄存器以及平行和計算器的控制使得它們時間共享以按順序每一輪一次為MAX_CHANNELS的每個生成結果且其中控制包括活動信道值，用於指明多個信道的哪個對應平行和計算器的輸出；以及索引地址，用於根據活動信道訪問移位寄存器。
25.如權利要求24所述的指前端，其特徵在於還包括累加器，用於將每個活動信道內的部分累加內的I和Q結果累加，並在進度安排器的控制下有條件地根據與活動信道相關的擴展因子在碼元界限上輸出部分累加。
26.如權利要求25所述的指前端，其特徵在於，所述平行和計算器除I和Q結果外還生成對應於少於P的擴展因子的部分和，並還包括選擇器，在進度安排器的控制下以根據與活動信道相關的擴展因子選擇性地輸出部分累加或部分和。
27.一種指前端，其特徵在於其參數為P，平行因子；S，採樣速率；MAX_CHANNELS，多個信道內支持的最大信道數，由(P*S)-2確定；以及CYCLES_PER_ROUND，在一輪內的周期數，由MAX_CHANNELS+1確定；一種生成與每個信道相關的索引indexCH，用於訪問平行接入移位寄存器的方法包括在CYCLES_PER_ROUND的每一輪中保持一個周期空閒，限制對移位寄存器的訪問或忽略該種訪問的結果；以及通過每個信道的順序，每一周期一個信道，調整每個信道相關的索引，其中索引調整包括一下步驟當與信道相關的索引小於零時增加索引CYCLES_PER_ROUND；限制對移位寄存器的訪問或忽略該種訪問的結果；以及保持一個周期持續期的空閒狀態；否則使用索引訪問移位寄存器；當實施滯後命令後，將索引遞減2；當實施超前命令時，不採取行動；當不實施超前或滯後命令時，將索引遞減1；不管實施超前或滯後命令，將索引遞增CYCLES_PER_ROUND-((P*S)-1)。
28.如權利要求27所述的方法，其特徵在於還包括對其中相關索引不小於零的周期遞增與每個信道相關的PN計數值P；以及向累加器發出信號以在由與信道相關的擴展因子和PN計數值確定的碼元界限上輸出部分累加。
29.如權利要求27所述的方法，其特徵在於還包括對其中與信道相關的索引不小於零的每個周期遞增與每個信道相關的PN計數值P；當與信道相關的擴展因子為P或更大時，向累加器發出信號以在由與信道相關的擴展因子和PN計數值確定的碼元界限上輸出部分累加；以及當與信道相關的擴展因子小於P時，根據擴展因子選擇部分和。
全文摘要
公開了以硬體有效方式增加指解調能力的技術。在一方面，I和Q採樣被移位入可平行訪問的移位寄存器。多個碼片採樣從移位寄存器被訪問並經平行操作以在每一周期生成信道的多個碼片結果。這些多碼片結果可經累加並在碼元界限上輸出到碼元速率處理器。移位寄存器訪問、計算以及累加的調度可以按排為使得硬體被時間共享以支持大量信道。在另一方面，大量信道的定時跟蹤可以通過移位寄存器組的信道特定索引而被容納。這些方面連同不同的其它方面，提供了多個信道的硬體有效碼片速率處理能力以及這些信道部署方面的高度靈活性。
文檔編號H04B1/707GK1572062SQ02809583
公開日2005年1月26日 申請日期2002年5月3日 優先權日2001年5月9日
發明者A·艾格瓦爾, J·H·林 申請人:高通股份有限公司