具有背側面空穴安裝電容器的電子封裝及其加工方法
2023-09-12 22:43:00
專利名稱：具有背側面空穴安裝電容器的電子封裝及其加工方法
技術領域：
本發明一般地涉及用於向電子電路提供電容的裝置，更具體地說，涉及包括離散電容器的集成電路封裝及其加工方法。
背景技術：
電子電路，尤其是計算機和儀器電路，近年來的功能已變得越來越強大並且越來越快。隨著電路頻率的繼續上升以及相關聯的高頻瞬變，電源和地線中的噪音也越來越成為問題。例如這一噪音的產生可能是源於公知的電感性和電容性寄生現象。為了減少這一噪音，公知為旁路電容器的電容器經常被用來向電路提供穩定的信號或穩定的電源。電容器還可用來抑制不希望的輻射，在電子設備(例如處理器)斷電時抑制電壓過調量(voltageovershoot)，以及在設備加電時抑制電壓衰頹(voltage droop)。通常使用多個旁路電容器來提供所期望的電容。
通常將旁路電容器放置得儘量實際地與管芯載荷(die load)或「熱點」(「hot spot」)靠近，以增加電容器的效果。通常將旁路電容器表面安裝到封裝的管芯側面或焊盤側面(landside)，管芯被安裝或嵌入到封裝本身內。圖1示出了根據現有技術的集成電路封裝102的剖面圖，封裝102具有焊盤側面電容器104(「LSC」)和嵌入式晶片電容器106(「ECC」)。LSC 104安裝在封裝102與管芯108相對的側面上，ECC 106嵌入在封裝102內。
電容器的端子(未示出)通過封裝102內的導電性通路和圖案化平面連接到集成電路載荷，因而使得電容器104、106可向集成電路108提供旁路電容。電容器通過所述通路和平面到載荷的連接在每個電容器和集成電路載荷之間的供應與返回通路迴路中產生了一些「垂直」電感，也稱為「迴路」電感。
圖2示出了模擬圖1所示的電容器的電學特性的電路。為了簡單起見，圖2中未示出電容器的寄生電阻或電容器之間的橫向電感。該電路示出了管芯載荷202，其可能需要旁路電容來適當地工作。旁路電容中的一些可以由位於管芯上的由電容器204模型化的電容來提供。然而，其他電容必須在片外(off-chip)提供，模型化為片外電容器206、208。片外電容器206、208例如可以是LSC 104和/或ECC 106，如圖1所示。
如上所述，部分地被電感器210模型化的垂直迴路電感存在於電容器206、208和管芯載荷202之間。為了簡單起見，未示出用於每個電容器的垂直同路電感分量。由於垂直電感會減慢片外電容器206、208的響應時間，因此希望最小化這一電感的大小。垂直迴路電感可通過下述方式來減小，即將片外電容器放置得儘可能地電氣地靠近管芯載荷，例如可使用ECC 106，ECC 106的放置通常比表面安裝的電容器更靠近所述載荷。
然而，使用ECC的一個缺點是一旦它們被嵌入在封裝內，就不能去除它們。這可能會導致較低的製造產率，因為如果ECC出現故障或不能提供所需的電容量，則整個組裝件(即封裝、集成電路和電容器)可能會被拒絕。另外，由於ECC是被封裝的，因此它們會比表面安裝的電容器保持更多的熱量，這會降低ECC可保持的電荷量。
LSC的缺點在於它們不能與表面安裝的組件結合使用。表面安裝的組件(例如CPU和晶片集)一般在其底側面上具有焊墊(pad)而不是管腳。所述焊墊直接連接到更低級的互連件(例如印刷電路板)上的對應焊墊。由於所述直接連接，就沒有用於LSC的空間了，這就與表面安裝所述組件的能力發生衝突。因此，表面安裝的組件通常必須採取使用具有更高電感特性的電容方案(例如管芯側面電容器)。
因此，本領域需要另類電容方案，其可在集成電路封裝的設計和加工中提供足夠的電容，而具有最小的垂直電感。另外，需要下述低電感電容方案，其使得在需要時可去除或替換離散電容器。還需要下述電容方案，其中的離散電容器比起ECC來說更不易於受到由於電容器產生的熱量而導致的性能降級。還需要下述電容方案，其具有低電感特性，並且可與表面安裝的組件結合使用。
圖1示出了根據現有技術的集成電路封裝的剖面側視圖，其具有焊盤側面和嵌入式晶片電容器；圖2示出了模擬圖1所示的電容器的電學特性的電路；圖3示出了根據本發明一個實施方案的具有背側面電容器的集成電路封裝的剖面側視圖；圖4示出了根據本發明另一個實施方案的具有背側面電容器的集成電路封裝的剖面側視圖；圖5示出了根據本發明一個實施方案的具有背側面電容器的集成電路封裝的底視圖；圖6示出了根據本發明一個實施方案，製造具有背側面電容器的集成電路封裝的方法的流程圖；圖7示出了根據本發明的一個實施方案的集成電路封裝、插座和印刷電路板；並且圖8示出了根據本發明一個實施方案的電子系統。
具體實施例方式
本發明的各個實施方案提供了具有低垂直電感級別的片外電容，以用於進行旁路、電壓抑制和供應電荷。另外，各個實施方案的電容器是可移除的(removable)，並且保持的熱量比ECC少。在各個實施方案中，這是通過將離散電容器安裝在封裝焊盤側面(land-side)上形成的空穴(cavity)內來實現的。為了將這些空穴安裝的電容器與LSC區別開來，這裡將與各個實施方案結合使用的電容器稱為「背側面電容器」或「BSC」。術語「背側面」意在表示到下一級互連件(例如插座、內插構件(interposer)或PC板)的連接器存在於其上的封裝側面。這區別於「前側面」，前側面意在表示集成電路晶片安裝在其上的封裝側面。
雖然各種實施方案的描述基本上指的是結合集成電路封裝來使用離散電容器，但是各個實施方案還可與其他類型的封裝、內插構件、印刷電路(PC)板或其他電子電路外殼結合使用。也就是說，各個實施方案可以結合各種類型的電子組裝件使用，並不局限於和集成電路封裝一起使用。另外，各個實施方案可與多種不同類型的封裝和封裝技術結合使用。例如，各個實施方案可與有機封裝或陶瓷封裝一起使用，可與所述實施方案一起使用的封裝技術包括但不局限於焊盤柵格陣列(例如有機LGA)、管腳柵格陣列(例如塑料PGA或倒裝晶片PGA(flip chip PGA))、球柵陣列(例如μBGA、載帶BGA、塑料BGA、倒裝晶片BGA或倒裝晶片載帶BGA)以及梁式引線。
圖3示出了根據本發明一個實施方案的具有BSC 302的集成電路封裝的剖面側視圖。該封裝包括核心層304和形成在核心層304的頂表面上的一組封裝層306。
核心層304由剛性襯底材料形成。在有機封裝中，所述襯底材料可以是標準PC板材料。在無機封裝中，所述襯底材料例如可以是陶瓷層。在一個實施方案中，核心層304的厚度範圍大約在500-1000微米，但在其他實施方案中核心層304可以更厚或更薄。
核心層304內的導電結構(未示出)在封裝層306組內的導電結構和封裝底表面上的連接器308之間提供電連接。這些導電結構例如可包括通路(via)、溝槽(trench)或其他垂直連接。連接器308可以是導電管腳，如圖所示，或者它們可以是導電墊(conductivepads)。連接器308使得封裝可附接到插座、內插構件或PC板。
封裝層306組包括一層或多層圖案化導電材料318，它們由一層或多層電介質材料320隔開。電介質層320可由有機或無機材料形成。導電層318可由銅形成，但是在其他實施方案中可使用其他導電材料。在一個實施方案中，導電層318的厚度範圍大約在10-20微米，電介質層320的厚度範圍大約在25-35微米，但是在其他實施方案中層318、320可以更厚或更薄。導電層318通過導電結構(未示出)而被電互連，所述導電結構可包括通路、溝槽或其他垂直連接。
在一個實施方案中，在核心層304的頂表面上形成導電層305，導電層305因此存在於核心層304和封裝層306之間。為了進行描述，這裡將該層稱為「第一前側面導電層」。
一組導電墊316形成在封裝層306組的頂表面上。在一個實施方案中，集成電路晶片314附接到這些焊墊316。因此，焊墊316在集成電路314和封裝層306組內的導電結構(例如平面、通路等)之間提供電連接。
空穴310的形成通過核心層304的中央區域，延伸通過核心層304的底表面和頂表面。所述中央區域是核心層304的一個區域，該區域基本位於附接到封裝前側面的集成電路314之下的區域。對於連接器308存在於封裝底部外圍四周的封裝(例如參見圖5)，所述中央區域是在所述連接器佔用的區域之內，但又不與該區域相交的封裝區域。在一個實施方案中，空穴310沒有延伸到封裝層306組中，但在其他實施方案中空穴310可延伸通過這些層中的一個或多個。在一個實施方案中，空穴310的深度如下，即當在空穴內安裝離散電容器302時，所述離散電容器完全包含在空穴310內，而不延伸到空穴310外(即空穴310的深度大於或等於離散電容器302的高度)。在另一個實施方案中，離散電容器302的一部分可延伸到空穴310外。
導電觸點或焊墊312形成在空穴310內。這些焊墊312形成在空穴310的上部邊界上，在一個實施方案中，所述上部邊界是封裝層306組的底表面。在一個實施方案中，焊墊312代表第一前側面導電層305的若干部分，在蝕刻工藝中被選擇性地保留。在另一個實施方案中，焊墊312可被選擇性地施加到空穴310的上部邊界。在其他實施方案中，空穴310延伸通過封裝層306中的一個或多個，焊墊312形成在最低的封裝層306的底部，空穴310沒有延伸通過所述最低的封裝層306。
一個或多個離散BSC 302附接到這些焊墊312。因此，焊墊312在BSC 302和封裝層306組內的導電結構之間提供電連接。最後，這些導電結構使得可向安裝在封裝上的集成電路314提供電容。
圖4示出了根據本發明另一個實施方案的具有BSC 402的集成電路封裝的剖面側視圖。圖4所示的實施方案類似於圖3所示的實施方案，除了圖4所示的實施方案中，所述封裝包括形成在核心層404的底表面之下的第二組封裝層430之外。為了進行描述，第二組封裝層430這裡將被稱為「背側面層」，而第一組封裝層406這裡將被稱為「前側面層」。
第二組封裝層430包括一層或多層圖案化導電材料432，這些導電材料層由一層或多層電介質材料434隔開。與封裝層相關的材料和尺寸前面已結合第一組封裝層306(圖3)進行了描述，且這些材料和尺寸也適用於第二組封裝層430。
導電層432通過導電結構(未示出)電互連到一起，並互連到核心層404和底部連接器408，所述導電結構可包括通路、溝槽或其他垂直連接。在各個實施方案中，底部連接器408可以是導電管腳或焊墊。
在一個實施方案中，第一前側面導電層405形成在核心層404的頂表面上，因而位於核心層404和第一組封裝層406之間。另外，在一個實施方案中，在核心層404的底表面上形成導電層428，因而導電層428位於核心層404和第二組封裝層430之間。為了進行描述，此層在這裡將被稱為「第一背側面導電層」。
空穴410被形成為通過核心層404和後側面層430的中央區域，延伸通過核心層404和層430的底表面和頂表面。在一個實施方案中，空穴410沒有延伸到前側面層406中，但是在其他實施方案中，空穴410可延伸通過這些層中的一個或多個。
為了易於說明，圖3和4沒有完全示出封裝可能具有的各種導電和非導電層中的全部。在層306、406、430之上和/或之下也可存在多個層。另外，雖然只示出了3個離散電容器302、402，但是可在空穴310、410內附接更多或更少的電容器。另外，在其他封裝配置中可使用更多或更少的焊墊312、316和/或連接器308、408。
圖5示出了根據本發明一個實施方案的具有BSC 502的集成電路封裝500的底視圖。如上所述，電容器502在空穴510內附接到封裝500，空穴510被形成為通過封裝500的底部的中央區域。
在所示出的配置中，底部連接器508位於空穴510的外圍四周，使得封裝500可附接到插座、內插構件或PC板。如前所述，連接器508可以是管腳或焊墊，取決於所使用的封裝技術。
為了易於說明，圖5中只示出了9個離散電容器502。在其他實施方案中，空穴510內可附接更多或更少的電容器。另外，其他封裝配置中可使用更多或更少的連接器508。
在各個實施方案中，圖3-5所示出的每個電容器302、402、502可以是陶瓷電容器、氧化鋁電容器、有機電容器或用許多其他技術製造的電容器，基於這裡的描述，這對本領域內的普通技術人員來說是很明顯的。這些電容器可具有分布在2個或4個側面上的兩個或更多外部端子。另外，所述封裝、集成電路和離散電容器的實際和相對尺寸的變化可以很大，取決於設計或製造約束或其他因素。
圖6示出了根據本發明一個實施方案，製造具有BSC的集成電路封裝的方法的流程圖。該方法開始於方框602，在此提供核心層(例如層304)。在一個實施方案中，核心層由剛性電介質材料形成，可包括也可能不包括在其頂表面和/或底表面上的導電層。例如，在一個實施方案中，核心層可由有機PC板材料(例如環氧樹脂材料)形成。例如，在各個實施方案中，可以使用標準PC板材料，例如FR-4環氧樹脂玻璃、聚醯亞胺玻璃、苯並環丁烯、特氟隆(Teflon)、其他環氧樹脂、注射成型塑料等等。在其他實施方案中，襯底可由無機PC板材料構成，例如陶瓷。
在核心層中形成了通路和/或其他垂直連接，使得在核心層的頂表面和底表面之間可形成電連接。可以使用本領域內的普通技術人員公知的技術來實現傳統通路或其他垂直連接的形成。在一個實施方案中，通路是用雷射或機械鑽孔，並用導電材料鍍層或填充而形成的。但在各個實施方案中，通路也可以是打孔形成或使用其他技術形成的。
然後，在方框604，在核心層的頂表面(即前側面)之上形成一組一個或多個前側面封裝層(例如層306、406，圖3、4)和互連。如前所述，這些層交替以導電材料和非導電材料之間。可以在積層(build-up)工藝中圖案化導電層，還可以在積層工藝期間形成通路和/或其他垂直連接。
所述前側面封裝層組和互連的形成使用了標準積層技術，它們對於本領域內的普通技術人員來說是公知的。對於有機封裝，這些技術例如可包括下述技術的任意組合光刻、材料沉積、鍍層、鑽孔、印刷、層壓(lamination)以及其他用於選擇性地增加或去除導電材料或非導電材料的工藝。對於無機封裝，這些技術例如可包括對陶瓷層和圖案化導電層的預形成(pre-forming)和堆疊(stacking)。
在一個實施方案中，所述導電材料是銅，但在其他實施方案中可以使用其他導電材料，例如錫、鉛、鎳、金、鈀或其他材料。在一個實施方案中，所述非導電材料由有機PC板材料形成，例如環氧樹脂材料。在各個實施方案中，可以使用標準PC板材料，例如FR-4環氧樹脂玻璃、聚醯亞胺玻璃、苯並環丁烯、特氟隆、其他環氧樹脂、注射成型塑料等等。在其他實施方案中，所述非導電材料可由無機PC板材料(例如陶瓷)構成。
在一個實施方案中，第一前側面導電層(例如層305、405，圖3、4)位於核心層和所述前側面封裝層組之間。該導電層可以預形成在核心層上，或在積層工藝期間形成。在一個實施方案中，第一前側面導電層具有的導電材料基本在最後形成空穴的整個區域之上。在另一個實施方案中，所述層可以被圖案化在將要形成空穴的區域上。在另一個實施方案中，第一前側面導電層不存在。
在一個實施方案中，在方框606，在核心層的底表面(即背側面)之下形成一組一個或多個背側面封裝層(例如層430，圖4)。如前所述，這些層交替以導電材料和非導電材料。所述導電層可以在積層工藝期間被圖形化，還可以在積層工藝期間預形成和/或形成通路和/或其他垂直連接。所述背側面封裝層組和互連的形成使用了標準積層工藝，如上所述，這對本領域內的普通技術人員來說是公知的。
在一個實施方案中，第一背側面導電層(例如層428，圖4)位於核心層和所述背側面封裝層組之間。該導電層可以預形成在核心層上，或者可以在積層工藝期間形成。在一個實施方案中，第一背側面導電層的形成使得空穴(例如空穴310、410，圖3、4)將延伸通過的區域中不存在導電材料。在其他實施方案中，第一背側面導電層在空穴將延伸通過的區域中確實包括導電材料，或者第一背側面導電層可以不存在。
雖然上面的描述表明前側面封裝層形成在背側面封裝層之前，但是層形成的順序可以相反，或者同時形成前側面和背側面封裝層。在另一個實施方案中，封裝可包括前側面封裝層，但不包括背側面封裝層。
在方框608，在封裝的中央區域形成空穴(例如空穴310、410、510，圖3-5)。在一個實施方案中，空穴的形成使用了掩膜和蝕刻工藝，這對本領域內的普通技術人員來說是公知的。在其他實施方案中，空穴可通過鑽孔、打孔或機械去除核心層和導電及非導電層的適當部分而形成的。在另一個實施方案中，封裝是由無機材料形成的，空穴可通過在預形成核心層時在核心層的中央區域中形成開孔，並且如果空穴延伸通過封裝層，則也在封裝層中形成開孔而創建。
在一個實施方案中，空穴被形成為通過所有的背側面封裝層(例如層430，圖4)並通過核心層(例如層304、404，圖3、4)，但不通過第一前側面導電層(例如層305、428，圖3、4)或其他前側面導電層(例如層306、406，圖3、4)。在其他實施方案中，空穴可被形成為通過第一前側面導電層和/或一個或多個其他前側面封裝層。
然後，在方框610，在空穴內形成導電觸點(例如焊墊312、412，圖3、4)。這些焊墊被形成在空穴的上部邊界上，在一個實施方案中，所述上部邊界是前側面封裝層組的底表面。在其他實施方案中，空穴延伸通過前側面封裝層中的一個或多個，所述焊墊形成在空穴沒有延伸通過的最低封裝層的底部上。
導電觸點例如可通過選擇性地去除第一前側面導電層的若干部分而形成。或者，所述觸點可通過選擇性地在空穴內施加導電材料而形成。這些選擇性的添加或去除工藝對於本領域內的普通技術人員來說是公知的，並且前面已結合對封裝層積層工藝的描述而進行了描述。
在方框612，將一個或多個離散BSC(例如電容器302、402、502，圖3-5)表面安裝到形成在空穴內的導電觸點。附接可通過將空穴連接器和電容器端子焊接到一起來進行。或者，可使用固化導電糊或粘合劑來提供所述電容器到焊墊的連接。
最後，在方框614，完成封裝加工。在一個實施方案中，這包括在封裝的底表面上附接管腳(例如管腳308、408，圖3、4)或形成其他類型的連接器(例如焊墊)。另外，在頂表面上形成連接器，並且將集成電路晶片(例如晶片314，圖3)附接到頂表面連接器。如果需要的話，可以密封集成電路。最後，進行完成封裝加工所需的其他工藝。結合方框614描述的工藝中的一些或全部可以與前面描述的工藝方框並行地進行，或者在後者之前進行。然後所述過程結束。
圖7示出了根據本發明各個實施方案的集成電路封裝702、插座704和PC板706。從圖7的頂部開始，集成電路708容納在集成電路封裝702中。集成電路708包括一個或多個電路，這些電路被電連接到集成電路封裝702。
集成電路708可以是多種類型的集成電路中的任意種類。在本發明的一個實施方案中，集成電路708是微處理器。在其他實施方案中，集成電路708可以是存儲器件、專用集成電路、數位訊號處理器或另一種類型的器件。在所示出的實施例中，集成電路708是「倒裝晶片」型集成電路，意味著在晶片上的輸入/輸出端可存在於其表面上的任一點處。在晶片已經準備好可以附接到集成電路封裝702後，它被顛倒過來，並通過焊塊或焊球附接到集成電路封裝702的頂表面上的匹配焊墊。或者，集成電路708可以是通過連線結合的，其中使用連到集成電路封裝702的頂表面上的焊墊的結合線來將輸入/輸出端連接到集成電路封裝702，或用其他方式將輸入/輸出端連接到封裝702。
集成電路708內的一個或多個電路用作為載荷，所述載荷可能需要旁路電容來進行噪音或輻射抑制和/或電壓抑制。在本發明的一個實施方案中，這一電容中的一些是由BSC710(例如電容器302、402、502，圖3-5)提供的，其中BSC 710表面安裝在封裝702的背側面上的空穴(例如空穴310、410、510，圖3-5)內。按照這種方式，向集成電路708提供了一級或多級附加電容。在其他實施方案中，BSC被表面安裝在內插構件(未示出)、插座704和/或PC板706上的空穴內。
集成電路封裝702通過PC板706上的插座704耦合到PC板706。在所示出的實施例中，封裝702包括管腳，所述管腳與插座704中的互補性管腳孔相匹配。或者，可使用焊接連接，例如球柵陣列連接，將封裝702電連接及物理連接到PC板706。在另一個實施方案中，集成電路封裝702可通過內插構件(未示出)連接到插座704和/或PC板706。在其他實施方案中可使用其他方式來連接集成電路封裝702和PC板706。
PC板706例如可以是計算機或其他電子系統的主板。這樣，它用作為向集成電路708提供電源、接地和信號的工具。這些電源、接地和其他信號是通過PC板706、插座704和集成電路封裝702上面或內部的跡線(trace)或平面(未示出)提供的。
上面結合各個實施方案而描述的配置可形成為電子系統的一部分。圖8示出了根據本發明一個實施方案的電子系統。圖8所示的系統例如可以是計算機、無線或有線通信設備(例如電話、數據機、行動電話、尋呼機、無線電裝置等等)、電視、監視器，或幾乎任何其他類型的可受益於使用背側面空穴安裝的電容器的電子系統。
所述電子系統包括電路802、封裝804、PC板806、存儲器件808和電源810。封裝804和/或PC板806包括一個或多個根據本發明的各個實施方案而安裝在空穴內的BSC。
結論已經描述了具有背側面空穴安裝的電容器的集成電路封裝以及用於加工該封裝的方法的各個實施方案，並描述了將該封裝包括到電子系統內。所述各個實施方案可用來減小離散電容器和集成電路載荷之間存在的垂直電感。通過利用背側面空穴安裝的電容器，所述各個實施方案提供了下述電容方案，其中的電容器是可替換的，並且不易遭受到熱相關的性能降級。另外，所述各個實施方案可與表面安裝的組件結合使用，所述組件的底表面上具有焊墊，因為背側面空穴安裝的電容器不會干擾這些焊墊到下一級互連件上的對應焊墊的連接。
雖然前述尺寸和範圍示例被認為是典型的，但是本發明的各個實施方案並不局限於這些尺寸或範圍。可以認識到產業內的趨勢一般是降低器件尺寸以獲得相關聯的成本和性能益處。
在前面的詳細描述中參考了構成所述描述一部分的附圖，在附圖中以說明的方式示出了可以在其中實施本發明的具體實施方案。這些實施方案被足夠詳細地進行了描述，以使得本領域內的普通技術人員可實施本發明。
本領域內的普通技術人員將會認識到，任何被設計來實現相同目的的設計可用來替換所示出的實施方案。所述各個實施方案是在向管芯提供額外的片外電容這一上下文中描述的。本領域內的普通技術人員將會理解到，基於這裡的描述，本發明的方法和裝置還可應用到許多其他應用中，這些應用中需要具有低垂直電感、可替換性和/或改善的散熱特性的電容器配置。因此，所有這些應用都落在本發明的精神和範圍之內。
本申請應覆蓋本發明的任何改裝或變體。因此，前面的詳細描述不應被看作是限制性的，並且，本領域內的普通技術人員將會很容易的認識到，可對已被描述和說明來解釋本發明的本質的細節、材料和部件與步驟的設計作出各種其他改變，而不會偏離如在所附權利要求書中表述的本發明的精神和範圍。
權利要求
1.一種集成電路封裝，包括核心層，其由剛性襯底材料形成，並具有頂表面、底表面和空穴，所述空穴被形成為通過中央區域並延伸通過所述頂表面和底表面；第一組封裝層，其形成在所述核心層的所述頂表面和所述空穴之上，所述第一組封裝層包括由一層或多層電介質材料隔開的一層或多層圖案化導電材料；形成在所述空穴內的第一導電墊，其中第一導電墊在一個或多個離散電容器和所述第一組封裝層之間提供電連接；以及形成在所述第一組封裝層的頂表面上的第二導電墊，其中所述第二導電墊在附接到所述第二導電墊的集成電路和所述第一組封裝層之間提供電連接。
2.如權利要求1所述的集成電路封裝，還包括形成在所述核心層的頂表面上的第一導電層，其中所述第一導電墊是所述第一導電層的若干部分。
3.如權利要求1所述的集成電路封裝，還包括第二組封裝層，其形成在所述核心層的底表面之下，所述第二組封裝層包括由附加的一層或多層電介質材料隔開的附加的一層或多層圖案化導電材料。
4.如權利要求1所述的集成電路封裝，其中所述核心層的厚度範圍大約在500到1000微米。
5.如權利要求1所述的集成電路封裝，還包括安裝到所述第二導電墊上並電連接到所述第二導電墊的集成電路。
6.如權利要求1所述的集成電路封裝，還包括電連接到所述第一導電墊的所述一個或多個離散電容器。
7.如權利要求1所述的集成電路封裝，還包括所述集成電路封裝的底表面上的多個連接器。
8.如權利要求1所述的集成電路封裝，其中所述一層或多層電介質材料由有機材料形成。
9.如權利要求1所述的集成電路封裝，其中所述一層或多層電介質材料由陶瓷形成。
10.一種電子系統，包括集成電路封裝，具有核心層，其由剛性襯底材料形成，並具有頂表面、底表面和空穴，所述空穴被形成為通過中央區域並延伸通過所述頂表面和底表面，第一組封裝層，其形成在所述核心層的頂表面和所述空穴之上，所述第一組封裝層包括由一層或多層電介質材料隔開的一層或多層圖案化導電材料，形成在所述空穴內的第一導電墊，其中所述第一導電墊在一個或多個離散電容器和所述第一組封裝層之間提供電連接，以及形成在所述第一組封裝層的頂表面上的第二導電墊，其中所述第二導電墊在附接到所述第二導電墊的集成電路和所述第一組封裝層之間提供電連接；電連接到所述第一導電墊的所述一個或多個離散電容器；以及附接到所述第二導電墊的所述集成電路。
11.如權利要求10所述的電子系統，其中所述一個或多個離散電容器是陶瓷電容器。
12.如權利要求10所述的電子系統，還包括所述集成電路封裝的底表面上的多個連接器。
13.如權利要求12所述的電子系統，其中所述多個連接器是導電管腳。
14.如權利要求12所述的電子系統，其中所述多個連接器是導電墊。
15.如權利要求10所述的電子系統，其中所述集成電路是微處理器。
16.如權利要求10所述的電子系統，還包括電源；以及存儲器件。
17.一種用於製造集成電路封裝的方法，該方法包括提供由剛性電介質材料形成的核心層；在所述核心層的頂表面之上形成一個或多個前側面層，其中所述一個或多個前側面層交替以導電層和非導電層，並且可將集成電路安裝到所述一個或多個前側面層的頂表面上；通過所述核心層的中央區域形成空穴，並延伸通過所述核心層的頂表面和底表面；以及在所述空穴內形成導電墊，其中所述導電墊在一個或多個離散電容器和所述一個或多個前側面層之間提供電連接。
18.如權利要求17所述的方法，還包括通過將所述一個或多個離散電容器表面安裝到所述導電墊，將所述一個或多個離散電容器附接到所述導電墊。
19.如權利要求17所述的方法，還包括在所述核心層的底表面之下形成一個或多個背側面層，其中所述一個或多個背側面層交替以導電層和非導電層，所述空穴延伸通過所述一個或多個背側面層，並且可將導電連接器附接到所述一個或多個背側面層的底表面。
20.如權利要求19所述的方法，還包括將導電管腳附接到所述一個或多個背側面層的底表面，其中所述導電管腳是所述導電連接器。
21.如權利要求17所述的方法，其中核心層由有機材料形成，並且，形成所述一個或多個前側面層的步驟包括使用包括光刻、材料沉積、鍍膜和鑽孔的積層技術。
22.如權利要求21所述的方法，其中形成所述空穴的步驟包括使用掩膜和蝕刻工藝。
23.如權利要求17所述的方法，其中核心層由陶瓷形成，並且，形成所述一個或多個前側面層包括預形成和堆疊陶瓷層和非導電層。
24.如權利要求23所述的方法，其中形成所述空穴包括預形成在其中央區域具有開孔的所述核心層。
全文摘要
電子封裝(例如集成電路封裝)包括在封裝的背側面上的空穴(410，圖4)，所述背側面是到下一級互連件的連接器(408，圖4)位於其上的同一側面。所述空穴內有觸點(412，圖4)，其使得一個或多個離散電容器(402，圖4)可被電連接到該封裝。所述封裝在所述電容器和安裝在封裝前側面上的集成電路之間提供了具有非常低的垂直電感的路徑。
文檔編號H01L25/16GK1685509SQ03822564
公開日2005年10月19日 申請日期2003年7月24日 優先權日2002年7月31日
發明者戴維·費加羅, 克裡斯·鮑德溫, 李元良 申請人:英特爾公司