150kW短波發射機電控系統的製作方法
2023-10-11 05:46:54 1
150kW短波發射機電控系統的製作方法
【專利摘要】本實用新型是有關於一種150kW短波發射機電控系統，其包括FPGA邏輯控制主板，繼電器驅動板，燈絲電壓取樣板，電平比較器板，水導比較器板，按鍵輸入及顯示板，其中FPGA控制主板的FPGA邏輯內部結構包含：ARM與FPGA通信模塊、冷卻控制模板、調壓器控制模塊、偏壓、高前、高末加電斷電控制模塊。本實用新型具有數據存儲、遠程控制、故障診斷等網絡化、智能化功能。
【專利說明】
150kW短波發射機電控系統
技術領域
[0001]本實用新型涉及一種短波發射機領域的電控系統，特別是涉及一種150kW短波發射機電控系統。其是利用FPGA控制主板，而成為一種相當具有實用性及進步性的新設計，適於產業界廣泛推廣應用。
【背景技術】
[0002]在現有習知的150kW短波廣播發射機出廠時的電控系統裝置的電控邏輯設計是採用繼電器邏輯的控制方式，用小型靈敏繼電器的接點組合成邏輯功能。當所要求的邏輯條件滿足時，輸出接點信號去控制相應接觸器接通。這種採用繼電器邏輯的控制方式，現場調試周期長、設備可靠性差、故障頻繁並且難於查找，維護檢修困難，無法升級優化。隨著技術的發展，FPGA現場可編程門陣列具有可編程、並行處理、運行速度快，1管腳豐富、編程簡易、模塊化開發的特點，因此作為本實用新型的邏輯控制單元。結合ARM嵌入式系統，使本產品具備了數據存儲、遠程控制、故障診斷等網絡化、智能化功能。
【發明內容】
[0003]本實用新型的目的在於，克服現有的短波發射機現場調試周期長、設備可靠性差、故障頻繁並且難於查找，維護檢修困難，無法升級優化的缺陷，而提供一種新型結構的150kW短波發射機電控系統，所要解決的技術問題是使其具備自動控制、遠程管理、故障診斷功能，從而更加適於實用。
[0004]本實用新型的目的及解決其技術問題是採用以下的技術方案來實現的。依據本實用新型提出的:一種150kW短波發射機電控系統，其包括FPGA邏輯控制主板，繼電器驅動板，燈絲電壓取樣板，電平比較器板，水導比較器板，按鍵輸入及顯示板；
[0005]其中電平比較器板輸入端一部分與本系統輸入接口連接，另一部分與燈絲採樣板的輸出端連接;輸出端與FPGA控制主板的光耦隔離輸入電路連接；
[0006]水導比較器板輸入端與本系統輸入接口連接，輸出端與FPGA控制主板的光耦隔離輸入電路連接；
[0007]燈絲電壓採樣板輸入端與變壓器連接，輸出端與電平比較器板輸入端連接；
[0008]FPGA控制主板的光耦輸出電路部分與繼電器驅動板連接，部分與按鍵輸入及顯示板連接；
[0009]繼電器驅動板與本系統輸出接口連接；
[0010]其中FPGA控制主板的FPGA邏輯內部結構模塊包含:ARM與FPGA通信模塊、冷卻控制模板、調壓器控制模塊、加電斷電控制模塊，其中ARM與FPGA通信模塊採集冷卻控制模塊、調壓器控制模塊、加電斷電控制模塊的信號送至ARM嵌入式系統。
[0011]前述的一種150kW短波發射機電控系統，其中所述的FPGA控制主板包括光耦隔離輸入電路、ARM嵌入式板、光耦隔離輸出電路以及分別與之相連接的FPGA邏輯控制電路。
[0012]前述的一種150kW短波發射機電控系統，其中所述的FPGA邏輯控制電路的內部模塊包括冷卻控制模塊、調壓器控制模塊、加電斷電控制模塊的輸入端與光耦隔離輸入電路連接，輸出端與光親隔尚輸出電路連接。
[OO13]前述的一種150kW短波發射機電控系統，其中所述的光親隔離輸入電路為56路。[00?4]前述的一種150kW短波發射機電控系統，其中所述的光親隔尚輸出電路為64路。
[0015]本實用新型的優點在於:可編程、並行處理、運行速度快，1管腳豐富、編程簡易、模塊化開發的特點，結合ARM嵌入式系統，使本實用新型具備了數據存儲、遠程控制、故障診斷等網絡化、智能化功能。
【附圖說明】
[0016]圖1是本實用新型150kW短波發射機電控系統結構圖。
[0017]圖2是本實用新型FPGA光耦輸入隔離及電平轉換電路圖。
[0018]圖3是本實用新型FPGA光耦輸出隔離及電平轉換電路圖
[0019]圖4是本實用新型光耦隔離輸入、光耦隔離輸出與FPGA的連接電路圖。
[0020]圖5是本實用新型冷卻控制模塊圖。
[0021 ]圖6是本實用新型調壓器控制模塊圖。
[0022]圖7是本實用新型升燈絲控制流程圖。
[0023]圖8是本實用新型加電斷電控制模塊。
[0024]圖9是本實用新型繼電器輸出電路圖。
[0025]圖10是本實用新型按鍵輸入及顯示面板圖。
[0026]圖11是本實用新型電平比較輸入電路與FPGA連接圖。
【具體實施方式】
[0027]為更進一步闡述本實用新型為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本實用新型提出的(名稱)其【具體實施方式】、結構、特徵及其功效，詳細說明如後。
[0028]圖1為150kW短波發射機電控系統結構圖，其包括ARM嵌入式核心板，FPGA控制主板，繼電器驅動板，燈絲電壓取樣板，電平比較板，水導板，前面板按鍵輸入及顯示板。
[0029]其中FPGA控制主板的FPGA邏輯內部結構模塊包含:ARM與FPGA通信模塊、冷卻控制模板、調壓器控制模塊、加電斷電控制模塊，其中ARM與FPGA通信模塊採集冷卻控制模塊、調壓器控制模塊、加電斷電控制模塊的信號送至ARM嵌入式系統。
[0030]ARM嵌入式核心板作為電控系統的智能化單元，通過總線與FPGA邏輯控制晶片通信，讀取FPGA邏輯控制晶片上傳的開關量數據，將電控系統運行過程中的所有開關量秒數據及操作日誌存到資料庫中，日誌還包括故障報警記錄，故障診斷記錄。通過網絡接口與發射機自動化控制系統網絡連接，向FPGA下發遠程通信埠過來的控制命令，對發射機進行開關機控制。
[0031]FPGA控制主板包含於光耦隔離輸入電路、ARM嵌入式板、光耦隔離輸出電路分別連接的FPGA邏輯內部結構模塊。
[0032]根據FPGA的供電及驅動能力的特點，發射機的一些現場開關控制信號、模擬量檢測信號電平並不符合FPGA的要求，所以在使用FPGA進行電路設計時需要將這些信號轉換為適合FPGA的電平要求，這裡採用光耦進行電平轉換；同時，通過光耦還可以使FPGA和發射機的現場信號隔離，當輸入輸出信號或負載出現過電壓、過電流時可以保護FPGA不受損害。
[0033](I)光耦隔離輸入電路
[0034 ]燈絲電壓米樣板的輸出端與電平比較器板的輸出端分別與光親隔離輸入電路連接。光親隔尚輸入電路為56路。
[0035]如圖2所不，Ul為TLP521光電親合器，內部基本結構是一個發光二極體和一個光敏三極體，當發光二極體導通發光時，使得光敏三極體導通，否則光敏三極體截止，從而實現輸入輸出兩端邏輯特性相同，電路工作原理如下:
[0036]Rl為限流電阻，R2為輸出端上拉電阻，SI是板上輸入端的跳線插座，平時為開路，Dl為發光二極體，用於指示邏輯狀態。
[0037]當輸入端為低電平時，光藕內部發光二極體導通發光，發光二極體Dl導通發光，並且光藕內部的發光二極體使得光敏三極體導通，使得送入FPGA的輸出端和地短路，將邏輯O送入FPGA;輸入端為高電平或處於懸空狀態，光藕內部的發光二極體截止、發光二極體Dl截止不亮，光藕內部的光敏三極體截止，由於R2上拉電阻的存在，此時將邏輯「I」送入FPGA。
[0038]此電路可看出，Dl指示的邏輯狀態為:Dl發光時為O，D1滅時為I。
[0039]FPGA輸入隔離及電平轉換電路
[0040]SI跳線插座用於邏輯測試，當輸入端懸空時，SI上插上短路塊，則將邏輯「O」送入FPGA，反之將邏輯「I」送入FPGA，因此當本裝置現場安裝前，可通過SI進行邏輯功能的測試，按發射機的開關機順序，先後將所需信號對應的SI跳線插座短路，使信號O輸入到FPGA中，經內部邏輯功能模塊處理後輸出信號到輸出端，實現發射機的開關機等一系列操作。在本裝置安裝使用後，如出現信號故障，先將相應信號的SI短接，查看LED燈是否點亮，如LED燈亮，且邏輯測試正常，則說明光耦未損壞，此時再去掉SI的短接，查看此信號的LED燈是否點亮，如未點亮，可判斷出是信號接入端有故障，需現場人員檢查。如短接SI，相應的LED未亮，需檢查電路中的LED燈是否損壞，光耦的輸入端是否損壞。
[0041]通過電路可看出，輸入端和輸出端的邏輯特性相同，只是電平不同，從而實現了電平轉換，對FPGA也起到了保護作用。
[0042](2)光耦隔離輸出電路
[0043]光耦隔離輸出電路部分與繼電器驅動板連接，部分與按鍵輸入及顯示板連接。光親隔咼輸出電路為6 4路。
[0044]如圖3所示，Rl為限流電阻，R2為上拉電阻，Dl為發光二極體，Ul為TLP521光電耦合器。當FPGA輸出為邏輯「O」時，光藕內部發光二極體導通發光，發光二極體Dl導通發光，並且光藕內部的發光二極體使得光敏三極體導通，輸出端與地短路；當FPGA輸出為邏輯I時，光藕內部發光二極體截止，發光二極體Dl截止，輸出端懸空。
[0045]FPGA輸出隔離及電平轉換電路
[0046]在此處，輸出端為集電極開路形式，輸出為電流量，輸出的電流強度取決於負載大小，並且在電路板上，也可以通過更改電路方便的串入限流電阻，以適應各種負載的大小；若接入虛線所示的電阻，則變成上拉形式，輸出為電壓量。
[0047](3)光耦隔離輸入、光耦隔離輸出電路與FPGA的連接電路
[0048]FPGA邏輯內部結構模塊輸入端與光耦隔離輸入電路的輸出端連接，FPGA邏輯內部結構模塊輸出端與光親隔離輸出電路的輸入端連接。
[0049]FPGA邏輯控制電路根據檢測輸入的開關信號，如風接點、水接點、調壓器零位接點、空氣開關接點等作為邏輯控制的條件，當這些接點接通時，如圖4所示，LEDl等亮，光耦El導通，FPGA輸入低電平，作為邏輯電路設計的一個條件參與邏輯電路的設計。設計好的FPGA輸出控制邏輯信號時，不直接去驅動負載，而是通過光耦進行電平轉換輸出，當FPGA輸出低電平時，LED2燈亮，光耦E2輸出低電平去控制驅動電流要求不大的負載。
[0050]FGPA內部邏輯模塊包括冷卻控制模塊，調壓器控制模塊，電控制模塊，FPGA與ARM通信模塊。其中:冷卻控制模塊，調壓器控制模塊，電控制模塊分別與FPGA與ARM通信模塊電性連接。
[0051](D冷卻控制模塊:
[0052]如圖5所示，當系統具備允許開機、無斷相保護、調壓器在零位時，按動面板上的「開機」鍵才能啟動「開冷卻」；啟動冷卻系統後，若條件具備即滿足風正常、水正常，按「關機」鍵，則關冷卻；允許關機(YCGJ)與風水不正常(FSBZC)信號進行或運算即有一個信號為I則為I，進入「調壓器控制模塊」作為邏輯控制中的一個條件。
[0053](2)調壓器控制模塊
[0054]請參照圖6和圖7，啟動冷卻系統後，若條件具備即滿足風正常、水正常後，則接通燈絲斷路器將「燈絲斷路器合」信號送至FPGA，FPGA 「調壓器控制模塊」控制燈絲供電調壓器開始升壓，為了最大限度地降低燈絲加熱對電子管的損害，在升壓或降壓的過程中，將升降動作中暫停調壓兩次，每次約I分鐘時間。燈絲相電壓經燈絲電壓採樣板進入電平比較板，與比較板設置的燈絲電壓基準80V，140V，290V 375V，385V進行比較，獲得燈絲調壓器輸出範圍送到FPGA的「調壓器控制模塊」，其他的輸入信號:調壓器上限位、手動調壓、手動降壓、允許關機、高前正常、手動升壓、快速燈絲、開機、關機、調壓器零位、燈絲斷路器合、開燈絲等信號進入「調壓器控制模塊」，經處理後向繼電器驅動板送出「啟動調壓器升」、「啟動調壓器降」、「調壓剎車」等控制信號，控制燈絲調壓器輸出的升降。「調壓器控制模塊」的調壓過程如下:開機至冷卻系統正常後，比較板輸出「調壓暫停信號80V」為I信號(燈絲調壓器輸出〈80V)到FPGA，經「調壓器控制模塊」處理後向繼電器驅動板送出「啟動調壓器升」控制信號，燈絲調壓器輸出從OV開始升至80V後，「調壓器控制模塊」向繼電器驅動板送出「黑燈絲轉正常供電」並延時I分鐘；比較板輸出「調壓暫停信號80V」為0，「調壓暫停信號140V」為I信號(80V〈燈絲調壓器輸出〈140V)到FPGA，「調壓器控制模塊」向繼電器驅動板送出「啟動調壓器升」控制信號，到燈絲調壓器輸出升至140V，送給繼電器驅動板「調壓剎車」信號，暫停I分鐘；比較板輸出「調壓暫停信號140V」為0，「調壓暫停信號290V」為I信號(〈140V燈絲調壓器輸出〈290V)到FPGA，「調壓器控制模塊」向繼電器驅動板送出「啟動調壓器升」控制信號，至燈絲調壓器輸出升至290V時，可認為進入燈絲正常供電下限，同時開始燈絲預熱延時計時，經9分鐘後發出「預熱完成」信號到控制面板指示，可以通過「快速燈絲」按鈕提前結束。當燈絲調壓器輸出在375V及385V之間時，燈絲電壓進入穩壓電壓範圍，「調壓器控制模塊」具有燈絲自動穩壓功能，當燈絲調壓器輸出低於375V下限值時，將自動升壓，升到大於375V後停止升壓並在0.5秒後送給繼電器驅動板「調壓剎車」信號，使調壓器快速停止升壓動作。當燈絲調壓器輸出大於385V，將自動降壓，降到低於385V後停止降壓，並在0.5秒後向繼電器驅動板送出「調壓剎車」信號。
[0055](3)加電斷電控制模塊
[0056]如圖8所示開燈絲後，調壓器升壓至燈絲電壓正常值(290V)時，輸出「開偏壓」繼電器而接通偏壓合斷路器。燈絲電壓繼續升壓至進入穩壓範圍之後，處於9分鐘的燈絲預熱延時期，「預熱完成」與「門開關」、「機保開關」、「天線開關」、「高前斷路器合」等其它條件都是「允許合高前」的邏輯條件。
[0057]在「允許合高前」條件滿足後，按下「合高前」按鈕，「加電斷電控制模塊」向繼電器驅動板送出「合高前一檔」控制信號，繼電器吸合接通高前一檔接觸器。隨後送出「合高前二檔」控制信號，繼電器吸合接通高前二檔接觸器。
[0058]在高前6KV電壓正常後，具備「允許合高壓」條件，按下「合高壓」按鈕，「加電斷電控制模塊」送出「合高壓一檔」控制信號，繼電器吸合接通高壓一檔接觸器。隨後送出「合高壓二檔」控制信號，繼電器吸合接通高壓二檔接觸器和高簾一檔接觸器。等待「細調完成」後，「加電斷電控制模塊」自動合「高簾二檔」繼電器和接觸器。
[0059]至此全機按順序開機直至供電正常，發射機便進入自動(或手動)調諧階段。「調諧完成」後即可投入正常播音工作。
[0060]關機斷電過程與上述過程相反，在按從「斷高簾」、「斷高壓」、「斷高前」的關機順序進行，當「調壓器」降至零位時，啟動延時斷冷卻供電計時器，約7分鐘後自動切斷冷卻供電，關機過程結束。
[0061 ]水導比較器板輸入端和輸入接口連接，輸出端和FPGA控制主板連接。
[0062]水導比較器板用來檢測末級電子管冷卻水的純淨度，水越純，導電性能差，水阻高，反之，水有雜質，導電性能好，水阻低。通過測量水阻大小，來間接測量水的純淨度，如水導板電路圖所示，220V交流電整流成40V的直流電壓加到水阻與固定值電阻R2上，水阻與電阻分壓，當水阻值較大，電阻R2兩端分得的電壓就小，經運放放大後輸出端電壓值就小，當水阻值較小，電阻R2兩端分得的電壓就大，經運放放大後輸出端電壓值就大。運放輸出端進入到下一級比較器的正端，比較器的負端是一個比較基準電平，比較器正端與負端進行比較後得到水導正常信號。比較器負端的基準電平通過+12V電壓通過固定阻值電阻R9與電位器RlO分壓得到，調整電位器RlO阻值得到不同的比較基準電平。當水阻值大，比較器的正端輸入電平小於比較基準電平，則水導正常信號為高電平;水阻值小，比較器正端輸入電平大於比較基準電平，則水導信號為低電平。水導正常信號輸出到FPGA控制主板，最後進入FPGA邏輯控制單元進行處理。
[0063 ] FPGA控制主板的光耦輸出端部分與繼電器驅動板連接。
[0064]FPGA輸出控制信號經過光耦輸出，光耦的帶載能力有限，在一些.負載電流較大的場合，如電控箱中的交流接觸器線包，FPGA輸出控制信號通過控制+12V繼電器接點輸出電路來控制交流接觸器動作。
[0065]如圖9所示，當FPGA的輸出為「O」時，光電耦合器的集開門吸收電流接通負載；當FPGA的輸出為「I」時，光電耦合器的集開門截止電流通路斷開負載。
[0066]繼電器Kl的線包作為光耦輸出端的負載，當光耦導通後，繼電器吸合，LED2燈亮，繼電器節點帶動交流接觸器220V的線包，使接觸電器吸合，接觸器節點控制更大的高壓空氣開關，如尚BU、尚末、簾棚■等真空開關。
[0067]FPGA控制主板的光耦輸出端部分與按鍵輸入及顯示板連接。
[0068]如圖10所示，按鍵輸入及顯示面板的指示燈真實反映了發射機電控系統的加電過程，最左列的指示信號條件不具備，就無法進入下一列信號的控制過程，例如最左列的「允許開機」及「調壓器零位」信號指示不亮，則無法進行開機；當「允許開機」及「調壓零位」信號指示燈亮時，按下「開機」按鈕，則進入開機過程。在發射機試機時，使用前面板的按鍵，可以人工對發射機進行加電。按下面板上的「手動自動」按鍵，能夠將本系統切換至遠程控制，通過ARM嵌入式板將FPGA邏輯控制主板的信號上傳至發射機單機自動化，並由發射機單機自動化下發控制命令(開機、關機、合尚如、斷尚BU、合尚壓、斷尚壓、封鎖尚頻)，控制本系統的開關機流程。當面板的撥段開關撥至檢修時，本系統處於維修狀態，並將此狀態上傳至發射機單機自動化，不能進行遠程操作。當本系統處於自動狀態，操作人員在前面板上按下任意按鍵，系統自動切換至手動狀態，斷開遠程控制。
[0069]在設計控制邏輯電路時，發射機模擬量信號的取樣數值各不相同，如電子管各極的電壓取樣，過流值的取樣。通過比較器電路，各模擬量和事先設定的相應模擬量標準電壓比較，比較器輸出高低電平信號送至FPGA作為邏輯控制電路設計的一個條件參與邏輯電路設計。
[0070]電平比較器板一端和本系統輸入接口連接，另一端和FPGA控制主板光耦隔離輸入電路連接。
[0071]如圖11所示，當輸入電平低於預定的比較值時，比較器的輸出為高；當輸入電平超過預定的比較值時，比較器的輸出變低。不同電平的比較值是可以通過各自的電位器進行設定。
[0072]以上所述，僅是本實用新型的較佳實施例而已，並非對本實用新型作任何形式上的限制，雖然本實用新型已以較佳實施例揭露如上，然而並非用以限定本實用新型，任何熟悉本專業的技術人員，在不脫離本實用新型技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本實用新型技術方案的內容，依據本實用新型的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本實用新型技術方案的範圍內。
【主權項】
1.一種150kW短波發射機電控系統，其特徵在於:包括FPGA邏輯控制主板，繼電器驅動板，燈絲電壓取樣板，電平比較器板，水導比較器板，按鍵輸入及顯示板； 其中電平比較器板輸入端一部分與本系統輸入接口連接，另一部分與燈絲採樣板的輸出端連接;輸出端與FPGA控制主板的光耦隔離輸入電路連接； 水導比較器板輸入端與本系統輸入接口連接，輸出端與FPGA控制主板的光耦隔離輸入電路連接； 燈絲電壓採樣板輸入端與變壓器連接，輸出端與電平比較器板輸入端連接； FPGA控制主板的光耦輸出電路部分與繼電器驅動板連接，部分與按鍵輸入及顯示板連接； 繼電器驅動板與本系統輸出接口連接； 其中FPGA控制主板的FPGA邏輯內部結構模塊包含:ARM與FPGA通信模塊、冷卻控制模板、調壓器控制模塊、加電斷電控制模塊，其中ARM與FPGA通信模塊採集冷卻控制模塊、調壓器控制模塊、加電斷電控制模塊的信號送至ARM嵌入式系統。2.根據權利要求1所述的一種150kW短波發射機電控系統，其特徵在於其中所述的FPGA控制主板包括光耦隔離輸入電路、ARM嵌入式板、光耦隔離輸出電路以及FPGA邏輯內部結構模塊，其中光耦隔離輸入電路輸出端與FPGA邏輯內部結構模塊相連，FPGA邏輯內部結構模塊輸出端與光親隔尚輸出電路連接。3.根據權利要求2所述的一種150kW短波發射機電控系統，其特徵在於:其中所述的FPGA邏輯控制電路的內部結構模塊包括冷卻控制模塊、調壓器控制模塊、加電斷電控制模塊、ARM與FPGA通信模塊，其中，冷卻控制模塊、調壓器控制模塊、加電斷電控制模塊三者的輸入端與光耦隔離輸入電路連接，三者的輸出端與光耦隔離輸出電路連接，還和ARM與FPGA通信模塊連接。4.根據權利要求1所述的一種150kW短波發射機電控系統，其特徵在於，其中所述的光耦隔離輸入電路為56路。5.根據權利要求1所述的一種150kW短波發射機電控系統，其特徵在於，其中所述的光親隔咼輸出電路為6 4路。
【文檔編號】G05B19/042GK205691989SQ201620563406
【公開日】2016年11月16日
【申請日】2016年6月12日 公開號201620563406.5, CN 201620563406, CN 205691989 U, CN 205691989U, CN-U-205691989, CN201620563406, CN201620563406.5, CN205691989 U, CN205691989U
【發明人】林大橋
【申請人】林大橋