防止銅擴散的電介質/金屬阻擋體集成的製作方法

2023-10-09 23:37:34

技術領域

本發明的方面總體上涉及在半導體器件中使用的互連件結構(interconnect structure)和用於形成此類結構的方法。

背景技術：

近數十年來，集成電路上的部件的特徵尺寸已不斷減小。隨著特徵尺寸減小，計算機已變得更加強大且對於消費者而言較不昂貴。為了此降低的趨勢繼續，環繞互連件的電介質阻擋體的厚度也必須減小。互連件連接集成電路上的不同部件。較薄的電介質阻擋體與較低的電介質阻擋體的介電常數以及較低的環繞此互連件的電容(下文中的「線間(interline)電容」)相關聯。常規的互連件由銅製成，選擇銅是因為與其他金屬相比，銅是高度導電的。然而，銅擴散進入常規的電介質阻擋體，最終造器件故障。遺憾地，銅的擴散率隨著電介質阻擋體的厚度減小而變得放大。

因此，本領域中需要的是一種改進的互連件結構和用於形成此類結構的方法。

技術實現要素：

本發明的實施例涉及一種互連件結構和製造所述互連件結構的方法。所述方法包括將基板定位在真空處理腔室中。所述基板具有暴露的銅表面和暴露的低k電介質表面。金屬層沉積在所述銅表面上方。例如，所述金屬層可選擇性地沉積在所述銅表面上方。所述金屬層可包括鈷化合物。基於金屬的電介質層沉積在所述金屬層上方且在所述電介質表面的至少一部分上方。所述基於金屬的電介質層可包括鋁化合物。

所述互連件結構包括低k電介質層。所述低k電介質層具有溝槽，所述溝槽於所述低k電介質層中經圖案化而成。銅層至少部分地填充所述溝槽。金屬層形成在所述銅層上方且包括鈷化合物。基於金屬的電介質層形成在所述金屬層和所述低k電介質層上方。所述基於金屬的電介質層可包括鋁化合物。

附圖說明

為了詳細地理解本發明的上述特徵的方式，可通過參考實施例(實施例中的一些在附圖中示出)得出以上簡要概括的本發明的更具體的描述。然而應注意，所附附圖僅描繪此發明的典型實施例，並且因此不應視為限制本發明的範圍，因為本發明可允許其他等效實施例。

圖1是用於形成互連件結構的工藝的流程圖；以及

圖2A至圖2G描繪圖1的工藝的不同階段處的互連件結構。

為了促進理解，已在可能的情況下使用相同的元件標號指定附圖所共有的相同元件。構想到，一個實施例的元件和特徵可有益地併入其他實施例而無需進一步的記敘。

具體實施方式

雖然前述內容涉及本發明的實施例，可設計本發明的其他和進一步的實施例而不背離本發明的基本範圍，並且本發明的範圍由所附權利要求書確定。

如在本文中所用，真空處理系統包括工具，在此工具內，可在不破壞真空的情況下(即不將基板暴露於周圍環境的情況下)在兩個或更多個真空處理腔室中處理基板。代表性的真空處理系統是群集工具。如在本文中所用，真空處理腔室包括蝕刻腔室、清潔腔室、或沉積腔室。沉積腔室可例如是化學氣相沉積反應器(CVD)、原子層沉積反應器(ALD)、物理氣相沉積反應器(PVD)、或適合於沉積電介質層(諸如低k電介質層)、金屬層、和/或金屬氧化物、金屬氮化物、或金屬氮氧化物層的其他腔室。如在本文所用，低k電介質材料是介電常數低於二氧化矽的介電常數(或低於4.0)的材料，且包括碳摻雜的氧化矽和其他適合的材料，例如可購自位於美國加利福尼亞州聖克拉拉市的應用材料公司的BLACK低k電介質。如在本文所用，「鈷化合物」包括金屬鈷以及包含鈷與一種其他元素的化合物，諸如，例如磷化鈷鎢、氮化鈷鎢、或磷氮化鈷鎢。如在本文所用，「鋁化合物」包括含有鋁與至少一種其他元素的化合物，諸如，例如氧化鋁、氮化鋁、和氮氧化鋁。如在本文所用，「銅」包括金屬銅和銅的合金。術語「前體」用於指參與反應以從表面移除或沉積材料的任何工藝氣體。

通過在銅層上方順序地形成金屬層和基於金屬的的電介質層，可製造薄的集成電介質阻擋體，所述薄的集成電介質阻擋體具有降低的線間電容和對銅的低擴散率。金屬層可沉積在互連件結構的暴露的銅表面上，而不是在互連件結構的暴露的電介質表面上。金屬層可以是鈷或對銅有良好附著力的其他金屬。通過良好地附著到銅，金屬層對電遷移有抗性且輔助防止銅擴散。基於金屬的電介質層可包括由鋁化合物(諸如氧化鋁、氮化鋁、和/或氮氧化鋁)。基於金屬的電介質層提供器件整體性，防止銅擴散，且充當電介質阻擋體。包括金屬層和基於金屬的電介質層的集成結構的對於銅擴散率的抗性是驚人的，所述金屬層包括鈷化合物；所述基於金屬的電介質層包括鋁化合物。此集成結構的對銅擴散的抗性基本上高於組合的金屬層與基於金屬的電介質層的對擴散的抗性之和。

圖1是工藝流程圖，概述了用於形成具有多個層的互連件結構的工藝100。圖2A至圖2G是互連件結構在工藝100的不同階段的剖面視圖。在框102，在真空處理腔室中(諸如，在真空處理系統的真空處理腔室中)將電介質層210形成在基板200上。基板200提供表面，多個器件可形成在所述表面上，利用形成在這些器件上方的互連件結構來選擇性地連接這些器件。如此，基板可以是半導體材料(諸如矽、鍺、或化合物半導體)、電介質材料(諸如玻璃、陶瓷、或塑料)、或導電材料(諸如鋁或另外的金屬)。電介質層210可沉積達約至約的厚度。電介質層210可包括低k電介質材料。

在框104，溝槽212形成在電介質層210中。例如，可通過在電介質層210上圖案化光阻層並且使用適合的蝕刻工藝來形成溝槽212。溝槽212可延伸至基板210(如圖2B所示)或可終止在不到基板210的位置。溝槽212具有側壁211和底面213。側壁211可垂直於基板210(如圖所示)或可以傾斜。

在任選的框106並且如圖2C所示，襯裡層214形成在溝槽212的側壁211和底面213上。襯裡層214可充當阻擋層。襯裡層214可保形地(conformally)形成在側壁211和底面213上。襯裡層214可沉積達例如約至約的厚度。襯裡層214可例如為鉭、氮化鉭、鈷、釕、或其他適合的材料。

在框108，銅層216形成在襯裡層214上。銅層216至少部分地填充溝槽212。銅層216可僅部分地填充溝槽212、可完整地填充溝槽212、或且可完整地填充溝槽212且覆蓋電介質層210的一部分(如圖2D所示)。可通過電鍍或其他適合的技術來沉積銅層216。

在任選的框110並且如圖2E所示，移除銅層216和襯裡層214的多個部分以暴露電介質層210的表面、襯裡層214的表面和銅層216的表面。可使用化學機械研磨來移除銅層216、襯裡層214和電介質層210的那些部分。框110之後，電介質層210、襯裡層214以及銅層216的上表面可基本上共面。

在任選的框112，可預清潔銅層216。預清潔工藝從銅表面移除汙染物，諸如氧化銅。可通過將基板200暴露於還原劑來化學地還原氧化銅。在熱工藝或等離子體工藝期間，預清潔工藝可將基板200暴露於還原劑。還原劑可具有液態、氣態、等離子體態、或前述態的組合。可在預清潔工藝期間使用的還原劑包括例如氫(例如H2或原子H)、氨(NH3)以及氫與氨的混合物(H2/NH3)。

在框114，金屬層218形成在銅層216的暴露的表面上。金屬層218可沉積成使得電介質層210無金屬或基本上無金屬，如圖2F中所示。在框112與框114之間，可在不破壞真空的情況下執行框114。通過防止基板暴露於真空處理系統外的周圍環境，可完全或基本上無氧化地形成銅層216。金屬層218可包括鈷化合物或金屬鋁。鈷化合物可以是，例如鈷(Co)、磷化鈷鎢(CoWP)、氮化鈷鎢(CoWN)、磷氮化鈷鎢(CoWPN)、或前述各項的混合物。金屬層218可具有範圍從至約(例如從約至約諸如約)的厚度。

可使用ALD、CVD、PVD、旋塗技術、或其他適合的技術來沉積金屬層218。ALD可用於一些實施例，在這些實施例中，通過使基板暴露於與銅層216起反應而不與電介質層210起反應的前體，金屬層218沉積在銅層216上而不是在電介質層210上。在金屬層218包括鈷的實施例中，可將含鈷前體引入真空處理腔室中。在金屬層218包括鈷與鎢的實施例中，可將含鈷前體與含鎢前體引入真空處理腔室中。氮和/或磷可通過在處理期間將含氮和/或磷的摻雜劑引入真空處理腔室而被引入金屬層218。

使用CVD或ALD沉積工藝的代表性處理條件包括以下。溫度可以在約50℃與約300℃之間，諸如在約100℃與約200℃之間。真空處理腔室的壓力可維持在約100毫託與約5託之間，諸如在約1託與約2託之間。含鈷前體與任何含鎢前體任何摻雜劑的流速範圍可從約50sccm至約5000sccm，諸如在約500sccm與約2500sccm之間。

適合的含鈷前體包括鈷前體，諸如：甲基環戊二烯基鈷雙(羰基)(MeCpCo(CO)2)、乙基環戊二烯基鈷雙(羰基)(EtCpCo(CO)2)、二鈷八(羰基)(Co2(CO)8)以及亞硝醯基鈷三(羰基)((ON)Co(CO)3)。適合的含鈷前體還包括鈷羰基化合物或複合物，諸如環戊二烯基鈷雙(羰基)(CpCo(CO)2)、三羰基烯丙基鈷((CO)3Co(CH2CH═CH2))、二鈷六羰基丁基乙炔(CCTBA，(CO)6Co2(HC≡CtBu))、二鈷六羰基甲基丁基乙炔((CO)6Co2(MeC≡CtBu))以及二鈷六羰基苯基乙炔((CO)6Co2(HC≡CPh))。適合的含鈷前體還包括鈷脒鹽(amidinate)或鈷醯胺基複合物，諸如雙(二(丁基二甲基矽烷基)醯胺基)鈷(((BuMe2Si)2N)2Co)、雙(二(乙基二甲基矽烷基)醯胺基)鈷(((EtMe2Si)2N)2Co)、雙(二(丙基二甲基矽烷基)醯胺基)鈷(((PrMe2Si)2N)2Co)以及雙(二(三甲基矽烷基)醯胺基)鈷(((Me3Si)2N)2Co)。

適合的含鎢前體包括W(CO)6。適合的含鎢前體還包括鎢滷化物(WX6，其中X是滷素)。適合的氮摻雜劑包括NF3、NH3、N2、N2H4。適合的磷摻雜劑包括例如PH3。

在框116，基於金屬的電介質層220形成在電介質層210和金屬層218的頂部上。基於金屬的電介質層220可形成在電介質層210的暴露表面的至少一部分上，諸如在電介質層210的整個暴露表面上(如圖2G所示)。基於金屬的電介質層220可具有約至約的厚度，諸如約至約在框114與框116之間，可在不破壞真空的情況下執行框116。通過防止基板200暴露於真空處理系統外的周圍環境，可完全或基本上無氧化地形成金屬層218。例如，如果破壞真空，則鈷金屬層218的表面5至可能是CoO。如果不破壞真空，則鈷金屬層218的表面5至可以是純鈷。

基於金屬的電介質層220可包括氧化鋁、氮化鋁、氮氧化鋁、或前述各項的混合物。基於金屬的電介質層220可使用PVD來沉積。代表性的PVD處理條件包括以下。靶材可以為氧化鋁、氮化鋁、氮氧化鋁、或前述各項的混合物。溫度可以在約100℃與約400℃之間，諸如在約150℃與約350℃之間，例如200℃。壓力可以在約3毫託與約400毫託之間，諸如在約50毫託與100毫託之間，諸如70毫託。可使用氬運載等離子體，且源功率可以在約500瓦與約3000瓦之間，諸如在約1000瓦與約2000瓦之間，諸如約1500瓦。

在任選的框118，如果在基板200上要求附加的互連件，則可將第二電介質層210』(未示出)形成在基於金屬的電介質層220的頂部上，且可重複框102、104、106、108、110、112、114以及116的工藝。在一個實施例中，第二電介質層210』直接形成在基於金屬的電介質層220上方。通過重複此工藝任何期望的次數，可提供任何數目的互連件。

示例

為了將鈷金屬層218沉積在銅層216的暴露的表面上，在類似ALD的工藝中，可順序地將甲基環戊二烯基鈷雙(羰基)(MeCpCo(CO)2)與NH3引入真空處理腔室中。可將甲基環戊二烯基鈷雙(羰基)連同氬運載氣體一起以200sccm的流速引入真空處理腔室中，同時處理腔室維持在1.5託。隨後此腔室可被排空且用氬淨化。隨後可將氨連同氬運載氣體一起以300sccm引導，同時真空處理腔室維持在120毫託。在引入甲基環戊二烯基鈷雙(羰基)與氨兩者期間，處理腔室可維持在150℃。

為了使用PVD工藝將氮化鋁的基於金屬的電介質層220沉積在金屬層218和電介質層210上，基板可定位在真空處理腔室內，所述真空處理腔室維持在5毫託和200℃。可使用鋁金屬靶材，且可由1000瓦源功率的源功率生成N2/Ar等離子體。

前述實施例具有許多優點，包括所公開的電介質阻擋體的實施例具有減少的線間電容、比常規技術低的銅擴散率；並且可比常規技術更薄。例如，在20nm工藝節點(N20)，與常規的電介質阻擋體相比，本文公開的電介質阻擋體已證實在線間電容上降低了大約5％。本文公開的實施例證實有約160pF的線間電容，然而常規技術證實有約152pF的線間電容。線間電容中的這種劇烈降低是令人驚訝的，因為先前嘗試降低線間電容只努力使線間電容降低2％而已。此外，本文公開的電介質阻擋體比常規阻擋體更薄，同時證實有低的銅擴散率。本文公開的實施例可基本上防止總體或更小的厚度處的銅擴散。例如，當在銅基板的頂部上形成包括鈷化合物的金屬層與氮化鋁層時，銅擴散的激活能與電介質阻擋體的擊穿電壓基本上相同。此外，線對線洩漏也與具有的厚度的常規SiN阻擋體相當。前述優點是說明性的而非限制性的。本發明的所有實施例沒必要具有本發明的所有優點或實現本發明的所有目的。

雖然前述內容涉及本發明的實施例，但可設計本發明的其他和進一步的實施例而不背離本發明的基本範圍，且本發明的範圍由所附權利要求書確定。