製作應變矽互補金屬氧化物半導體電晶體的方法

2023-10-06 03:17:14

專利名稱：製作應變矽互補金屬氧化物半導體電晶體的方法
技術領域：
本發明涉及一種製作應變矽互補金屬氧化物半導體電晶體的方法。
背景技術：
隨著半導體製造技術越來越精密，集成電路也發生重大的變革，使得計 算機的運算性能和存儲容量突飛猛進，並帶動周邊產業迅速發展。而半導體產業也如同摩爾定律所預測的，以每18個月增加一倍電晶體數目在集成電 路上的速度發展著，同時半導體工藝也已經從1999年的0.18微米、2001年 的0.13微米、2003年的90納米(0.09微米)，進入到2005年65納米(0.065微米工藝)。而隨著半導體工藝進入深亞微米時代，在半導體工藝中如何利用高應力 薄膜來提升金屬氧化物半導體(MOS)電晶體的驅動電流(drive current)已逐漸 成為一熱門課題。目前利用高應力薄膜來提升金屬氧化物半導體電晶體的驅 動電流可概分為兩方面其一是應用在鎳化矽等金屬矽化物形成前的多晶矽 應力層(poly stressor);另一方面則是應用在鎳化矽等金屬矽化物形成後的接 觸洞蝕刻4f止層(contact etch stop layer, CESL)。請參照圖1至圖6，圖1至圖6為現有技術製作雙接觸洞蝕刻停止層於 應變矽互補金屬氧化物半導體電晶體的示意圖。如圖l所示，首先提供一個 以淺溝隔離(shallow trench isolation, STI)106區隔出NMOS電晶體區102以 及PMOS電晶體區104的半導體基底100，且各NMOS電晶體區102及PMOS 電晶體區104上各具有柵極結構。其中，NMOS柵極結構包含NMOS柵極 108以及設於NMOS柵極108與半導體基底100之間的柵極介電層114, PMOS柵極結構則包含PMOS柵極110以及設置於各柵極與半導體基底100 之間的柵極介電層114。接著於NMOS柵極108與PMOS柵極110的側壁表 面分別形成由矽氧層與氮化矽層所構成的襯墊層112。然後進行離子注入工藝，以於NMOS柵極108與PMOS柵極IIO周圍 的半導體基底100中各形成源極/漏極區域116與117。緊接著進行快速升溫退火工藝，利用900至1050。C的高溫來活化源極/漏極區域116與117內的 摻雜質，並同時修補在各離子注入工藝中受損的半導體基底IOO表面的晶格 結構，以於NMOS電晶體區102形成NMOS電晶體132以及於PMOS晶體 管區104形成PMOS電晶體134。此外，亦可^f見產品需求及功能性考量，另 於源極/漏極區域116、 117與各柵極108、 110之間分別形成輕摻雜漏極 (LDD)118與119。接著於半導體基底IOO表面濺鍍金屬層(圖未示)，例如鎳金屬層，然後 進行快速升溫退火(rapid thermal anneal, RTA)工藝，使金屬層與NMOS柵極 108、 PMOS柵極110以及源極/漏極區域116與117接觸的部分反應成矽化 金屬層115,完成自行對準金屬矽化物工藝(salicide)。在去除未反應的金屬層之後，接著進行等離子體增強化學氣相沉積 (PECVD)工藝，以於NMOS電晶體區102與PMOS電晶體區104的矽化金 屬層115表面形成高張應力薄膜(high tensile stress film)120。然後如圖2所示， 進行光刻膠塗布、膝光以及顯影工藝，以形成圖案化光刻膠層122並覆蓋整 個NMOS電晶體區102。如圖3所示，接著進行蝕刻工藝，利用圖案化光刻膠層122當作掩模來 去除PMOS電晶體區104上的高張應力薄膜120,以形成高張應力薄膜120 於NMOS電晶體132表面。然後移除覆蓋於NMOS電晶體區102的圖案化 光刻膠層122。如圖4所示，接著進行另 一等離子體增強化學氣相沉積工藝，以於NMOS 電晶體區102與PMOS電晶體區104上形成高壓應力薄膜(high compressive stress film)124。其中，高壓應力薄膜124於NMOS電晶體區102覆蓋於高 張應力薄膜120表面而在PMOS電晶體區104則直接覆蓋於PMOS電晶體 134上。然後如圖5所示，進行光刻膠塗布、膝光以及顯影工藝，以形成圖案化 光刻膠層126並覆蓋整個PMOS電晶體區104。接著進行蝕刻工藝，利用圖 案化光刻膠層126當作掩模來去除NMOS電晶體區102的高壓應力薄膜124。 隨後再去除覆蓋於PMOS電晶體區104的圖案化光刻膠層126,以形成高壓 應力薄膜124於PMOS電晶體134表面以及高張應力薄膜120於NMOS晶 體管132表面。如圖6所示，接著覆蓋層間介電層(inter-layer dielectric, ILD)128於高張應力薄膜120與高壓應力薄膜124表面。然後利用圖案化光刻膠層(圖未示) 作為蝕刻掩模，將高張應力薄膜120與高壓應力薄膜124作為接觸洞蝕刻停 止層，並進行各向異性蝕刻工藝，以於層間介電層128中形成多個接觸洞 130,作為與其他元件連接的橋梁。值得注意的是，現有技術在製作雙接觸洞蝕刻停止層時，通常先形成圖 案化光刻膠層於有源區域上，然後進行蝕刻工藝，利用該圖案化光刻膠層當 作掩模來直接去除位於另一有源區域的應力層，如圖2至圖3所示。此方式 雖可快速去除覆蓋於電晶體上的應力層，但在大部分的情況下容易過度侵蝕 位於應力層下的矽化金屬層，進而影響後續製作接觸洞時與其他元件連接的 良率。除此之外，現有技術在利用圖案化光刻膠層來蝕刻覆蓋於NMOS晶體 管表面的高張應力薄膜與覆蓋於PMOS電晶體表面的高壓應力薄膜時不容 易精準定義兩個應力層之間的區域，因此容易發生重疊的現象，如圖5所示。 以45納米工藝為例，如果高張應力薄膜與高壓應力薄膜堆迭的寬度小於30 納米，在後續剝除光刻膠(strip)或進行溼式清洗時，便會發生脫落(peeling) 的問題。然而，如高張應力薄膜與高壓應力薄膜堆迭的寬度大於30納米， 雖可避免脫落的問題，但在進行後續工藝，例如去除圖案化光刻膠層、形成 層間介電層或進行化學機械研磨時，則容易產生斷裂的現象並造成元件毀損 (defect)。發明內容因此本發明的主要目的提供種製作應變矽互補金屬氧化物半導體晶體 管的方法，來解決上述現有技術的問題。根據本發明的權利要求，揭露一種製作應變矽互補金屬氧化物半導體晶 體管的方法。首先，提供半導體基底，該半導體基底具有第一有源區域用以 製備第一電晶體、至少一第二有源區域用以製備第二電晶體、以及絕緣結構 設於該第 一有源區域與該第二有源區域之間。然後形成至少第 一柵極結構於 該第 一有源區域上與至少 一第二柵極結構於該第二有源區域上以及形成該 第 一 電晶體的源極與漏極區域與該第二電晶體的源極與漏極區域。接著依序 形成第一蝕刻停止層、第一應力層以及第二蝕刻停止層於該第一電晶體、該 第二電晶體及該絕緣結構表面。然後形成第一圖案化光刻膠層於該第一有源區域的該第二蝕刻停止層上，並進行第一蝕刻工藝，去除該第二有源區域的 該第二蝕刻停止層與部分該第一應力層。隨後移除該第一圖案化光刻膠層，並進行第二蝕刻工藝，利用該第 一有源區域的該第二蝕刻停止層當作掩模去 除該第二有源區域剩餘的該第 一應力層及部分該第 一蝕刻停止層。進一步地，在第二有源區第一蝕刻停止層上形成第二應力層，其中第一應力層與第 二應力層之間具有間隙，以完成該應變矽互補金屬氧化物半導體電晶體。本發明另揭露一種應變矽互補金屬氧化物半導體電晶體，其包含有半導 體基底，該半導體基底具有第一有源區域用以製備第一電晶體、第二有源區 域用以製備第二電晶體、以及絕緣結構設於該第一有源區域與該第二有源區域之間；第一電晶體，設於該第一有源區域上方；第二電晶體，設於該第二 有源區域上方；第一蝕刻停止層，設於該第一電晶體與該第二電晶體上；第 一應力層，設於該第一電晶體上；第二蝕刻停止層，設於該第一電晶體上並 覆蓋該第一應力層；第二應力層，設於該第二電晶體上；以及第三蝕刻停止 層，設於該第二電晶體上並覆蓋該第二應力層，其中第一應力層與第二應力 層之間具有一間隙(gap)。本發明先依序形成第 一蝕刻停止層、應力層以及第二蝕刻停止層於第一 電晶體與第二電晶體上，然後覆蓋圖案化光刻膠層於第一電晶體上，並利用 該圖案化光刻膠層來去除第二電晶體上方的第二蝕刻停止層與部分應力層。 接著移除該圖案化光刻膠層，然後利用該第 一電晶體上的第二蝕刻停止層當 作掩模來去除第二電晶體上剩餘的應力層。換句話說，相較於現有技術僅利用圖案化光刻膠層來一次去除另一電晶體上的應力層，本發明揭露一種兩段 式的蝕刻方法，並藉由此方法來控制蝕刻工藝的強度(magnitude),以改善現 有技術採用單一蝕刻步驟時因無法控制蝕刻工藝的力量而容易過度侵蝕基 底表面的矽化金屬層的問題。此外，本發明另於製作雙接觸洞蝕刻停止層後段工藝時去除高張應力薄 膜與高壓應力薄膜連接的部分區域，使高張應力薄膜與高壓應力薄膜之間形 成距離，進而改善現有技術覆蓋應力層時容易因應力層的堆迭而造成脫落與 元件毀損的問題。


圖1、圖2、圖3、圖4、圖5和圖6為現有技術製作雙接觸洞蝕刻停止層於應變矽互補金屬氧化物半導體電晶體的示意圖。圖7、圖8、圖9、圖10、圖11、圖12和圖13為本發明製作雙接觸洞 蝕刻停止層於應變矽互補金屬氧化物半導體電晶體的示意圖。圖14為本發明另一實施例製作雙接觸洞蝕刻停止層於應變矽互補金屬 氧化物半導體電晶體的示意圖。附圖標記說明100半導體基底102NMOS電晶體區104PMOS電晶體區106淺溝隔離108畫OS柵極110PMOS柵極112襯墊層114柵極介電層115矽化金屬層116源極/漏極區域117源極/漏極區域118輕摻雜漏極119輕摻雜漏極120高張應力薄膜122圖案化光刻膠層124高壓應力薄膜126圖案化光刻膠層128層間介電層130接觸洞132NMOS電晶體134PMOS電晶體200半導體基底202NMOS電晶體區204PMOS電晶體區206淺溝隔離208NMOS柵極210PMOS柵極212襯墊層214柵極介電層215矽化金屬層216源極/漏極區域217源極/漏極區域218輕摻雜漏極219輕摻雜漏極224第一蝕刻停止層226高張應力薄膜228第二蝕刻停止層230圖案化光刻膠層232NMOS電晶體234PMOS電晶體236高壓應力薄膜238第三蝕刻停止層240圖案化光刻膠層242層間介電層244接觸洞246開口具體實施方式
請參照圖7至圖13,圖7至圖13為本發明製作雙接觸洞蝕刻停止層於 應變矽互補金屬氧化物半導體電晶體的示意圖。如圖7所示，首先提供一個 以淺溝隔離(shallow trench isolation, STI)206區隔出NMOS電晶體區202以 及PMOS電晶體區204的半導體基底200，且各NMOS電晶體區202及PMOS 電晶體區204上各具有柵極結構。其中，NMOS柵極結構包含NMOS柵極 208以及設於NMOS柵極208與半導體基底200之間的柵極介電層214, PMOS柵極結構則包含PMOS柵極210以及設置於各柵極與半導體基底200 之間的柵極介電層214。接著於NMOS柵極208與PMOS柵極210的側壁 表面分別形成由矽氧層與氮化矽層所構成的村墊層212 。然後進行離子注入工藝，以於NMOS柵極208與PMOS柵極210周圍 的半導體基底200中各形成源極/漏極區域216與217。緊接著進行快速升溫 退火工藝，利用900至1050。C的高溫來活化源極/漏極區域216與217內的 摻雜質，並同時修補在各離子注入工藝中受損的半導體基底200表面的晶格 結構，以於NMOS電晶體區202形成NMOS電晶體232以及於PMOS晶體 管區204形成PMOS電晶體234。此外，亦可視產品需求及功能性考量，另 於源極/漏極區域216、 217與各柵極208、 210之間分別形成輕摻雜漏極 (LDD)218與219。接著於半導體基底200表面濺鍍金屬層(圖未示)，例如鎳金屬層，然後 進行快速升溫退火(RTA)工藝，使金屬層與NMOS柵極208、 PMOS柵極210 以及源極/漏極區域216與217接觸的部分反應成矽化金屬層215，完成自行 對準金屬矽化物工藝(salicide)。在去除未反應的金屬層之後，接著覆蓋第一蝕刻停止層224於NMOS 電晶體232、 PMOS電晶體234及淺溝隔離206表面，然後進行等離子體增 強化學氣相沉積(PECVD)工藝，以於第 一蝕刻停止層224表面形成一高張應 力薄膜226。緊接著形成第二蝕刻停止層228於高張應力薄膜226上，以完 成一個三層結構。其中，第一蝕刻停止層224與第二蝕刻停止層228可為氧 化矽所構成，而高張應力薄膜226則為氮化矽所構成。然後如圖8所示，進行光刻膠塗布、曝光以及顯影工藝，以形成圖案化 光刻膠層230並覆蓋整個NMOS電晶體區202。接著進行蝕刻工藝，利用圖 案化光刻膠層230當作掩模來去除覆蓋於PMOS電晶體區204的第二蝕刻停 止層228與部分高張應力薄膜226。如圖9所示，隨後去除圖案化光刻月交層230，並利用NMOS電晶體區 202的第二蝕刻停止層228當作掩模來去除PMOS電晶體區204剩餘的高張 應力薄膜226及部分第一蝕刻停止層224。根據本發明的優選實施例，本發 明可於進行蝕刻工藝時通入氟曱烷(CH3F)作為控制媒介(contro1 agent),使蝕 刻工藝容易停止於第 一蝕刻停止層224上。如圖10所示，接著進行另一等離子體增強化學氣相沉積工藝，以於 NMOS電晶體區202與PMOS電晶體區204上形成高壓應力薄膜236。其中， 高壓應力薄膜236於NMOS電晶體區202覆蓋於第二蝕刻停止層228表面， 而在PMOS電晶體區204則直接覆蓋於第一蝕刻停止層224上。緊接著再形 成第三蝕刻停止層238於高壓應力薄膜236表面。然後如圖11所示，進行光刻膠塗布、曝光以及顯影工藝，以形成圖案 化光刻膠層240並覆蓋整個PMOS電晶體區204。接著進行蝕刻工藝，利用 圖案化光刻膠層240當作掩模來去除覆蓋於NMOS電晶體區202的第三蝕 刻停止層238與部分高壓應力薄膜236。如圖12所示，隨後去除圖案化光刻膠層240，並進行蝕刻工藝，利用 PMOS電晶體區204的第三蝕刻停止層238當作掩模來去除NMOS電晶體 區202剩餘的高壓應力薄膜236及NMOS電晶體區202與PMOS電晶體區 204交界處的高壓應力薄膜236,以於NMOS電晶體區202的高張應力薄膜 226與PMOS電晶體區204的高壓應力薄膜236之間形成開口 246。其中開 口 246的兩側邊會因為經過單次或二次蝕刻程序而有不同的傾斜度，在本實 施例中特別是緊鄰PMOS電晶體204的側邊會呈現斜面(單次蝕刻)。如同先 前所述，本發明可於進行蝕刻工藝時通入氟甲烷(CH3F)當作控制媒介，使蝕 刻工藝容易停止於第一蝕刻停止層224上。舉例來說，本發明可於進行蝕刻 工藝時通入氟甲烷，然後去除高張應力薄膜226與高壓應力薄膜236之間部 分的第一蝕刻停止層224來留下約20埃厚度的第一蝕刻停止層224,並藉由 殘留的第一蝕刻停止層224來保護PMOS電晶體區204的半導體基底200 表面的矽化金屬層215。如圖13所示，接著覆蓋層間介電層242於NMOS電晶體區202的第二 蝕刻停止層228與PMOS電晶體區204的第三蝕刻停止層238表面。然後利 用圖案化光刻膠層(困未示)作為蝕刻掩模並進行各向異性蝕刻工藝，去除部 分層間介電層242、第二蝕刻停止層228、第三蝕刻停止層238、高張應力薄膜226高壓應力薄膜236及第 一蝕刻停止層224，以於層間介電層242中形 成多個接觸洞244，作為與其他元件連接的橋梁。此外，根據本發明的另一實施例，本發明又可於NMOS電晶體區形成 三層結構後另於PMOS電晶體區的PMOS電晶體上直接覆蓋高壓應力薄膜 以形成雙層結構。舉例來說，本發明可於NMOS電晶體232上形成由第一 蝕刻停止層224、高張應力薄膜226以及第二蝕刻停止層228所構成的三層 結構後直接覆蓋高壓應力薄膜236於NMOS電晶體區202的第二蝕刻停止 層228與PMOS電晶體區204的第一蝕刻停止層224上。然後進行蝕刻工藝， 去除NMOS電晶體區202與PMOS電晶體區204交界處的高壓應力薄膜236， 以於NMOS電晶體區202的高張應力薄膜226與PMOS電晶體區204的高 壓應力薄膜236之間形成開口 246，且開口 246暴露出第一蝕刻停止層224 的表面，如圖14所示。此做法即完成本發明的另一實施例，亦即在NMOS 電晶體232上形成由第一蝕刻停止層224、高張應力薄膜226以及第二蝕刻 停止層228所構成的三層結構，然後在PMOS電晶體234上則形成由第一蝕 刻停止層224及高壓應力薄膜236所構成的雙層結構。隨後可再於NMOS 電晶體232及PMOS電晶體234上形成層間介電層與多個接觸洞，在此不另 加贅述。值得注意的是，覆蓋於PMOS電晶體區204的第一蝕刻停止層224 有時會在製作過程中會被去除，而在此情況下本發明可直接覆蓋高壓應力薄 膜236於PMOS電晶體234表面來形成單層結構，此皆屬本發明所涵蓋的範 圍。綜上所述，相較於現有技術製作應變矽互補金屬氧化物半導體電晶體的 方法，本發明先依序形成第一蝕刻停止層、應力層以及第二蝕刻停止層於第 一電晶體與第二電晶體上，然後覆蓋圖案化光刻膠層於第一電晶體上，並利 用該圖案化光刻膠層來去除第二電晶體上方的第二蝕刻停止層與部分應力 層。接著移除該圖案化光刻膠層，然後利用該第一電晶體上的第二蝕刻停止 層當作掩模來去除第二電晶體上剩餘的應力層。換句話說，相較於現有技術 僅利用圖案化光刻膠層來一次去除另一電晶體上的應力層，本發明揭露一種 兩段式的蝕刻方法，並藉由此方法來控制蝕刻工藝的強度(magnitude)，以改 善現有技術採用單一蝕刻步驟時因無法控制蝕刻工藝的力量而容易過度侵 蝕基底表面的矽化金屬層的問題。另外，本發明中的另一特徵，如先前的優選實施例所述，最佳形成應力層的順序為先形成應力層於NMOS電晶體區，然後再形成於PMOS電晶體 區。由於覆蓋在NMOS電晶體上的矽化金屬層(NiSi)容易在光刻膠層去除時 被氧化，因此需先行形成該應力層以保護該矽化金屬層區域。此外，本發明中的其他優選實施例還包含有PMOS單邊的單層結構(只 有應力層)與NMOS的三層結構。基於上述理由，由於NMOS必須先形成該 三層結構以保護住矽化金屬層區域，接著形成的PMOS可依照習用的方法形 成應力層，並與NMOS的應力層之間保持開口間隙即可。此外，本發明另於製作雙接觸洞蝕刻停止層後段工藝時去除高張應力薄 膜與高壓應力薄膜連接的部分區域，使高張應力薄膜與高壓應力薄膜之間形 成一距離，進而改善現有技術覆蓋應力層時容易因應力層的堆迭而造成脫落 與元件毀損的問題。以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的等同變 化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1. 一種製作應變矽互補金屬氧化物半導體電晶體的方法，該方法包含有下列步驟提供半導體基底，該半導體基底具有用以製備第一電晶體的第一有源區域、至少一個用以製備第二電晶體的第二有源區域、以及絕緣結構設於該第一有源區域與該第二有源區域之間；分別形成該第一電晶體的源極與漏極區域與該第二電晶體的源極與漏極區域；依序形成第一蝕刻停止層、第一應力層及第二蝕刻停止層，並覆蓋於該第一電晶體、該第二電晶體及該絕緣結構；形成第一圖案化光刻膠層於該第一有源區域的該第二蝕刻停止層上；進行第一蝕刻工藝，去除該第二有源區域的該第二蝕刻停止層與部分該第一應力層；移除該第一圖案化光刻膠層；以及進行第二蝕刻工藝，利用該第一有源區域的該第二蝕刻停止層當作掩模去除該第二有源區域剩餘的該第一應力層。
2. 如權利要求l所述的方法，其中該第一電晶體包含N型金屬氧化物 半導體電晶體，且該第二電晶體包含P型金屬氧化物半導體電晶體。
3. 如權利要求l所述的方法，其中該第一應力層為高張應力薄膜。
4. 如權利要求1所述的方法，其中該方法另包含利用氟曱烷來控制該 第二蝕刻工藝的強度。
5. 如權利要求1所述的方法，其中該方法於形成該第一電晶體的該源 極與漏極區域與該第二電晶體的該源極與漏極區域後另包含覆蓋金屬層於該第 一 電晶體與該第二電晶體表面； 進行快速升溫退火工藝，以於該第一電晶體與該第二電晶體上形成矽化 金屬層；以及去除未反應的該金屬層。
6. 如權利要求5所述的方法，其中該方法於進行該第二蝕刻工藝後另 包含形成第二應力層，並覆蓋於該第 一有源區域的該第二蝕刻停止層及該第二有源區域的該第二電晶體的第 一蝕刻停止層上； 形成第三蝕刻停止層於該第二應力層表面；形成第二圖案化光刻膠層於該第二有源區域的該第三蝕刻停止層上； 進行第三蝕刻工藝，去除該第 一有源區域的該第三蝕刻停止層與部分該 第二應力層；移除該第二圖案化光刻膠層；以及進行第四蝕刻工藝，利用該第二有源區域的該第三蝕刻停止層當作掩模 去除該第 一有源區域剩餘的該第二應力層及第 一有源區域與第二有源區域 交界處的第二應力層，使該第二應力層與該第一應力層之間具有一距離。
7. 如權利要求6所述的方法，其中該方法另包含利用氟曱烷來控制該 第四蝕刻工藝的強度。
8. 如權利要求6所述的方法，其中該第二應力層為高壓應力薄膜。
9. 如權利要求6所述的方法，其中該方法於進行該第四蝕刻工藝時另 包含去除部分覆蓋於第二有源區域的第一蝕刻停止層直至該第一蝕刻停止 層剩約20埃。
10. 如權利要求6所述的方法，其中該方法於進行該第四蝕刻工藝後另 包含覆蓋介電層於該第二蝕刻停止層與該第三蝕刻停止層表面；以及 進行蝕刻工藝，去除部分該介電層、該第二蝕刻停止層、該第三蝕刻停 止層、該第一應力層、該第二應力層及該第一蝕刻停止層，以於該介電層中形成多個接觸洞。
11. 如權利要求5所述的方法，其中該方法於進行該第二蝕刻工藝後另 包含形成第二應力層於該第 一有源區域的該第二蝕刻停止層及該第二有源 區域的該第二電晶體的第一蝕刻停止層上；以及進行第三蝕刻工藝，去除該第 一有源區域的該第二應力層及該第 一有源 區域與該第二有源區域交界處的第二應力層，使該第二應力層與該第一應力 層之間具有一距離。
12. —種應變矽互補金屬氧化物半導體電晶體，包含有 半導體基底，該半導體基底具有用以製備電晶體的第一有源區域、至少一用以製備電晶體的第二有源區域、以及絕緣結構設於該第 一有源區域與該第二有源區域之間；第一電晶體，設於該第一有源區域上方； 第二電晶體，設於該第二有源區域上方；第一蝕刻停止層，設於該第一電晶體與該第二電晶體上； 第一應力層，設於該第一電晶體上；第二蝕刻停止層，設於該第一電晶體上並覆蓋該第一應力層；以及 第二應力層，設於該第二電晶體上，該第二應力層與該第一應力層之間具有一距離。
13. 如權利要求12所述的應變矽互補金屬氧化物半導體電晶體，其進 一步包含有第三蝕刻停止層，設於該第二電晶體上並覆蓋該第二應力層。
14. 如權利要求13所述的應變矽互補金屬氧化物半導體電晶體，其中 該第一電晶體包含N型金屬氧化物半導體電晶體，且該第二電晶體包含P 型金屬氧化物半導體電晶體。
15. 如權利要求12所述的應變矽互補金屬氧化物半導體電晶體，其中 該應變矽互補金屬氧化物半導體電晶體另包含矽化金屬層設於該第一晶體 管與該第二電晶體上。
16. 如權利要求15所述的應變矽互補金屬氧化物半導體電晶體，其中 該應變矽互補金屬氧化物半導體電晶體另包含介電層設於該第二蝕刻停止 層及該第三蝕刻停止層表面。
17. 如權利要求16所述的應變矽互補金屬氧化物半導體電晶體，其中 該應變矽互補金屬氧化物半導體電晶體另包含多個接觸洞設於該介電層中 並連接該矽化金屬層。
18. 如權利要求12所述的應變矽互補金屬氧化物半導體電晶體，其中 該第一應力層為高張應力薄膜。
19. 如權利要求12所述的應變矽互補金屬氧化物半導體電晶體，其中 該第二應力層為高壓應力薄膜。
全文摘要
本發明揭示了一種製作應變矽互補金屬氧化物半導體電晶體的方法。首先，提供半導體基底，該半導體基底具有第一有源區域用以製備第一電晶體以及至少一第二有源區域用以製備第二電晶體。接著依序形成第一蝕刻停止層、應力層以及第二蝕刻停止層的三層結構於該第一電晶體、該第二電晶體及該絕緣結構表面。然後形成第一圖案化光刻膠層於該第一有源區域上，並進行第一蝕刻工藝，去除該第二有源區域的該第二蝕刻停止層與部分該應力層。隨後移除該第一圖案化光刻膠層，並進行第二蝕刻工藝，利用該第一有源區域的該第二蝕刻停止層當作掩模去除該第二有源區域剩餘的該應力層。
文檔編號H01L21/70GK101256982SQ200710005880
公開日2008年9月3日 申請日期2007年2月28日 優先權日2007年2月28日
發明者周珮玉, 廖俊雄, 鄒世芳 申請人:聯華電子股份有限公司