復位電路的製作方法
2023-09-24 13:18:00 3
專利名稱：復位電路的製作方法
技術領域：
本發明涉及在電源電壓的供給開始時產生提供給電子電路等的復位信號的復位電路。
背景技術：
作為現有的這種技術，例如，有在專利文獻1中公布的技術。以下，使用圖2說明現有的復位電路。
現有的復位電路，由下述部件構成通過串聯配置在電源端子1、接地端子4之間的2個電阻2及3，線性分割電源電壓VDD，輸出在該分割點的電壓A的信號的電源分割電路10；輸出參考電壓B的信號的參考電壓電路6；對電源分割電路10的輸出電壓A與參考電壓電路6的參考電壓B進行相互比較的比較電路5；以及輸出端子8。
在這裡，由於電源分割電路10的輸出電壓A是電阻分割電源電壓VDD後的電壓，如圖3(a)所示，在電源供給開始時，與電源電壓VDD成比例地變化。另一方面，參考電壓電路6的參考電壓B，在電源供給開始時，在電源電壓VDD達到大於等於恆定值以後，儘管電源電壓VDD變化，但參考電壓B是恆定的。而且，基於在比較電路5的比較結果，一般地，在輸出電壓(分割電壓)A小於等於參考電壓B時，電源電壓VDD視為規定電壓V0以下，並如圖3(b)所示，通過輸出端子8輸出復位信號(輸出為「L」)，另一方面，當輸出電壓A大於等於參考電壓B時，電源電壓VDD視為規定電壓V0以上，並從輸出端子8輸出復位解除信號(輸出為「H」)。
也就是說，在電源供給開始時，輸出電壓A的波形與參考電壓B的波形，在電源電壓VDD採取規定電壓V0的值的位置上相互交叉形成交點，夾持該交點，切換來自該復位電路的輸出C的邏輯電平。
特開2002-228690號公報參考電壓電路6一般是與電源的上升沿同時輸出參考電壓B的信號，但是為了輸出穩定的恆定的參考電壓B的信號，從電源供給開始的時刻需要由參考電壓電路6的電路結構(一般情況下是利用時間常數較長的電容器)規定的恆定時間。
因此，在電源電壓VDD迅速上升時，電源分割電路10的輸出電壓A經常超過參考電壓B上升，如圖4(a)所示，在輸出電壓A的波形與參考電壓B的波形之間沒有形成交點，因此，如圖4(b)所示，存在下述缺欠來自比較電路5的輸出C(＝輸出電壓A-參考電壓B)從電源供給開始的時刻變為正的輸出，並不從輸出端子8輸出復位信號。
雖然上述專利文獻1也提出了應對該缺點的解決辦法，但按照參考電壓電路6的電路結構和電源電壓的上升條件等，存在不能解決上述缺點的情況。
此外，通過噪聲等，在超過規定電壓V0並穩定下來的電源電壓VDD瞬間降低到規定電壓V0以下的情況下，也存在復位電路輸出復位信號，使電子電路誤工作而復位的情況。
發明內容
本發明是考慮了以上各點而進行的，其目的在於提供一種能夠保證電源供給開始時的復位信號的輸出的復位電路、以及能夠防止基於電源電壓穩定以後的噪聲的誤復位的復位電路。
本發明第1方面的復位電路的特徵在於，具有在電源電壓的供給開始時，直到電源電壓成為充分的值之前指示復位，然後，輸出指示復位解除的信號的復位電路本體；以及在上述電源電壓的供給開始時，輸出使上述復位電路本體的輸出信號中的復位解除的指示開始僅僅延遲一個與假定電源電壓迅速上升的情況相對應的時間的信號、並設置在上述復位電路本體的後級上的延遲電路。
本發明第2方面的復位電路的特徵在於，具有在電源電壓的供給開始時，直到電源電壓成為充分的值為止指示復位，然後，輸出指示復位解除的信號的復位電路本體；以及在上述電源電壓上升以後，在上述復位電路本體的輸出信號瞬間成為指示復位的信號時，除去該瞬間的信號變化，並設置在上述復位電路的後級上的瞬間復位指示除去電路。
本發明第3方面的復位電路的特徵在於，具有在電源電壓的供給開始時，直到電源電壓成為充分的值為止指示復位，然後，輸出指示復位解除的信號的復位電路本體；在上述電源電壓的供給開始時，輸出使上述復位電路本體的輸出信號中的復位解除的指示開始僅僅延遲一個與假定電源電壓迅速上升的情況相對應的時間、並設置在上述復位電路本體的後級上的延遲電路；在上述電源電壓上升以後，上述復位電路本體的輸出信號在瞬間成為指示復位的信號時，除去該瞬間的信號變化，並設置在上述復位電路本體的後級上的瞬間復位指示除去電路；以及在上述電源電壓的供給開始時，將來自上述延遲電路的輸出信號作為來自該復位電路的輸出，在上述電源電壓上升以後，將來自上述瞬間復位指示除去電路的輸出信號作為來自該復位電路的輸出的選擇電路。
按照本發明的第1及第3方面，能夠提供可保證電源供給開始時的復位信號的輸出的復位電路。
此外，按照本發明的第2及第3方面，能夠提供可防止基於電源電壓穩定以後的噪聲的誤復位的復位電路。
圖1是表示第1實施方式的復位電路的整體結構的方框圖。
圖2是表示現有的復位電路的整體結構的方框圖。
圖3是圖2的復位電路的各部分的時序圖(1)。
圖4是圖2的復位電路的各部分的時序圖(2)。
圖5是表示第1實施方式的上升沿延遲電路的內部結構的方框圖。
圖6是第1實施方式的上升沿延遲電路的各部分的時序圖。
圖7是第1實施方式的復位電路的各部分的時序圖。
圖8是表示第2實施方式的復位電路的整體結構的方框圖。
圖9是表示第2實施方式的下降沿延遲電路的內部結構的方框圖。
圖10是第2實施方式的下降沿延遲電路的各部分的時序圖。
圖11是第2實施方式的復位電路的各部分的時序圖。
圖12是表示第3實施方式的復位電路的整體結構的方框圖。
圖13是表示第3實施方式的選擇電路的內部結構的方框圖。
圖14是第3實施方式的選擇電路的各部分的時序圖。
具體實施例方式
(A)第1實施方式以下，參照附圖詳細說明本發明的復位電路的第1實施方式。
(A-1)第1實施方式的結構圖1是表示第1實施方式的復位電路的方框圖。在與上述圖2所示的現有復位電路相同、對應的部分上標註同一符號來表示。
在圖1中，第1實施方式的復位電路，除了由與現有相同的電源分割電路10、參考電壓電路6及比較電路5構成的復位電路本體之外，還具有上升沿延遲電路7。上升沿延遲電路7向輸出端子8輸出信號D，該信號D使來自比較電路5的輸出信號C的上升沿發生延遲。
上升沿延遲電路7，例如，具有圖5所示的詳細結構。在圖5中，上升沿延遲電路7由5個倒相器21、23、25、26、28、2個電容器22、24和2輸入NAND門27構成。
4個倒相器21、23、25及26級聯連接，從輸入端子20輸入的來自比較電路5的輸出信號C(在圖5中用E表示)被輸入到初級的倒相器21。在倒相器21及23的連接點與電源端子之間連接了電容器22。此外，在倒相器23及25的連接點與接地端子之間連接有電容器23。在2輸入NAND門27上，輸入倒相器26的輸出H和從輸入端子20輸入的來自比較電路5的輸出信號C。NAND門27的輸出端子與倒相器28的輸入端子連接，來自倒相器28的輸出I施加給該上升沿延遲電路7的輸出端子29。
(A-2)第1實施方式的工作接著，參照圖6及圖7的時序圖，詳細說明第1實施方式的復位電路的工作。
在該第1實施方式的復位電路中，電源分割電路10、參考電壓電路6及比較電路5的工作與現有的復位電路(圖2)的情況相同(參照圖3及圖4)。
在第1實施方式的復位電路中，比較電路5的輸出信號C不是原樣地成為復位信號，而是將通過上升沿延遲電路7使該輸出信號C的上升沿發生了延遲後的信號D作為復位信號(「L」)輸出。即，當電源上升時，上升沿延遲電路7在恆定的延遲時間之間輸出「L」，然後，按照輸入信號C輸出信號D。
圖7的時序圖是與在現有的復位電路中產生課題的電源電壓VDD迅速上升的情形相對應的時序圖。在電源電壓VDD迅速上升時，即使在電源分割電路10的輸出電壓A上升並超過參考電壓B時，通過上升沿延遲電路7，也在恆定的延遲時間(圖7的t1～t2)的期間，從該復位電路輸出「L」電平的信號(即，復位信號)，然後，從該復位電路輸出「H」電平的信號D(即，復位解除信號)。
即，保證復位信號(「L」電平的信號D)的輸出，保證電源開啟時各部分的電子電路的復位。
在圖5所示的上升沿延遲電路7中，如下所述，形成使比較電路5的輸出信號C的上升沿延遲的信號D。再有，圖6的時序圖的前半部分也是與在現有的復位電路中產生課題的電源電壓VDD迅速上升的情況相對應的時序圖。
在電源電壓VDD上升之前中，在電容器22和24上當然不充電電荷，在電源電壓VDD迅速開始上升之後，由於電容器22沒有被充電，故倒相器21的輸出點F的電位成為接近電源電壓VDD的值，此外，比較電路5的輸出電位C(輸入端子20的電位E)也成為接近接地電位(GND)的電位。其結果是，雖然倒相器21發生反相動作，但當電源電壓VDD迅速上升時，倒相器21的輸出點F的電位上升下去。
然後，當比較電路5的輸出電位C(輸入端子20的電位E)大體達到「H」的時刻，電容器22和24進行充電，此外，各倒相器21、23、25、26、28和NAND門27也正常地執行規定的工作。因此，各倒相器21、23、25、26、28和NAND門27從基於比較電路5的輸出電位C(輸入端子20的電位E)的向自身的輸入的變化，在用各元件常數確定的延遲時間後，使輸出電位發生變化。
例如，如圖6所示，倒相器21、23、26的輸出F、G、H從比較電路5的輸出電位C的上升沿開始漸漸地在延遲的時刻下降，或者上升。例如，倒相器23的輸出點G的電位使倒相器23的輸入點F的電位的下降沿延遲後上升。由於在NAND門27的一個輸入端子上，輸入比較電路5的輸出電位C(輸入端子20的電位E)，故該輸出電位C在達到「H」以後，發揮使倒相器26的輸出H反相輸出的倒相器的功能。即使在NAND門27反相工作時，也產生由元件常數確定的傳輸延遲。此外，例如，雖然倒相器28也使輸入電位反相輸出後施加給輸出端子29，但如圖6所示，在其工作時，產生由元件常數確定的傳輸延遲。
通過由以上那樣的上升沿或者下降沿的倒相器組(包含NAND門)引起的反相的延遲傳輸，最後級的倒相器28的輸出I(即，上升沿延遲電路7的輸出D)，成為使比較電路5的輸出電位C的上升沿延遲了很多的上升沿。再有，該延遲量可以通過選定倒相器的級數，從而設定在規定的量。
在這裡，設達到「H」電平後穩定下來的比較電路5的輸出電位C(輸入端子20的電位E)，由於某種原因，變化到「L」電平。圖6的後半部分表示這種情況的各部分的時序圖。
對於這種變化，倒相器21、23、26與由自己的元件常數確定的延遲時間等相對應地依次追隨。但是，由於在NAND門27的一個輸入端子上，輸入了輸入端子20的「L」的電位E(比較電路5的輸出電位C)，故NAND門27與倒相器26的輸出H沒有關係，比較電路5的輸出電位C對向「L」的下降沿，以由自己的元件常數等確定的較少的延遲時間(圖6的t3～t4)追隨輸入電位E。
即，上升沿延遲電路7，當電源上升時，在恆定的延遲時間的期間輸出「L」(復位信號)，然後，輸出按照輸入電位E的電位，但對於其後的輸入電位的下降沿，以很少的延遲時間追隨輸入電位E。
(A-3)第1實施方式的效果如上所述，按照第1實施方式的復位電路，由於在比較電路5與輸出端子8之間追加了上升沿延遲電路7，故即使在電源電壓迅速上升的情況下，也能夠實現輸出正常的復位信號的復位電路。
(B)第2實施方式接著，參照附圖詳細說明本發明的復位電路的第2實施方式。
(B-1)第2實施方式的結構圖8是表示第2實施方式的復位電路的結構的方框圖，在與第1實施方式相同、對應的部分上標註同一符號來表示。
在圖8中，第2實施方式的復位電路，除了由與第1實施方式(和現有技術)相同的電源分割電路10、參考電壓電路6及比較電路5構成的復位電路本體之外，還具有下降沿延遲電路9。下降沿延遲電路9將來自比較電路5的輸出信號C的上升沿延遲後的信號P輸出到輸出端子8。
下降沿延遲電路9，例如，具有圖9所示的詳細結構。在圖9中，下降沿延遲電路9由5個倒相器31、33、35、36、38、2個電容器32、34、以及2輸入NOR門37構成。
4個倒相器31、33、35及36級聯連接，從輸入端子30輸入的來自比較電路5的輸出信號C(在圖9中用信號J表示)輸入到初級倒相器31。在倒相器31及33的連接點與電源端子之間連接有電容器32。此外，在倒相器33及35的連接點與接地端子之間連接有電容器33。在2輸入NOR門37上輸入倒相器36的輸出M和從輸入端子30輸入的來自比較電路5的輸出信號C。NOR門37的輸出端子與倒相器38的輸入端子連接，來自倒相器38的輸出N提供給該下降沿延遲電路9的輸出端子39。
再有，由NOR門37及倒相器38構成OR電路。
(B-2)第2實施方式的工作接著，參照圖10及圖11的時序圖，詳細說明第2實施方式的復位電路的工作。
即使在該第2實施方式的復位電路中，電源分割電路10、參考電壓電路6及比較電路5的工作也與現有的復位電路(圖2)的情況相同(參照圖3及圖4)。
如圖11的前半部分所示，該第2實施方式的復位電路的下降沿延遲電路9的動作的特徵在於在比較電路5的輸出C穩定在「H」以後，即使由於噪聲等導致比較電路5的輸出C瞬間變化到「L」，在來自該復位電路的輸出P(在圖9中用N表示)上也不產生「L」。
因此，在以下部分，說明下降沿延遲電路9中的上述工作。
即使通過噪聲，電源電壓VDD瞬間(例如50ns)下降到規定電壓Vo以下，比較電路輸出C輸出「L」，在下降沿延遲電路9中也能夠消滅上述短時間的「L」期間。
在NOR門37的前級側的倒相器31、33、35、36中，追隨比較電路輸出C(向下降沿延遲電路9的輸入J)的變化進行而變化，在2輸入NOR門37的一個輸入端子上，如圖10的前半部分所示，從比較電路輸出C(向下降沿延遲電路9的輸入J)的變化時刻開始，在規定的延遲時間(t5～t6)後，輸入來自變化的倒相器36的輸出M。在該輸出M變化到「L」的期間中，比較電路輸出C(向下降沿延遲電路9的輸入J)恢復到「H」。在2輸入NOR門37的另一個輸入端子上，輸入上述比較電路輸出C(向下降沿延遲電路9的輸入J)。如上所述，用NOR門37及倒相器38構成OR電路。即使在來自倒相器36的輸出M變化到「L」的期間，由於恢復到「H」的比較電路輸出C(向下降沿延遲電路9的輸入)被輸入到NOR門37，故OR電路的輸出N成為「H」。
即，下降沿延遲電路9輸出削除了比較電路輸出C中的短時間的「L」後的輸出N。
再有，在電源電壓VDD繼續下降到規定電壓V0以下，比較電路輸出C(向下降沿延遲電路9的輸入J)，不是如上述那樣瞬間變化的「L」，而是繼續向「L」變化時，如圖10或圖11的後半部分所示，由於比較電路輸出C(向下降沿延遲電路9的輸入J)並不恢復到「H」，故從變化時刻開始經過一定時間以後，向NOR門37的2輸入都成為「L」，延遲了在下降沿延遲電路9的規定的延遲量後，輸出N(在圖11中是p)下降。
(B-3)第2實施方式的效果如上所述，按照第2實施方式的復位電路，即使通過噪聲等，電源電壓瞬間下降到規定電壓Vo以下，比較電路輸出C輸出「L」，由於不輸出復位信號，故也能夠防止頻繁發生復位導致整個系統的工作發生異常。
(C)第3實施方式接著，參照附圖詳細說明本發明的復位電路的第3實施方式。
(C-1)第3實施方式的結構圖12是表示第3實施方式的復位電路的結構的方框圖，在與第1和第2實施方式相關的圖1和圖8相同、對應的部分上標註同一符號表示。
在圖12中，第3實施方式的復位電路，除了由與電源分割電路10、參考電壓電路6及比較電路5構成的復位電路本體之外，還具有上升沿延遲電路7、下降沿延遲電路9及選擇電路40。
上升沿延遲電路7是與在第1實施方式中說明過的電路相同的電路(參照圖5)，下降沿延遲電路9是與在第2實施方式中說明過的電路相同的電路(參照圖9)，選擇電路40是將上升沿延遲電路7的輸出Q與下降沿延遲電路9的輸出R中的一者選擇為來自該復位電路的輸出信號S。
如上所述，上升沿延遲電路7是解決電源電壓VDD供給開始時的不良情況而設置的電路，下降沿延遲電路9是解決電源電壓VDD穩定以後的瞬停引起的不良情況而設置的電路，有效地發揮功能的時刻不同，選擇電路40即使選擇上升沿延遲電路7的輸出Q與下降沿延遲電路9的輸出R中的一者，也沒有問題。
圖13是選擇電路40的具體結構例的框圖。在圖13中，選擇電路40具有3個2輸入NAND門43～45、2個倒相器46、47。
在NAND門43上輸入從該選擇電路40的第1輸入端子41輸入的上升沿延遲電路7的輸出Q與倒相器46的輸出W，其輸出T被輸入到NAND門45的一個輸入端子上。在NANF門44上輸入從該選擇電路40的第2輸入端子42輸入的下降沿延遲電路9的輸出R與NAND門45的輸出V，其輸出U被輸入到NAND門45的另一個輸入端子。NAND門45的輸出V輸入到倒相器46，同時，如上所述，輸入到NAND門44。倒相器46的輸出W被輸入到倒相器47，同時，如上所述，輸入到NAND門43。倒相器47的輸出S從該選擇電路40的輸出端子48輸出。
(C-2)第3實施方式的工作接著，參照圖14的時序圖詳細說明第3實施方式的復位電路的工作。
再有，由於到上升沿延遲電路7和下降沿延遲電路9形成輸出Q、R為止的電源分割電路10、參考電壓電路6、比較電路5、上升沿延遲電路7及下降邊延遲電路9的工作，與在第1或者第2實施方式中說明的情況相同，故以下說明選擇電路40的工作。
圖14的時序圖的前半部分表示電源電壓VDD供給開始時的變化，時序圖的後半部分表示雖然也有瞬停產生，但電源電壓VDD較穩定的期間。
如上所述，在前者的情況下，為了解決電源電壓VDD迅速上升沿時的不良情況，最好選擇上升沿延遲電路7的輸出Q，在後者的情況下，最好選擇下降沿延遲電路9的輸出R，使之在電源電壓VDD的穩定期間的瞬停中不產生復位。
上升沿延遲電路7的輸出Q與下降沿延遲電路9的輸出R，在電源電壓VDD的供給開始之後的初始值都為「L」。據此，如圖14的前半部分所示，由於NAND門43及44的輸出T及U成為「H」，NAND門45的輸出V成為「L」，倒相器46的輸出W成為「H」，倒相器47的輸出S成為「L」。由於上升沿延遲電路7使上升沿延遲，雖然下降沿延遲電路9的輸出R的上升沿較快，但由於NAND門45的輸出V是「L」，故下降沿延遲電路9的輸出R的上升沿被忽視。
然後，當上升沿延遲電路7的輸出Q上升時，NAND門43的輸出T變化到「L」，NAND門45的輸出V成為「H」，倒相器46的輸出W成為「L，」倒相器47的輸出S成為「H」。
倒相器46的輸出w反饋到NAND門43，NAND門45的輸出U反饋到NAND門44。NAND門45的輸出V與倒相器46的輸出W邏輯電平基本上是相反的。通過將來自倒相器46的「L」的輸出W反饋到NAND門43，從而通過上升沿延遲電路7的輸出Q的上升沿，即使NAND門43的輸出T變化到「L」，輸出T也立刻恢復到「H」。另一方面，通過NAND門45的「H」的輸出U反饋到NAND門44，從而NAND門44的輸出U變化到「L」。
當NAND門43的輸出T成為「H」、NAND門44的輸出U成為「L」時，即使利用反饋，選擇電路40也成為各輸出的邏輯電平不發生變化的穩定狀態。
如從圖14的前半部分所了解的那樣，當上升沿延遲電路7的輸出Q上升時，該選擇電路40的輸出S發生一定延遲後上升，由於在上升後維持「H」，故在電源電壓VDD供給開始的情況下，能夠將上升沿延遲電路7的輸出Q看作與選擇電路40所選擇的相同。
在上述的選擇電路40進入到穩定狀態的情況下，如圖14的後半部分所示，例如，通過電源電壓VDD的瞬停，即使在上升沿延遲電路7的輸出Q中瞬間也產生「L」，由於輸入上升沿延遲電路7的輸出Q的NAND門43的另一個輸入W已經成為「L」，故NAND門43的輸出T並不發生變化，選擇電路40繼續處於穩定狀態。這種情況下，由於忽視上升沿延遲電路7的輸出Q的變化，此外，由於選擇電路40的輸出S與下降沿延遲電路9的輸出R的邏輯電平一致，故能夠看作選擇了下降沿延遲電路9的輸出R。
(C-3)第3實施方式的效果如上所述，按照第3實施方式的復位電路，由於在電源上升時，將上升沿延遲電路7的輸出作為復位電路的輸出，在復位解除狀態時，將下降沿延遲電路9的輸出作為復位電路的輸出，故即使在電源電壓迅速上升的情況下，也能夠輸出正常的復位信號，而且，即使由於噪聲等導致電源電壓瞬間下降到規定電壓V0以下，也能夠實現可防止輸出復位信號的復位電路。
(D)其他的實施方式在上述第3實施方式中，表示了上升沿延遲電路7與下降沿延遲電路9是完全不同的電路，但是也可以共用一部分的結構要素。例如，也可以共用圖5的倒相器21、23、25、26，電容器22、24與圖9的倒相器31、33、35、36，以及電容器32、34。
此外，只要具有與第1～第3實施方式同等的功能，上升沿延遲電路、下降沿延遲電路及或者選擇電路，具體的結構也可以是其他的電路方式。此外，上升沿延遲電路和下降沿延遲電路也可以通過級聯連接同等的電路(7、9)，或者，通過增加其內部的倒相器等的級數，從而增加延遲時間。
輸入到上升沿延遲電路和下降沿延遲電路的信號的形成結構，並不限定於上述各實施方式的結構。例如，也可以是上述專利文獻1所述的圖2以外的結構。此外，對不使用參考電壓電路方式的復位電路，也可以追加上升沿延遲電路、下降沿延遲電路及或者選擇電路。例如，上升沿延遲電路也可以是使下降沿也延遲的電路。
在上述各實施方式中，在來自其復位電路的輸出信號中，「L」電平是指示復位的電平，指示復位的有意義的邏輯電平也可以是相反的電平。此外，追加的先前的現有的復位電路，指示復位的有意義的邏輯電平也可以是「H」電平，這種情況下，應用下降沿延遲電路代替第1和第2實施方式的上升沿延遲電路，應用上升沿延遲電路代替第1和第3實施方式的下降沿延遲電路。
權利要求
1.一種復位電路，其特徵在於，包括復位電路本體，在電源電壓的供給開始時，直到電源電壓成為充分的值為止指示復位，然後，輸出指示復位解除的信號；以及延遲電路，在所述電源電壓的供給開始時，輸出使所述復位電路本體的輸出信號中的復位解除的指示開始僅僅延遲一個與假定電源電壓迅速上升的情況相對應的時間的信號，並設置在所述復位電路本體的後級上。
2.一種復位電路，其特徵在於，包括復位電路本體，在電源電壓的供給開始時，直到電源電壓成為充分的值為止指示復位，然後，輸出指示復位解除的信號；以及瞬間復位指示除去電路，在所述電源電壓上升以後，當所述復位電路本體的輸出信號瞬間成為指示復位的信號時，除去該瞬間的信號變化，並設置在所述復位電路的後級上。
3.一種復位電路，其特徵在於，包括復位電路本體，在電源電壓的供給開始時，直到電源電壓成為充分的值為止指示復位，然後，輸出指示復位解除的信號；延遲電路，在所述電源電壓的供給開始時，輸出使所述復位電路本體的輸出信號中的復位解除的指示開始僅僅延遲一個與假定電源電壓迅速上升的情況相對應的時間的信號，並設置在所述復位電路本體的後級上；瞬間復位指示除去電路，當所述電源電壓上升以後，所述復位電路本體的輸出信號瞬間成為指示復位的信號時，除去該瞬間的信號變化，並設置在所述復位電路本體的後級上；以及選擇電路，在所述電源電壓的供給開始時，將來自所述延遲電路的輸出信號作為來自該復位電路的輸出，在所述電源電壓上升以後，將來自所述瞬間的復位指示除去電路的輸出信號作為來自該復位電路的輸出。
全文摘要
本發明的目的在於提供一種保證電源供給開始時的復位信號的輸出，防止電源電壓穩定以後的基於噪聲的誤復位的復位電路。本發明的復位電路具有復位電路本體，在電源電壓的供給開始時，直到電源電壓成為充分的值為止指示復位，然後，輸出指示復位解除信號；延遲電路，以及考慮電源電壓迅速上升的情況，輸出使復位電路本體的輸出信號中的復位解除的指示開始延遲的信號。此外，當復位電路本體的輸出信號瞬間成為指示復位的信號時，最好具有除去該瞬間的信號變化的瞬間的復位指示除去電路。當具有延遲電路及瞬間的復位指示除去電路時，設置選擇其任何一個輸出信號的選擇電路。
文檔編號H03K17/22GK1790907SQ200510108728
公開日2006年6月21日 申請日期2005年9月30日 優先權日2004年10月28日
發明者大竹久雄 申請人:衝電氣工業株式會社