用於納米元件的定向組裝和轉移的鑲嵌模板的製作方法

2023-10-17 14:01:24 3

用於納米元件的定向組裝和轉移的鑲嵌模板的製作方法
【專利摘要】鑲嵌模板具有設置在跨越襯底延伸的下層導電層上的二維圖案化升高金屬特徵。所述模板總體具有平坦形貌，所述圖案化導電特徵建立了用於將納米元件組裝到納米級電路和傳感器內的微米級和納米級圖案。採用微製造技術連同化學機械拋光製造所述模板。這些模板與包括電泳在內的各種定向組裝技術兼容，並且能夠在連續操作周期內提供納米元件的基本上100％有效的組裝和轉移。可以在損壞最低或者沒有損壞的情況下將所述模板成千上萬次地重複用於圖案化納米元件的轉移，所述轉移過程不設計周期之間的中間處理。在室溫和壓力下執行所採用的組裝和轉移過程，因而所述過程經得起低成本、高速率器件製造的檢驗。
【專利說明】用於納米元件的定向組裝和轉移的鑲嵌模板
[0001]相關申請的交叉引用
[0002]本申請要求2011年11月9日提交的發明名稱為「Damascene Template forDirected Assembly and Transfer of Nanoelements」的美國臨時申請N0.61/557594 的優先權，通過引用將其全文併入本文。
[0003]有關聯邦政府資助研發的聲明
[0004]本發明是藉助國家科學基金的許可編號為EEC-0832785和0425826的財政支持開發的。美國政府享有本發明的某些權利。
【背景技術】
[0005]以精確的對準和取向將納米元件組裝到模板上，繼而將納米元件轉移到容納(recipient)襯底上預計會促進納米級器件的大規模生產。但是，由於沒有高度通用的可重複使用模板能夠以極低的劣化完成高產量的定向(directed)組裝和轉移，因而進展受阻。
[0006]通過底部朝上或者頂部朝下的工藝製造的各種模板已經被用來組裝納米元件，以獲得預期的架構[1-3]。模板引導射流組裝工藝可適用於各種納米元件，而且能夠獲得高組裝密度、成品率和均勻性[4-6]。但是，組裝過程非常緩慢，因而不可規模化擴張。另一方面，電泳組裝涉及在短時間周期內將在導電錶面上具有表面電荷的納米材料組裝到各個大的面積上(晶圓級)。在通過電泳將納米元件組裝到具有互連的微米級和納米級特徵的經形貌構圖的電極上時，由於電極的各個區域內的電勢差存在不同，因而所述組裝是非均勻的。以前，這一障礙是採用所謂的「溝槽模板」規避的，在所述模板中，通過光刻界定的聚合物圖案覆於均勻導電層的上面，從而將所述組裝引導到預期的位置上。只要有必要將這些溝槽模板中的組裝納米元件轉移到容納襯底上，就必須去除所述聚合物，因而使得所述模板僅限於單次組裝和轉移周期的使用[11]。
[0007]將組裝後的納米元件從一個襯底轉移到另一個襯底上，同時保持它們的二維順序是一個相當繁冗的過程，其需要對不同材料和納米元件之間的相互作用能有深入的了解。成功地實現有序納米元件向柔性襯底上的轉移將使各種類型的新型器件能夠得以生產，例如，薄膜電晶體、氣敏傳感器和生物傳感器[12-14]。儘管已經演示了採用模板犧牲層(例如S12層)的納米元件轉移，從而以高轉移效率完成向柔性以及剛性襯底上的轉移，但是這樣的模板不能重複使用[15]。也有人研究了採用諸如PDMS和Revalpha熱條(thermaltape)的中間犧牲膜將納米元件轉移到容納襯底上，但是這些會引入額外的步驟，因而導致複雜的製造過程，從而帶來更高的生產成本[16-17]。

【發明內容】

[0008]本發明提供了可高度重複使用的、具有平坦形貌的鑲嵌模板(damascenetemplate)，以及用於採用電泳將納米元件組裝到所述鑲嵌模板上的方法。本發明還提供了用於採用「轉印」法將組裝的納米元件從鑲嵌模板轉移到柔性襯底上的方法。所述轉印法可以用於在不需要中間膜的情況下製造微米級和納米級結構，包括單個晶片上的微米級和納米級結構的組合[18-19]。
[0009]本發明的發明人採用微製造技術連同化學機械拋光(CMP)設計並製造出了具有平坦形貌的亞微米特徵的鑲嵌模板。這些模板被設計為與包括電泳在內的各種定向組裝技術兼容，對於諸如單壁碳納米管和納米顆粒的不同納米元件而言，其具有基本上100%的組裝和轉移成品率。可以在損壞最低或者沒有損壞的情況下將所述模板成千上萬次地重複用於轉移，所述轉移過程不涉及周期之間的中間處理。在室溫和壓力下執行所採用的組裝和轉移過程，因而所述過程經得起低成本、高速率器件製造的檢驗。
[0010]本發明的一個方面是一種用於圖案化納米元件的電泳組裝和轉移的鑲嵌模板。所述模板包括基本上為平面的襯底、第一絕緣層、任選的粘附層、導電金屬層、第二絕緣層和任選的疏水塗層。第一絕緣層被設置到襯底表面上。如果存在粘附層，那麼將其設置到第一絕緣層的與襯底相對的表面上。導電金屬層被設置到粘附層的與第一絕緣層相對的表面上或者在沒有粘附層的情況下被設置到第一絕緣層的與襯底相對的表面上。第二絕緣層被設置在導電金屬層的與粘附層相對的或者在沒有粘附層的情況下與第一絕緣層相對的表面上。疏水塗層有選擇地設置在所述第二絕緣層的與所述導電金屬層相對的暴露表面上；所述導電金屬層的露出表面上沒有所述疏水塗層。所述導電金屬層跨越襯底的至少一個區域連續，或者在一些實施例中跨越整個襯底連續。在所述導電金屬層的所述區域內，所述導電金屬層具有由阻斷所述第二絕緣層的升高特徵構成的二維微米級或納米級圖案，從而使得所述第二絕緣層基本上填充所述升高特徵之間的空間。由於通過化學機械拋光過程實施了平坦化，因而所述升高特徵的露出表面和所述第二絕緣層的露出表面基本上共平面。
[0011]本發明的另一方面是一種用於通過納米壓印轉移圖案化納米元件的納米元件轉移系統。所述系統包括上文所述的鑲嵌模板和用於容納所述多個納米元件的柔性聚合物襯底。在一些實施例中，所述系統還包括用於在高於環境溫度的選定溫度處向鑲嵌模板和柔性聚合物襯底之間施加壓力的熱調節壓印裝置。
[0012]本發明的又一方面是一種製造上文所述的鑲嵌模板的方法。所述方法包括下述步驟:
[0013](a)提供基本上為平面的襯底；
[0014](b)在所述襯底的表面上沉積第一絕緣層；
[0015](C)任選將粘附層沉積到所述第一絕緣層上；
[0016](d)將導電金屬層沉積到所述粘附層上，或者在沒有粘附層的情況下沉積到所述
第一絕緣層上；
[0017](e)將光刻抗蝕劑層沉積到所述導電金屬層上；
[0018](f)執行光刻，從而在所述抗蝕劑層內建立孔隙的二維圖案，由此使導電金屬層的表面在所述空隙內露出；
[0019](g)對導電金屬層的露出表面進行蝕刻；
[0020](h)去除所述抗蝕劑層，從而使所述導電金屬層的整個表面露出，其中，所述導電金屬層包括由升高特徵構成的二維圖案；
[0021](i)沉積絕緣材料，以覆蓋所述導電金屬層，包括所述升高特徵；
[0022](j)通過化學機械拋光法去除所述絕緣材料以及所述升高特徵的一部分，由此使所述升高特徵和所述絕緣材料平坦化，從而使得升高特徵的二維圖案具有相互之間共平面並且與所述絕緣材料的露出表面共平面的露出表面；以及
[0023](k)任選採用烷基矽烷的疏水塗層使所述絕緣材料的露出表面有選擇地矽烷化。
[0024]在一些實施例中，所述方法還包括下述步驟:
[0025](I)在基本上不去除所述絕緣層上的疏水塗層的情況下對所述導電金屬層的升高特徵的露出表面進行化學清潔。
[0026]本發明的又一方面是一種在鑲嵌模板上形成納米元件的圖案化組件的方法。所述方法包括以下步驟:
[0027](a)提供上文所述的鑲嵌模板；
[0028](b)將所述鑲嵌模板浸入到納米元件的液體懸浮液內；
[0029](C)在鑲嵌模板的導電金屬層和處於液體懸浮液內中的反電極之間施加電壓，由此將納米元件從懸浮液中有選擇地組裝到鑲嵌模板的導電金屬層的升高特徵的露出表面上，但又不組裝到鑲嵌模板的第二絕緣層的露出表面上；
[0030](d)在像步驟(C)中一樣繼續施加電壓的同時使鑲嵌模板和納米元件組件從液體懸浮液中退出(withdraw);以及
[0031](e)對所述鑲嵌模板進行乾燥。
[0032]本發明的另一方面是一種將納米元件的二維圖案化組件轉移到柔性聚合物襯底上的方法。所述方法包括以下步驟:
[0033](a)提供處於鑲嵌模板上的納米元件的圖案化組件，例如，通過上文描述的方法製造的，並且提供柔性聚合物襯底；
[0034](b)使所述納米元件的圖案化組件與所述柔性聚合物襯底接觸，並施加壓力，由此將所述的納米元件圖案化組件轉移到所述柔性圖案化襯底上。在一些實施例中，在高於所述柔性聚合物襯底的玻璃態轉化溫度的溫度處執行步驟(b)。
[0035]本發明的又一方面是一種對納米元件的二維圖案化組件進行組裝並將其轉移到柔性聚合物襯底上的方法。所述方法包括以下步驟:
[0036](a)提供上文所述的納米元件轉移系統和納米元件的液體懸浮液；
[0037](b)根據上文所述的方法執行從液體懸浮液向鑲嵌模板的納米元件電泳組裝，從而得到處於所述鑲嵌模板上的納米元件的圖案化組件；以及
[0038](C)使所述納米元件的圖案化組件與所述柔性聚合物襯底接觸，並施加壓力，由此將所述的納米元件圖案化組件轉移到所述柔性圖案化襯底上。在一些實施例中，在高於所述柔性聚合物襯底的玻璃態轉化溫度的溫度處執行所述接觸步驟。
【專利附圖】

【附圖說明】
[0039]圖1(a)示出了鑲嵌模板製造過程的示意圖。將抗蝕劑旋塗到Au/Si襯底上，並採用納米光刻技術界定圖案。對經圖案化的Au局部蝕刻，並將等離子體增強化學氣相沉積(PECVD)氧化物(S12)沉積到Au表面上。通過化學機械拋光(CMP)工藝去除過多的S12,直到露出Au升高特徵的頂表面為止。插圖示出了人工著色的截面掃描電子顯微鏡(SEM)顯微圖，其表明金屬電極(升高的金屬特徵)將與S12處於相同高度上。圖1(b)示出了 3英寸鑲嵌模板的光學圖像，其以高解析度SEM圖像作為插圖。圖1 (c)示出了在2.5V和ρΗΙΟ.8的條件下作為凹陷(dishing)量的函數的模擬電場強度結果。接近S12表面的電場強度與Au電極的電場強度為同一數量級，同時從電極的邊緣到中心的電場非均勻性隨著凹陷數量的增加而增大。右方插圖是具有25nm的凹陷量的電場強度等高線的俯視截面圖。所述等高線表明較高的電場強度發生在電極邊緣處。圖1(d)示出了本發明的鑲嵌模板的實施例的截面的示意性表示。所示出的結構為:襯底(10)、第一絕緣層(15)、粘附層(20)、導電金屬層(30)、升高特徵(40)、第二絕緣層(50)和疏水塗層(60)。
[0040]圖2是採用鑲嵌模板的組裝和轉移過程的示意圖。採用由十八烷基三氯矽烷(OTS)構成的疏水性自組裝單分子層(SAM)有選擇地塗覆鑲嵌模板的絕緣(S12)表面。採用電泳將納米元件組裝到鑲嵌模板的電極上，之後採用印刷轉移法將所述納米元件轉移到柔性襯底上。在轉移之後，所述模板可用於下一組裝和轉移周期。
[0041]圖3(a)示出了鑲嵌模板上的組裝矽石顆粒的頂視SEM顯微圖。組裝過程中的施加的電壓為2V，退出速度為lmm/min。10nm的矽石顆粒僅組裝在金電極的邊緣上(如圖1(b)所示)。圖3 (b)是在2.5V和5mm/min的退出速度下進行組裝所得到的典型高密度10nm矽石納米顆粒組裝結果的SEM顯微圖。儘管增大了退出速度，但是納米顆粒的組裝是均勻的。圖3(c)示出了採用與10nm矽石納米顆粒相同的條件以高密度組裝到金電極表面上的50nmPSL顆粒。圖3(d)示出了組裝到複雜的2D圖案上的10nm螢光矽石微粒，其表明了所述鑲嵌模板的通用性。插圖是組裝的矽石微粒的螢光顯微鏡圖像。圖3(e)示出了在使退出速度保持5mm/min的同時在2.5V的施加電壓下獲得的高度密集的並且有組織的單壁碳納米管(SWNT)組件的SEM圖像。圖3(f)示出了表現出了均勻性的具有大規模的組裝SffNT的SEM顯微圖。
[0042]圖4(a)示出了轉移之後的鑲嵌模板的SEM顯微圖，圖4(b)示出了具有轉移的SffNT的轉移襯底。圖4(c)示出了 PEN膜上的高度有組織的SWNT陣列連同金屬電極的光學顯微圖。插圖是轉移的SWNT連同兩個金屬電極的SEM顯微圖和AFM圖像。原子力顯微鏡(AFM)輪廓表明沒有在轉移襯底上產生齒稜。圖4(d)示出了針對各種溝道長度和固定溝道寬度(2.4 μ m)的1-V特性。圖4 (e)示出了作為PEN襯底的彎曲半徑的函數的SWNT溝道(2.4μπι寬，30μπι長)的電阻的變化。
[0043]圖5(a)示出了用於電泳組裝的常規模板的示意圖。在這一模板中，將納米線電極連接至微米級電極，所述微米級電極又連接至大金屬焊盤，通過所述焊盤施加電勢。圖5 (b)示出了鑲嵌模板的示意圖，其中，將微米級電極和納米級電極兩者都連接至處於絕緣層下面的金屬薄板。在兩圖當中都示出了對應的等價電阻器電路，其中，Rm是由於微米級電極引入的電阻，Rn是由於納米級電極引入的電阻，而Rs則是溶液引入的電阻。圖5(c)示出了對於圖5(a)所示的構造而言獲得的典型納米顆粒組裝結果的SEM顯微圖。納米顆粒僅組裝在了微米級電極上，而未組裝到與之連接的納米級電極上。
[0044]圖6(a)示出了對於從絕緣表面突出的電極的各種厚度而言的電場模擬結果。隨著電極突出高度的增大，跨越電極的幅寬的電場強度非均勻性也急劇增大，從而導致跨越所述電極的不一致的組裝。圖6(b)示出了圖5(a)所示的常規模板的電場等值線。不管電極的厚度如何，電場強度的非均勻性仍然存在。
[0045]圖7(a)示出了鑲嵌模板的AFM和SEM圖像，其中，金屬電極伸出到絕緣表面之上約40nm。圖7 (b)示出了轉移之後柔性PEN襯底的AFM形貌。在PEN襯底上出現了與模板的鋸齒(indented)結構類似的鋸齒結構；所述鋸齒結構大約40nm深。[0046]圖8示出了組裝之後鑲嵌模板的頂視SEM顯微圖。未採用OTS SAM層處理所示出的鑲嵌模板。圖8 (a)示出了納米顆粒組件，圖8(b)示出了 SWNT組件。納米元件未被專門組裝到金屬電極上，而是還在絕緣體上發現了納米元件。
[0047]圖9示出了在採用piranha溶液處理之前和之後經OTS SAM塗覆的金屬和絕緣表面的接觸角測量結果。圖9 (a)和9 (b)分別對應於piranha溶液處理之前和之後的經OTSSAM塗覆的S12表面(第二絕緣層)。其接觸角保持相同，從而確立了 OTS SAM層保持完好的事實。圖9 (c)和9 (d)分別示出了 piranha溶液處理之前和之後的經OTS SAM塗覆的金表面。將150nm厚的金層濺射到平的晶圓上，將所述晶圓替代圖案化襯底用於這些測量。在piranha處理之後，接觸角急劇降低，其表明OTS SAM層被去除。
[0048]圖10示出了對於各種施加電勢而言SWNT組裝之後鑲嵌模板的頂視SEM顯微圖:圖10 (a) 1.5V ;圖10(b)2V ;圖10(c) 2.5V ;圖10(d) 3V0使其餘組裝參數保持恆定。從所述圖像可以看出，金屬電極上的組裝效率作為施加的電場的函數增大，並且如果超過臨界值，SffNT開始組裝到包括絕緣體在內的各處。
[0049]圖11示出了對於各種退出速度而言SWNT組裝之後的鑲嵌模板的頂視SEM顯微圖:圖 11 (a) 3mm/min ;圖 11 (b) 5mm/min ;圖 11 (c) 10mm/mi η ;圖 11 (d) 15mm/min。使其餘組裝參數保持恆定。從所述圖像可以看出，金屬電極上的組裝效率隨著退出速度的提高而降低，其表明了退出過程中作用於SWNT上的移除矩的影響。
[0050]圖12示出了經OTS SAM塗覆的S12表面的作為組裝和轉移周期數量的函數的接觸角測量結果。線性擬合的斜率約為-0.18，其表明了鑲嵌模板在承受多個組裝和轉移周期的磨損的魯棒性。
[0051]圖13示出了對於轉移過程中的多個溫度而言在轉移SWNT之後鑲嵌模板的頂視SEM顯微圖:圖13(a)135°C ;圖13(b)150°C ;以及圖13(c)160°C。其餘轉移過程參數保持不變。從所述圖像可以看出，隨著溫度的提高轉移效率(在轉移之後金屬電極上沒有SWNT)也提高，並且在高於向其上進行轉移的柔性襯底(PEN)的Tg(155°C)的過程溫度上實現了幾乎100%的轉移。
[0052]圖14示出了作為各種彎曲半徑的函數的測量電阻的曲線圖。插圖示出了用於測量預期的彎曲半徑下的電特性的實驗設置的光學圖像。
【具體實施方式】
[0053]本發明提供了製造用於納米元件的組裝和轉移的具有平坦形貌的鑲嵌模板的方法。可以在所述鑲嵌模板上製造由諸如納米顆粒和碳納米管的納米元件構成的圖案化組件，並將其轉移到容納襯底的預期位置上，從而得到具有高密度和良好均勻性的圖案化納米元件。可以在沒有任何中間步驟以及不需要犧牲膜的情況下執行組裝SWNT或其他納米元件向柔性襯底上的轉移。本發明的鑲嵌模板可重複使用，並且能夠用於高速組裝和轉移過程。此外，本發明的鑲嵌模板與各種類型的納米元件兼容。本發明的產品和方法能夠為柔性器件的高速製造帶來強有力的進步，例如，所述器件是諸如顯示器件和應變線規的電器件和光器件以及生物傳感器和化學傳感器。
[0054]圖1(a)示出了鑲嵌模板製造過程的示意圖。最初，在電絕緣襯底上沉積金屬層(例如，Au或W)，並執行光刻技術，以建立用於納米元件組裝的預期圖案。接下來，對所述金屬層執行局部蝕刻，以形成具有微米級和/或納米級尺寸的升高特徵。所述的升高特徵突出到其餘的金屬導電層的表面以上。將厚絕緣材料層(例如，S12或SiN4)毯狀沉積到這些圖案化結構上。之後，執行化學機械拋光(CMP)過程，以去除所述絕緣材料，直到其基本上與升高金屬特徵的頂表面共平面，並且升高金屬特徵的頂表面跨越襯底或者襯底的部分相互共面為止。
[0055]因而，所得到的鑲嵌模板具有通過處於絕緣體(第二絕緣層)下的導電膜連接的納米/微米特徵，其能夠使整個襯底上或者襯底的預期區域上的所有微米/納米結構在電泳組裝過程中具有相等的電勢。優選材料是用於金屬層的金以及用於絕緣層的PECVD沉積
二氧化矽。
[0056]圖1(d)示出了本發明的鑲嵌模板實施例的截面圖。襯底(10)是由諸如矽或聚合物的電絕緣材料構成的基礎層。所述襯底在至少一個表面上基本上是平面的，或者整個都是平面的，在一些實施例中，其基本上是剛性的，而在其他實施例中則是柔性的，並且能夠產生彎曲以順應預期的形狀。所述襯底可以具有具體應用所需的任何尺寸或形狀，但是基本上具有大約Iym到大約10 μ m或者大約100 μ m或更低或者大約1000 μ m或更低的厚度，並且具有大約0.005或更高，最高可達幾cm2的平面表面表面積。所述襯底可以是由電絕緣材料製造的，包括矽、二氧化矽、包括環氧樹脂和液晶聚合物的有機聚合物或者諸如Su-8的光致抗蝕劑材料。第一絕緣層(15)是由絕緣材料(例如，Si02、SiN4或聚合物)構成的層，其被沉積或引入為形成於將沉積導電層並且將組裝納米元件的襯底表面上。例如，第一絕緣層的厚度處於大約1nm到大約10 μ m、大約20nm到大約I μ m、大約30nm到大約500nm、大約5nm到大約500nm、大約40nm到大約250nm或者大約50nm到大約10nm的範圍內。所述第一絕緣層在結構上大體呈平面，並且在整個襯底表面上或者在襯底層的一部分上延伸。第一粘附層防止了在電泳組裝過程中從導電層向襯底內洩漏電流。粘附層(20)是沉積到第一絕緣層上的任選層。所述粘附層提供了導電層與第一絕緣層的提高的粘附力，因而當在電泳組裝過程中嚮導電層施加電壓時導電層將保持在適當位置上。粘附層的適當材料包括鉻、鈦、二氧化鈦、氮化鈦、鉭、氮化鉭、鎢及其組合。例如，粘附層的厚度可以是大約3nm到大約50nm。導電層(30)是沉積在粘附層(如果存在的話)或者第一絕緣層(在沒有粘附層的實施例中)上的導電金屬層。導電層的適當材料包括諸如金、銀、鎢、鋁、鈦、釕、銅的金屬及其組合或合金。所述導電層具有兩個部分:(i)平面基礎層(大約50nm到大約100 μ m的厚度)，以及(ii)多個升高的特徵(40)，其延伸到基礎層的平面之上(例如，具有大約1nm到大約10 μ m的高度)並且通過所述導電層的基礎層而具有相互的電連續性。最初將第二絕緣層(50)沉積到整個導電層上，包括沉積到升高的特徵上，之後通過化學機械拋光使其平坦化，從而使第二絕緣層和升高特徵的露出上表面共平面。例如，第二絕緣層的厚度可以從大約1nm到大約10 μ m，並且大體上與升高的金屬特徵的高度相同。在一些實施例中，第二絕緣層和升高特徵的厚度相同，其差異處於+/-1 μ m、lOOnm、1nm甚至5nm或2nm之內。第二絕緣層填充了升高特徵之間的空間，並且在那些電泳組裝過程中禁止組裝納米元件的區域內提供了電絕緣。第二絕緣層的適當材料包括Si02、SiN4、Al2O3、有機聚合物及其組合。為了進一步禁止所述絕緣區內的納米元件組裝，優選採用疏水塗層(600)塗覆這些區域。所述疏水塗層優選是由烷基矽烷(如果在第二絕緣層中採用該材料，那麼所述烷基矽烷將與S12形成共價鍵)構成的自組裝單分子層(SAM)。例如，所述矽烷可以是十八烷基三氯矽烷或者具有在長度上由大約8-24個碳構成的烷基鏈的類似矽烷。所述疏水塗層的優選厚度是一個分子，但是其也可以超過一個分子。疏水塗層的作用在於防止將納米元件組裝到第二絕緣層的露出表面上；因而，其只需使第二絕緣層的露出表面具有疏水性，並且有選擇地與第二絕緣層結合而不與將組裝納米元件的導電層露出表面結合即可。所述疏水塗層具有90°到110°，優選為100°左右的接觸角。相反地，金屬導電層的露出表面具有15°到21°，優選為18°左右的接觸角。
[0057]用於製造本發明的鑲嵌模板的製造技術是本領域技術人員已知的。可以通過電子束蝕刻、光刻和納米壓印光刻來執行微米及納米圖案化等此類技術。可以通過濺射、化學氣相沉積或物理氣相沉積執行金屬沉積。可以通過旋塗執行聚合物和抗蝕劑的沉積。可以通過等離子體增強化學氣相沉積(PECVD)沉積S12作為第二絕緣層。可以通過離子銑削、離子耦合等離子體(ICP)和反應離子蝕刻(RIE)實施對第二絕緣層和金屬導電層的蝕刻。金屬導電層的升高特徵的二維圖案以及對應的組裝納米元件的圖案可以是任何能夠採用光刻技術建立的圖案，其包括直的、彎曲的或者相交的線性特徵以及諸如環形、三角形、矩形或點的幾何形狀。所述升高特徵可以具有處於大約1nm到大約10ym的範圍內的寬度以及從大約1nm到幾釐米(例如，晶圓的整個直徑)的長度。
[0058]鑲嵌模板形貌對組裝和轉移過程的效率和成品率具有重要的影響。理想地，採用平坦形貌，其從電極的邊緣到中心提供均勻電場，所述電場具有最低的變化，並且能夠促進均勻的組裝(參考圖6)。圖1(c)示出了對於金屬和絕緣體之間的各種水平差(凹陷量)而言的模擬電場強度的曲線圖。顯然，隨著凹陷量的增大，從電極邊緣到中心的電場非均勻性也增大。此外，非平坦形貌可能導致非均勻轉移，從而在轉移襯底表面上建立齒痕(參考圖7)。為了獲得平坦形貌，CMP過程中的端點檢測必須要準確[20]。例如，可以通過在相關材料的去除率的基礎上確定CMP所需的時間段獲得充分精確的控制。在圖1(a)中示出了在產生平坦形貌的CMP之後得到的鑲嵌模板的頂視圖和截面圖。圖1(b)示出了 3英寸鑲嵌模板的光學圖像，連同被示作插圖的高解析度SEM圖像。
[0059]從圖1(c)顯然可以看出，接近電極和絕緣體的電場強度具有相同的數量級。此夕卜，任何有機汙染去除過程，例如，採用piranha溶液(一種含有H2S04和H202的混合物的溶液)的清潔都可能提高金屬的表面能以及絕緣體的表面能。在電泳組裝過程中，接近S12表面的相當大的電場和具有高表面能的S12相結合甚至能夠導致將納米元件組裝到S12表面上，這是我們不希望出現的(參考圖8)。
[0060]為了將納米元件明確地組裝到金電極表面上，應當降低接近S12表面的電場強度以及S12表面的表面能。通過施加較低的電壓降低電場強度也會使接近金表面的電場強度降低，其會對納米元件向金表面上的組裝造成劇烈影響。替代地，如果在不影響電極表面能的情況下降低S12的表面能，就能夠實現專門向金電極上的組裝。可以採用自組裝單分子層(SAM)顯著降低S12表面的表面能。用於製備塗覆S12第二絕緣層的露出表面的SAM的優選材料是十八烷基三氯矽烷(OTS);可以採用OTS在不影響升高金特徵的表面能的情況下修改S12層的表面能。塗覆基本上由OTS構成的SAM將S12的接觸角從低於10°的初始值提高到了 100°。開發出了一種後處理工藝，從而在不幹擾S12表面上的OTS SAM的情況下將物理附著的OTS SAM層從金上有選擇地去除。
[0061]圖2示出了採用本發明的鑲嵌模板的組裝和轉移過程的說明。採用電泳實現納米元件的定向組裝，同時採用轉印法將組裝的納米元件轉移到柔性襯底的表面上。將經表面修改的模板浸入到含有均勻散布的納米元件的懸浮液內。調整所述溶液的性質(例如，水懸劑的PH)，從而使所述納米元件具有電荷(負的或正的)。在鑲嵌模板(具有與納米元件上的電荷相反的極性)和充當反電極的裸露金模板(具有與鑲嵌模板的極性相反的極性)之間施加DC電壓。例如,鹼性pH能夠使得納米元件帶負電,能夠使鑲嵌模板帶正電，使反電極帶負電。在通常短於I分鐘的短時間段(例如，20秒鐘的時間段)內施加電壓。將帶電的納米元件有選擇地組裝到電極表面上，而非絕緣體上。在仍然施加電勢的情況下，在組裝之後，使模板和反電極以恆定速度從懸浮液中退出。在退出的過程中施加電勢是很關鍵的，因為如果不施加所述電勢，那麼組裝納米顆粒上的水動拖曳將強到足以將其移除[21]。圖3(b)-(d)示出了納米顆粒組裝的典型組裝結果。
[0062]對於納米元件上的給定電荷而言，模板和反電極之間的施加電壓將顯著控制納米元件的組裝效率(參考圖10)。對於低電壓而言，電極邊緣處的電場強度將強到足以吸引並組裝納米元件，而在中心處就不是這樣，因而沒有發生組裝。退出速度也對組裝速率有影響(參考圖11)。對於2V的施加電勢而言，10nm的矽石納米顆粒(懸浮在通過添加NH40H而進行了調整的、具有10.8的pH值的去離子水中)僅組裝在了金線的邊緣上，如圖3(a)所示。可以在這些條件下採用極低退出速度(lmm/min),從而使顆粒上的動力拖曳力微不足道。通過3D有限體積建模軟體(Flow3D)模擬出的電場等值線證實了這一點，如圖1(c)所
/Jn ο
[0063]在將施加電勢提高到2.5V時，即使在5mm/min的退出速度上，10nm的矽石顆粒也組裝到了跨越鑲嵌模板中的各個電極的所有區域上，如圖3(b)所示。通過(i)將矽石納米顆粒組裝到複雜的二維圖案上(圖3(d))，(ii)組裝50nm的聚苯乙烯一膠乳(PSL)顆粒(圖3 (c))以及(iii) SffNT的高度有組織的密集組裝(圖3 (e)、3 (f))演示了所述組裝過程的效力和材料相容性。對於很多應用而言，希望獲得高度對準的SWNT而不是隨機網絡，因為對準的SWNT避免了滲漏傳輸路徑，而且由於更多表面積重疊能夠使得管之間具有最低的結電阻[22-24]。組裝的SWNT的對準取決於模板退出的方向和速度。較低的退出速度將得到更好的對準，其為延長的組裝過程時間的折中。
[0064]用於組裝納米元件的鑲嵌模板可以既涉及納米級幾何結構又涉及微米級幾何結構，並且可以採用電泳驅動定向組裝。也就是說，可以在絕緣體上對納米級和微米級電極圖案化，從而將納米級金屬電極連接至微米級對應物，而所述微米級對應物又將連接至大的金屬焊盤(如圖5(a))所示。在採用先前的模板設計的組裝過程中，在向所述大焊盤施加電勢時，由於納米級特徵之間的提高的電阻率，跨越這些納米絲的長度存在大的電勢下降。這一電勢下降對組裝結果存在顯著影響，並且能夠在模板的各個部分上產生不均勻的組裝。圖5(c)示出了典型結果，其中，納米顆粒組裝僅發生在微米級電極上，而未發生在與之連接的納米級電極上。但是，在採用本發明的鑲嵌模板的情況下，由於所有的納米級和微米級電極都連接至絕緣體下面的金屬薄板(圖5(b))，因而當在納米元件組裝過程中向所述金屬薄板施加電勢時，微米級和納米級電極之間的電勢存在微不足道的變化。對常規模板以及所述鑲嵌模板都示出了等價電阻器電路。
[0065]採用Flow Science公司的Flow3D軟體(V.10)模擬各種模板尺寸的電場等值線。輸入參數為:(i)施加電壓2.5V，(ii)導電性，(iii)pH10.8，(iv)絕緣體厚度150nm，(v)絕緣體和溶液的介電常數(分別為4和80)，(vi)對於小於I微米和大於I微米的距離而言分別為5nm和10nm的網眼尺寸。在距離表面25nm的距離處生成有效電場等值線。圖6 (a)示出了鑲嵌模板的各種非平坦形貌的電場模擬結果。跨越金屬電極的電場強度非均勻性隨著形貌接近平坦而降低。圖6(b)示出了常規模板的模擬結果，在常規模板中，未將納米電極未連接至下面的金屬電極。由於形貌和拓撲結構的變化的原因，跨越電極的電場非均勻性是非常顯著的，其可能導致僅在電極的邊緣處存在組裝。
[0066]之後，採用納米壓印工具將組裝的納米元件轉移到柔性聚合物襯底(例如，PEN、PC)上。轉印過程的轉移效率主要由對象(納米元件)/模板(ST)和納米元件/容納物(SR)之間的粘附力差所決定。如果納米元件和模板之間的粘附力FST小於納米元件和容納物之間的粘附力FSR，那麼納米元件將被轉移到容納表面上。如果情況相反，那麼在轉移過程之後，納米元件仍將保留在模板表面上[18]。在轉移過程中，S12層上的OTS SAM疏水塗層起著額外的作用，即，當在轉移過程中使鑲嵌模板與柔性襯底分離時作為抗靜摩擦層。這一轉移過程不會顯著影響OTS層，因而不會影響S12的表面能，其使鑲嵌模板能夠在幾百個周期都不出現額外的表面改性的情況下重複地用於組裝一轉移周期(參考圖12)。而且，不需要諸如剝離、圖案化或犧牲層去除/沉積的額外過程。
[0067]一般而言，用於塗覆第二絕緣層的聚合物膜的接觸角為?70°，其非常接近疏水性，因而具有低表面能。為了改善組裝的納米元件和聚合物膜(FST)之間的粘附之間的粘附，在執行轉印過程之前在電感耦合等離子體熱環境(plasmatherm)內採用氧等離子體對聚合物膜進行預處理。這一過程導致了聚合物表面上的氫氧化物團的產生，由此提高了聚合物膜的表面能[25] [26]。在表面處理之後，發現聚合物膜的接觸角低於5°。對於本發明的轉印過程而言，在採用170psi的壓力的同時保持大約160°C的處理溫度。這一溫度略高於聚合物膜的玻璃態轉化溫度(對於PET為155°C，對於PC為150°C )，要求這一溫度完全席捲組裝納米元件，從而能夠實現完全轉移[19](參考圖13)。為了測量這些轉移SWNT的電特性，通過標準微製造工藝製造金屬電極。圖4(c)示出了作為溝道長度的函數的PEN膜上的轉移SWNT (2.4 μ m的溝道寬度)的1-V測量結果。對於2 μ m和17 μ m而言，測得的電阻分別為3.2kΩ和12.2kΩ。圖4(d)表明了在彎曲之下所組裝的SWNT結構的魯棒性。電阻作為彎曲半徑的函數線性增大，與初始值的電阻相比其存在13%的最大變化(參考圖14)。
[0068]在採用具有非平坦形貌(即具有升高金屬特徵)的模板將組裝納米元件轉移到柔性襯底上的過程中，可以預計所述轉移是局部的而不是完全的。另一種可能的結果是在柔性襯底上產生了壓印結構(模板的複製)。在很多情況下，這是不希望出現的結果，因為接下來的處理(金屬沉積、蝕刻等)可能產出具有非均勻特徵的器件。圖7示出了這樣的採用非平坦形貌鑲嵌模板的觀測結果。
[0069]當在第二絕緣層的露出表面上沒有OTS SAM層的情況下執行電泳組裝時，納米元件被組裝到了包括絕緣體區域以及導體區域(電極)在內的所有位置。在沒有OTS SAM層的情況下，絕緣體和電極的表面能基本上相同，如圖8(a)所示。在向絕緣體下面的金屬薄板施加電勢時，跨越絕緣體的電勢下降不足以防止納米元件組裝，因而納米元件被組裝到了絕緣體上，從而降低了組裝結果的選擇性。圖8(b)示出了沒有OTS SAM層的納米顆粒和SWNT組裝的典型結果。[0070]採用化學溼法將OTS SAM層施加到鑲嵌模板上。在這一過程中，OTSSAM層還能夠形成於金屬電極上，因而其能夠妨礙在金屬電極上組裝納米元件。為了從金屬電極上有選擇地去除OTS SAM,採用「piranha溶液」對鑲嵌模板執行化學處理。Piranha處理僅去除出現在金屬電極上的0TSSAM，並使單分子層保留在絕緣體上不受影響。這一點通過圖9所示的接觸角測量得到了驗證，在鑲嵌模板上沉積OTS SAM層之後，在進行piranha處理之前和之後執行了所述測量。
[0071]由於對用於組裝的SWNT的淨化過程的原因，它們具有羧酸端基。在懸浮於去離子水中時，這些羧酸基將在充分高的pH下為SWNT賦予負電荷。由於施加的電勢而作用於納米元件上的電泳力直接與納米元件上的電荷和電場強度成正比。在提高施加的電壓時，電泳力成比例增大，從而使得組裝到金屬電極上的納米元件的量增大。圖9清楚地示出了電壓對SWNT組裝的顯著影響。從這些結果可以看出，電極上的SWNT組裝開始於1.5V和2V之間。超過施加的電勢的臨界值，S12引入的阻擋就失效了，納米元件就能夠組裝到絕緣體表面上了，如圖10所示。
[0072]在組裝之後從懸浮液退出期間作用於納米元件上的毛細力對納米元件與鑲嵌模板上的金屬電極的粘附起著至關緊要的作用。為了獲得更高的退出速度，由於毛細力而作用於納米元件上的移除矩將更大，從而導致納米元件的移除。必須針對給定類型的納米元件和給定的施加電勢對退出速度加以調整，可以如圖11所示對其進行表徵。可以通過保持施加電勢的施加進一步提高粘附力。在文中所示的所有的這些實驗結果中，都在模板退出過程中保持到電勢的施加。
[0073]如果OTS SAM層在絕緣體表面上產生了劣化，那麼可以預計在經過幾個組裝和轉移周期之後，採用所述鑲嵌模板的組裝和轉移過程將失敗。如果絕緣體上的OTS SAM劣化，那麼納米元件能夠組裝到絕緣體上，從而導致低產出率。為了對鑲嵌模板的通用性和魯棒性進行測試，將在每個 組裝和轉移周期之後測量絕緣體表面的接觸角，圖12中對其進行了標繪。在SAM在接下來的組裝和轉移周期內按照相同的速率劣化的假設的基礎上由這些結果所做的外推得出了這樣的估計，即，在140個周期之後，所述接觸角將達到70°的值，在大約250個周期時接觸角將達到50°的值。金屬電極的接觸角也將作為周期數的函數增大，最終飽和。如果採取值為50°的飽和接觸角，那麼OTS SAM層的單次塗覆的壽命周期大約為250個周期。在OTS SAM層發生了劣化時，可以向模板增加另一層OTS SAM層，從而使其能夠重新用於組裝和轉移。
[0074]在轉移過程中向襯底施加的溫度對轉換效率具有重要的影響。轉移過程溫度優選接近構成容納襯底的聚合物的玻璃態轉化溫度的溫度。圖13對此進行演示。由該圖顯然可以看出，在所述過程溫度升高到了 PEN的Tg(155°C )以上時，組裝納米元件被完全轉移，從而基本上獲得了 100%的轉移產率。
[0075]使具有轉移的納米元件的柔性容納襯底接受了彎曲測試。將圓柱形物體，例如，圖14的插圖所示的，用於彎曲測試。將具有轉移SWNT和沉積電極的PEN膜纏繞到圓柱形物體的圓周上，並在彎曲狀態下實施電阻測量。圖14示出了結果。
[0076]文中採用的「基本上由……構成」不排除那些不會對權利要求的基本新穎特徵造成顯著不利影響的材料或步驟。可以採用「基本上由……構成」或者「由……構成」與文中對「包括」 一詞的任何敘述互換，尤其是在對合成物的成分的描述或者對器件的元件的描述當中。
[0077]儘管已經結合某些優選實施例描述了本發明，但是本領域技術人員在閱讀了前述說明書之後將能夠對文中闡述的構思和方法實施各種變化、等價替代和其他變更。
[0078]參考文獻
[0079][I] T.Kraus, L.Malaquin, H.Schmid, ff.Riess, N.D.Spencer, H.Wolf, Naturenanotechnology2007, 2，570.[0080][2] C.Yi Imazj T.H.Kim，S.Somu，A.A.Busnainaj Nanotechnology, IEEETransact1ns on2010，9，653.[0081][3] R.Krupke，F.Hennrich，H.Weber, M.Kappes，H.Lohneysen，Nanoletters2003, 3，1019.[0082][4] P.Maury, M.Escalante, D.N.Reinhoudt，J.Huskensj AdvancedMaterials2005, 17，2718.[0083][ 5 ] Y.Xia，Y.Yin, Y.Lu，J.McLellan，Advanced Funct1nalMaterials2003, 13，907.[0084][6] L.Jaber-Ansari，M.G.Hahm，S.Somuj Y.E.Sanz，A.Busnaina，Y.J.Jung, Journal of the American Chemical Society2008, 131，804.[0085][7] X.X1ng, P.Makaramj A.Busnainaj K.Bakhtarij S.Somuj N.McGruerj J.Park, Applied physics letters2006，89，193108.[0086][8]R.C.Bailey, K.J.Stevenson, J.T.Hupp, Advanced Materials2000, 12，1930.[0087][9] Q.Zhang, T.Xu，D.Butterfield, M.J.Misnerj Du Yoel Ryu，T.Emrickj T.P.Russell, Nano letters2005, 5，357.[0088][ 10] E.Kumachevaj R.K.Golding, M.Al lard，E.H.Sargent, AdvancedMaterials2002, 14，221.[0089][I I] B.Li, Η.Y.Jung，H.Wang, Y.L.Kimj T.Kimj M.G.Hahmj A.Busnainaj M.Upmanyuj Y.J.Jung, Advanced Funct1nal Materials2011，21，1810.[0090][12] J.H.Ahnj H.S.Kimj K.J.Lee，S.Jeon, S.J.Kang, Y.Sun, R.G.Nuzzoj J.A.Rogers, science2006，314，1754.[0091][13] Y.Sun, H.H.Wang, Advanced Materials2007, 19，2818.[0092][14]D.Lee, T.Cuij B1sensors and B1electronics2010, 25，2259.[0093][15]B.Li, M.G.Hahmj Y.L Kimj H.Y.Jung, S.Karj Y.J.Jung, ACS nano2011，5，4826.[0094][16]M.A.Meitlj Z.T.Zhuj V.Kumar, K.J.Lee，X.Feng, Y.Y.Huang, 1.Adesidaj R.G.Nuzzoj J.A.Rogers, Nature Materials2005, 5，33.[0095][17]F.N.1shikawaj H.Chang, K.Ryuj P.Chen, A.Badmaev, L.Gomez De Arcoj G.Shenj C.Zhou, ACS nan o2008，3，73.[0096][18]D.Hines, V.Ballarottoj E.Williams, Y.Shaoj S.Solinj Journal of appliedphysics2007, 101，024503.[0097][19]T.Tsai, C.Lee，N.Tai，W.Tuan, Applied physics letters2009, 95，013107.[0098][20]T.Bibbyj K.Holland, Journal of electronic materialsl998, 27，1073.[0099][2 I ] S.Siavoshi，C.Yilmaz，S.Somu，T.Musacch1j J.R.Upponi，V.P.Torchilinj A.Busnainaj Langmuir2011，27，7301.[0100][22] E.Artukov i c, M.Kaempgen，D.Hecht，S.Roth, G.Gruner，Nanoletters2005, 5，757.[0101][23] L.Huj D.Hechtj G.Grunerj Nano letters2004, 4，2513.[0102][24]M.Fuhrerj J.Nygardj L.Shihj M.Foreroj Y.G.Yoon, H.J.Choi, J.1hmj S.G.Louie, A.Zettlj P.L McEuenj science2000，288，494.[0103][25]N.1nagaki ,Plasma surface modificat1n and plasmapolymerizat1n, CRCj 1996.[0104][26]E.Liston, L.Martinuj M.Wertheimer, Journal of adhes1n science andtechnologyl993, 7， 1091.
【權利要求】
1.一種用於圖案化納米元件的電泳組裝和轉移的鑲嵌模板，所述模板包括: 襯底，所述襯底基本上為平面； 第一絕緣層，所述第一絕緣層被設置在所述襯底的表面上； 任選粘附層，所述粘附層被設置在所述第一絕緣層的與所述襯底相對的表面上；導電金屬層，所述導電金屬層被設置在所述粘附層的與所述第一絕緣層相對的表面上，或者在沒有所述粘附層的情況下被設置在所述第一絕緣層的與所述襯底相對的表面上； 第二絕緣層，所述第二絕緣層被設置在所述導電金屬層的與所述粘附層相對的表面上，或者在沒有所述粘附層的情況下被設置在所述導電金屬層的與所述第一絕緣層相對的表面上；以及 疏水塗層，所述疏水塗層有選擇地被設置在所述第二絕緣層的與所述導電金屬層相對的露出表面上； 其中，所述導電金屬層是跨越所述襯底的至少一個區域連續的，並且所述導電金屬層在所述導電金屬層的所述區域內具有阻斷所述第二絕緣層的升高特徵的二維微米級或納米級圖案；其中，所述第二絕緣層基本填充所述升高特徵之間的空間；並且其中，所述升高特徵的露出表面和所述第二絕緣層的露出表面基本上共平面。
2.根據權利要求1所述的鑲嵌模板，其中，所述襯底包括矽或聚合物。
3.根據權利要求1所述的鑲嵌模板，其中，所述襯底厚度為Iμ m至10 μ m。
4.根據權利要求1所述的鑲嵌模板，其中，所述第一絕緣層包括二氧化矽、SiN4或聚合物。
5.根據權利要求1所述的鑲嵌模板，其中，所述第一絕緣層厚度從5nm至500nm。
6.根據權利要求1所述的鑲嵌模板，其中，所述粘附層包括從由鉻、鈦、二氧化鈦、氮化鈦、鉭、氮化鉭、鎢及其組合構成的組中選擇的材料。
7.根據權利要求1所述的鑲嵌模板，其中，所述粘附層厚度為3nm至50nm。
8.根據權利要求1所述的鑲嵌模板，其中，導電金屬層包括金、銀、鎢、鋁、鈦、釕、銅及其組合。
9.根據權利要求1所述的鑲嵌模板，其中，所述第二絕緣層包括從由Si02、SiN4、Al203、有機聚合物及其組合構成的組中選擇的材料。
10.根據權利要求1所述的鑲嵌模板，其中，所述第二絕緣層具有從1nm至10μ m的厚度。
11.根據權利要求1所述的鑲嵌模板，其中，所述導電金屬層包括具有從50nm至10ym的厚度的平面部分。
12.根據權利要求1所述的鑲嵌模板，其中，所述疏水塗層是矽烷塗層。
13.根據權利要求1所述的鑲嵌模板，其中，所述疏水塗層包括由烷基矽烷分子構成的單分子層。
14.根據權利要求1所述的鑲嵌模板，其中，所述疏水塗層包括十八烷基三氯矽烷。
15.根據權利要求1所述的鑲嵌模板，其中，所述疏水塗層的接觸角為90至110°。
16.根據權利要求1所述的鑲嵌模板，其中，所述疏水塗層的接觸角為大約100°。
17.根據權利要求1所述的鑲嵌模板，其中，所露出的升高特徵表面的接觸角為15至21。。
18.根據權利要求1所述的鑲嵌模板，其中，所露出的升高特徵表面的接觸角為大約18。。
19.根據權利要求1所述的鑲嵌模板，其中，所述升高特徵的高度基本上與所述第二絕緣層的厚度相同。
20.根據權利要求1所述的鑲嵌模板，其中，所述升高特徵包括基本上為線性的特徵。
21.根據權利要求1所述的鑲嵌模板，其中，所述線性特徵是直的、彎曲的、相交的，或者形成環、三角形或矩形。
22.根據權利要求1所述的鑲嵌模板，其中，所述升高特徵具有從1nm至100μ m的寬度。
23.根據權利要求1所述的鑲嵌模板，其中，所述升高特徵具有從1nm到1cm的長度。
24.根據權利要求1所述的鑲嵌模板，其中，區域內的所述升高特徵通過所述導電金屬層相互電接觸。
25.根據權利要求1所述的鑲嵌模板，其中，所述升高特徵的露出表面基本上沒有所述疏水塗層。
26.根據權利要求1所述的鑲嵌模板，其中，所述模板是柔性的。
27.根據權利要求1所述的鑲嵌模板，還包括以非共價鍵的方式附著到所述升高特徵的露出表面上的多個納米元件，其中，所述第二絕緣層的所述露出表面基本上沒有附著的納米元件。
28.根據權利要求27所述的鑲嵌模板，其中，所述納米元件是納米顆粒、單壁碳納米管、多壁碳納米管、納米線、納米纖維、並五苯分子、碳球分子或聚合物。
29.根據權利要求27所述的鑲嵌模板，其中，所述納米元件是導電的、半導電的或者絕緣的。
30.一種用於通過納米壓印轉移圖案化納米元件的納米元件轉移系統，所述系統包括根據權利要求27所述的鑲嵌模板以及用於容納所述多個納米元件的柔性聚合物襯底。
31.根據權利要求30所述的納米元件轉移系統，其中，所述柔性聚合物襯底包括聚萘二甲酸乙二酯、聚碳酸酯、聚苯乙烯、聚對苯二甲酸乙二醇酯、聚醯亞胺或其組合。
32.根據權利要求30所述的納米元件轉移系統，還包括用於在高於環境溫度的選定溫度處在所述鑲嵌模板和所述柔性聚合物襯底之間施加壓力的熱調節壓印裝置。
33.根據權利要求30所述的納米元件轉移系統，其中，所述壓印裝置能夠在高於所述柔性聚合物襯底的玻璃態轉化溫度的溫度處工作。
34.根據權利要求30所述的納米元件轉移系統，其中，所述壓印裝置能夠在至少160°C的溫度處在所述鑲嵌模板和所述柔性聚合物襯底之間施加至少170psi的壓力。
35.根據權利要求30所述的納米元件轉移系統，其中，所述柔性聚合物膜具有小於大約5°的接觸角，並且所述鑲嵌模板上的所述升高特徵的露出表面具有大約18°的接觸角。
36.根據權利要求30所述的納米元件轉移系統，其中，已經採用氧等離子體對所述柔性聚合物膜進行了處理，從而使其表現出較小的疏水性。
37.一種製造根據權利要求1所述的鑲嵌模板的方法，所述方法包括以下步驟:(a)提供基本上為平面的襯底； (b)在所述襯底的表面上沉積第一絕緣層； (c)任選將粘附層沉積到所述第一絕緣層上； (d)將導電金屬層沉積到所述粘附層上，或者在沒有所述粘附層的情況下沉積到所述第一絕緣層上； (e)將光刻抗蝕劑層沉積到所述導電金屬層上； (f)執行光刻，從而在所述抗蝕劑層內建立空隙的二維圖案，由此使所述導電金屬層的表面在所述空隙內露出； (g)對所述金屬層的所述表面進行蝕刻； (h)去除所述抗蝕劑層，從而使所述導電金屬層的整個表面露出，其中，所述導電金屬層包括升高特徵的二維圖案； (i)沉積絕緣材料，以覆蓋所述導電金屬層，包括所述升高特徵； U)通過化學機械拋光法去除所述絕緣材料以及所述升高特徵的一部分，由此使所述升高特徵和所述絕緣材料平坦 化，從而使得升高特徵的二維圖案具有相互之間共平面並且與所述絕緣材料的露出表面共平面的露出表面；以及 (k)採用烷基矽烷的疏水塗層使所述絕緣材料的露出表面有選擇地矽烷化。
38.根據權利要求37所述的方法，還包括以下步驟: (I)在基本上不去除所述絕緣層上的所述疏水塗層的情況下對所述導電金屬層的所述升高特徵的所述露出表面進行化學清潔。
39.一種在鑲嵌模板上形成納米元件的圖案化組件的方法，所述方法包括以下步驟: (a)提供根據權利要求1所述的鑲嵌模板； (b)將所述鑲嵌模板浸入到納米元件的液體懸浮液內； (C)在所述鑲嵌模板的所述導電金屬層和處於所述液體懸浮液中的反電極之間施加電壓，由此將納米元件從所述懸浮液中有選擇地組裝到所述鑲嵌模板的所述導電金屬層的所述升高特徵的露出表面上，但並不組裝到所述鑲嵌模板的第二絕緣層的露出表面上； (d)在像步驟(C)中一樣繼續施加電壓的同時將所述鑲嵌模板和納米元件組件從所述液體懸浮液中退出；以及 (e)對所述鑲嵌模板進行乾燥。
40.根據權利要求39所述的方法，其中，在步驟(c)和(d)期間，所述鑲嵌模板的所述導電金屬層為正，所述反電極為負，並且對所述液體懸浮液的PH進行調整，從而使所述納米元件具有負電荷。
41.根據權利要求39所述的方法，其中，在步驟(c)和(d)期間，所述鑲嵌模板的所述導電金屬層為負，所述反電極為正，並且對所述液體懸浮液的PH進行調整，從而使所述納米元件具有正電荷。
42.根據權利要求39所述的方法，其中，在步驟(c)和(d)中施加的電壓足夠高，從而基本上跨越所述鑲嵌模板的所述導電金屬層的所述升高特徵的全部露出表面提供組件。
43.根據權利要求39所述的方法，其中，步驟(d)中的所述鑲嵌模板退出速度足夠低，從而使所述納米元件的圖案化組件在整個退出過程中保持在所述鑲嵌模板的所述導電金屬層的所述升高特徵的表面上。
44.根據權利要求39所述的方法，其中，步驟(c)和(d)中的電壓處於1.5到7V的範圍內，並且步驟(d)中的所述退出速度處於從I到15mm/min的範圍內。
45.一種對納米元件的二維圖案化組件進行組裝並將其轉移到柔性聚合物襯底上的方法，所述方法包括以下步驟: (a)提供根據權利要求30所述的納米元件轉移系統和納米元件的液體懸浮液； (b)根據權利要求39所述的方法執行來自所述液體懸浮液的納米元件的電泳組裝，從而得到所述鑲嵌模板上的納米元件的圖案化組件； (c)使所述納米元件的圖案化組件與所述柔性聚合物襯底接觸，並且施加壓力，由此將所述納米元件的圖案化組件轉移到所述柔性圖案化襯底上； 其中，在高於所述柔性聚合物襯底的玻璃態轉化溫度的溫度處執行步驟(c)。
46.一種將納米元件的二維圖案化組件轉移到柔性聚合物襯底上的方法，所述方法包括以下步驟: (a)提供處於鑲嵌模板上的納米元件的二維圖案化組件和柔性聚合物襯底； (b)使納米元件的所述圖案化組件與所述柔性聚合物襯底接觸，並且施加壓力，由此將所述納米元件的圖案化組件轉移到所述柔性圖案化襯底上；其中，在高於所述柔性聚合物襯底的玻璃態轉化溫度 的溫度處執行所述接觸。
【文檔編號】H01L21/28GK104040694SQ201280066438
【公開日】2014年9月10日 申請日期:2012年11月8日 優先權日:2011年11月8日
【發明者】A·布斯奈納, H·卓, S·索穆, J·黃 申請人:東北大學