高電子遷移率電晶體及其形成方法

2023-10-07 02:21:44

專利名稱：高電子遷移率電晶體及其形成方法
技術領域：
本發明一般地涉及半導體結構，更具體地來說，涉及高電子遷移率電晶體(HEMT)和高電子遷移率電晶體的形成方法。
背景技術：
在半導體技術中，由於III族-V族(或III-V族)的半導體化合物的特性，將III族-V族(或III-V族)的半導體化合物用於形成各種集成電路器件，例如大功率場效應電晶體、高頻電晶體或者高電子遷移率電晶體(HEMT)。因為HEMT通常為金屬氧化物半導體場效應電晶體(MOSFET)，所以HEMT是場效應電晶體，該場效應電晶體結合在具有不同帶隙的兩種物質之間的結點(即，異質結)以作為溝道，而不是摻雜區域。與MOSFET相比，HEMT具有大量吸附特性，包括高電子遷移率、傳輸高頻信號的能力等。從申請人的角度來看，增強型伍-III0(I6)I^I'具有多個優點I^-III0(I6I腿I'允許消除負極性電壓源。因此，可以降低電路的複雜性和成本。除了上述吸附特性之外，存在與發展基於III-V族半導體化合物的器件相關的挑戰。已經實現了用於這些III-V族半導體化合物的結構和材料的各種技術，從而嘗試和進ー步提高電晶體的器件性能。

發明內容
為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了ー種半導體結構，包括 第一 III-V族化合物層;第二 III-V族化合物層，所述第二 III-V族化合物層設置在所述第一 III-V族化合物層上方，並且所述第二 III-V族化合物層的組成成分不同於所述第一 III-V族化合物層的組成成分，其中，載流子溝道位於所述第一 III-V族化合物層和所述第二 III-V族化合物層之間；源極部件和漏極部件，所述源極部件和所述漏極部件設置在所述第二 III-V族化合物層上方；柵電極，所述柵電極設置在所述源極部件和所述漏極部件之間的所述第二 III-V族化合物層的上方，其中，氟區域內嵌在所述柵電極下方的所述第二 III-V族化合物層中；以及柵極介電層，所述柵極介電層設置在所述第二 III-V族化合物層上方，所述柵極介電層具有氟區段，所述氟區段位於所述氟區域上方以及位於所述柵電極的至少一部分下方。在該半導體結構中，所述柵電極下方的所述載流子溝道包括耗盡區。在該半導體結構中，所述柵極介電層的厚度在大約3nm到大約20nm的範圍內。在該半導體結構中，所述柵極介電層包括:氧化矽、氮化矽、氧化鎵、三氧化ニ鋁、氧化鈧、氧化鋯、氧化鑭、或者氧化鉿。在該半導體結構中，所述氟區段與所述氟區域的大部分重疊。
在該半導體結構中，所述氟區域消耗所述載流子溝道的部分中的電子。在該半導體結構中，所述柵電極包括鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、鎢(W)、鎳(Ni)、金(Au)、或銅(Cu)。該半導體結構進一歩包括:介電保護層，所述介電保護層位於所述柵極介電層下方並且位於所述第二 II1-V族化合物層上方。在該半導體結構中，所述源極部件和所述漏極部件中的每個不包括Au，但包括Al、T1、或 Cu。根據本發明的另一方面，提供了一種半導體結構，包括:氮化鎵(GaN)層，設置在襯底上方；氮化鋁鎵(AlGaN)層，設置在所述GaN層上方，其中，氟區域內嵌在所述AlGaN層中；源極部件和漏極部件，被間隔開並且設置在所述AlGaN層上方；柵電極，設置在所述源極部件和所述漏極部件之間的所述AlGaN層上方，其中，所述柵電極覆蓋所述氟區域；以及柵極介電層的部分，設置在所述柵電極和所述AlGaN層之間，其中，所述柵極介電層的部分含有氟。在該半導體結構中，所述載流子溝道位於所述GaN層和所述AlGaN層之間，所述載流子溝道包括所述柵電極下方的耗盡區。在該半導體結構中，所述柵極介電層的厚度在大約3nm到大約20nm的範圍內。在該半導體結構中，所述柵極介電層包括:氧化矽、氮化矽、氧化鎵、三氧化ニ鋁、氧化鈧、氧化鋯、氧化鑭、或氧化鉿。在該半導體結構中，所述柵極介電層的部分與所述氟區域的大部分重疊。在該半導體結構中，所述源極部件和所述漏極部件中的每個不包括Au，但包括Al、T1、或 Cu。在該半導體結構中，所述柵電極包括:鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、鎢(W)、鎳(Ni)、金(Au)、或銅(Cu)。根據本發明的又一方面，提供了ー種形成半導體結構的方法，所述方法包括:在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層，其中，載流子溝道位於所述第一II1-V族化合物層和所述第二 II1-V族化合物層之間；在所述第二 II1-V族化合物層上方形成源極部件和漏極部件；在所述第二 II1-V族化合物層的部分上方沉積柵極介電層；利用氟處理所述第二 II1-V族化合物層的部分上方的所述柵極介電層；以及在所述源極部件和所述漏極部件之間的經處理的柵極介電層上方形成柵電扱。在該方法中，處理所述柵極介電層包括:利用氟處理所述柵電極下方的所述第二II1-V族化合物層的部分。在該方法中，處理所述柵極介電層包括:將多種具有氟的摻雜劑注入到所述柵極介電層和所述第二 II1-V族化合物層中。該方法進ー步包括:在處理所述柵極介電層之後，對所述柵極介電層進行退火。


根據下面詳細的描述和附圖可以更好地理解本發明的多方面。應該強調的是，根據エ業中的標準實踐，各種部件沒有被按比例繪製並且僅僅用於說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意増加或減少。
圖1是根據本發明的一個或多個實施例具有高電子遷移率電晶體(HEMT)的半導體結構的截面圖。圖2是根據本發明的一個或多個實施例形成具有HEMT的半導體結構的方法的流程圖。圖3至圖8是根據圖2所示的方法的一個實施例處於各個製造階段的具有HEMT的半導體結構的截面圖。
具體實施例方式下面，詳細討論實例性實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的發明概念。所討論的具體實施例僅為實例性的，而不用於限制本發明的範圍。在襯底上方通過兩晶片區域之間的劃片槽標記出了多個半導體晶片區域。襯底將經過清洗、分層、圖案化、蝕刻和摻雜多個步驟從而形成集成電路。術語「襯底」在此處通常指的是在其上形成多個層和器件結構的塊狀襯底。在一些實施例中，塊狀襯底包括矽半導體或化合物半導體，例如，GaAs、InP、Si/Ge或SiC。例如，這些層包括介電層、摻雜層、多晶矽層或導電層。例如，器件結構包括電晶體、電阻器和/或電容器，可以通過互聯層將器件結構與額外的集成電路進行互連。圖1是根據本發明的一個或多個實施例的具有高電子遷移率電晶體(HEMT)的半導體結構100的截面圖。參考圖1，示出了具有HEMT的半導體結構100。該半導體結構100包括襯底102。在一些實施例中，襯底102包括碳化矽(SiC)襯底、藍寶石襯底或矽襯底。半導體結構100還包括形成在兩個不同的半導體材料層之間的異質結，例如具有不同帶隙的材料層。例如，半導體結構100:包括非摻雜窄帶隙溝道層和寬帶隙n-型供體層(donor-supply layer)。在至少ー個實施例中，半導體結構100包括:形成在襯底102上方的第一 II1-V族化合物層(或稱為溝道層)104和形成在溝道層104上方的第二 II1-V族化合物層(或稱為供體層)106。溝道層104和供體層106是由元素周期表中的II1-V族元素製成的化合物。然而，溝道層104和供體層106的組成成分彼此不同。溝道層104是未摻雜或非故意摻雜(WD)。在半導體結構100的本實例中，溝道層104包括氮化鎵(GaN)層(還稱為GaN層104)。供體層106包括氮化鋁鎵(AlGaN)層(還稱為AlGaN層106)。GaN層104和AlGaN層106彼此直接接觸。在另ー實例中，溝道層104包括GaAs層或InP層。供體層106包括AlGaAs層或AlInP層。GaN層104是未慘雜層。可選地，GaN層104是非故思慘雜層，例如由於用於形成GaN層104的前體而輕摻雜有n-型摻雜劑。在一個實例中，GaN層104的厚度在大約0.5微米到大約10微米的範圍內。AlGaN層106是故意摻雜層。在一個實例中，AlGaN層106的厚度在大約5納米(nm)到大約50納米(nm)的範圍內。在AlGaN 層 106 和 GaN 層 104 之間存在帶隙階躍(band gap discontinuity)。在AlGaN層106由於壓電效應所產生的電子偶然進入GaN層104，在GaN層104中產生高電子遷移率傳導電子的極薄層108。該薄層108被稱為用以形成載流子溝道的ニ維電子氣(2-DEG)(也被稱為載流子溝道108)。2-DEG薄層108位於AlGaN層106和GaN層104的界面處。因此，因為GaN層104是未摻雜或者非故意摻雜層，所以載流子溝道具有高電子遷移率，並且電子可以自由移動而不與雜質的碰撞或大幅減少與雜質的碰撞。半導體結構100還包括設置在AlGaN層106上並且被配置為與載流子溝道108電連接的源極部件和漏極部件。源極部件和漏極部件中的每個都包括金屬部件112。在ー個實例中，金屬部件112不包括Au，但包括Al、T1、或Cu。半導體結構100進ー步包括介電保護層110，設置在AlGaN層106的未被金屬部件112佔用的頂面上方。介電保護層110進ー步包括用於形成柵電極的開ロ，該開ロ暴露AlGaN層106的一部分。介電保護層110保護下面的AlGaN層106防止在隨後的具有等離子體的處理過程中受到損傷。半導體結構100進ー步包括:在第一 II1-V族化合物層104和第二 II1-V族化合物層106中的隔離區域114。隔離區域114將結構100中的HEMT與襯底102中的其他器件相隔離。在一個實例中，隔離區域114包括具有氧或氮摻雜類型的摻雜區域。半導體結構100進ー步包括柵極介電層119，設置在介電保護層110、源極部件和漏極部件的頂面上方。還沿開ロ的內表面以及AlGaN層106暴露部分上方設置柵極介電層119。在一個實例中，柵極介電層119的厚度在大約3nm到大約20nm之間的範圍內。在一些實例中，柵極介電層119包括氧化矽、氮化矽、氧化鎵、三氧化ニ鋁、氧化鈧、氧化鋯、氧化鑭、或氧化鉿。更進ー步地，柵極介電層119包括氟區段(fluorine segment) 122,該氟區段位於AlGaN層106的暴露部分上方的介電保護層110的開口中。在一些實施例中，半導體結構100進ー步包括保護層(未示出)。該保護層設置在金屬部件112的頂面上方和柵極介電層119的下方。保護層進一歩包括開ロ，該開ロ與介電保護層110的開ロ對準。保護層的開口和介電保護層110的開ロ的組合開ロ暴露AlGaN層106的一部分以用於柵電極形成。保護層覆蓋源極部件和漏極部件，並且在形成隔離區域114的過程中的退火エ藝期間，防止源極部件和漏極部件曝光。半導體結構100還包括柵電極128，設置在源極部件和漏極部件之間的AlGaN層106上方的開口上方。柵電極128包括導電材料層，將該導電材料層配置成電壓偏置並且與載流子溝道108電連接。在各個實例中，導電材料層包括難熔金屬或其化合物，例如，鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、以及鎢(W)。在另ー些實例中，導電材料層包括鎳(Ni)、金(Au)、或銅(Cu)。在一個實例中，將柵電極128的至少一部分設置在AlGaN層106上方的開口中的柵極介電層119的氟區段12上方。半導體結構100還包括在介電保護層110的開口下方的載流子溝道108中的耗盡區域126。由於耗盡區域126，載流子溝道108變為常閉型。施加正柵極電壓從而HEMT的載流子溝道108導通。與耗盡型HEMT相反，這種HEMT被稱為增強型HEMT。耗盡型HEMT具有常開載流子溝道，以及施加負柵極電壓從而載流子溝道截止。半導體結構100進ー步包括:內嵌在開口下方(即，柵電極128下方)的AlGaN層106中的氟區域124。大部分氟區域124與柵極介電層119中的氟區段122重疊。氟區域124中的氟原子提供了較強的不遷移的負電荷(strong immobile negative charge),並且有效地消耗耗盡區126中的電子。在上述實施例中，將柵電極128、源極/漏極部件、以及GaN層104中的載流子溝道108配置為電晶體。當將電壓施加給柵疊層時，可以調節電晶體的器件電流。圖2是根據本發明的一個或多個實施例形成具有HEMT的半導體結構的方法200的流程圖。現在參考圖2，在方法200的流程圖中的操作201中，提供了第一 II1-V族化合物層。將第一 II1-V族化合物層形成在襯底上方。接下來，方法200進行到操作202，其中，在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層。方法200進行到操作203，其中，在第二 II1-V族化合物層上方形成源極部件和漏極部件。方法200進行到操作204，其中，在部分第二 II1-V族化合物層的部分上方沉積柵極介電層。方法200進行到操作205，其中，用氟處理第二 II1-V族化合物層的部分上方的柵極介電層。方法200進行到操作206，其中，在源極部件和漏極部件之間的經處理的柵極介電層上方形成柵電扱。應該注意，在圖2所示的方法200之前、之間或之後可以提供額外的エ藝。圖3至圖8是根據圖2所示的方法200的各個實施例處於各個製造階段的具有HEMT的半導體結構100的截面圖。為了更好地理解本發明的創造性概念，已經簡化了各幅附圖。參考圖3，該圖3為在實施操作201、202、203之後的半導體結構100的襯底102的部分的放大截面圖。在一些實施例中，襯底102包括碳化矽(SiC)襯底、藍寶石襯底或矽襯底。在襯底102上方生長第一 II1-V族化合物層104 (也被稱作溝道層)。在圖2至8所示的實施例中，第一 II1-V族化合物層104是指氮化鎵(GaN)層(還稱為GaN層104)。可以使用含鎵前體和含氮前體通過金屬有機物汽相外延(MOVPE)來外延生長GaN層104。含鎵前體包括三甲基鎵(TMG)、四甲基鎵(TEG)或其他適當的化學物質。含氮前體包括氨(NH3)、叔丁胺(TBAm)、苯基聯胺或其他適當的化學物質。在圖2至8所示的實施例中，GaN層104的厚度在大約0.5微米到大約10微米的範圍內。在其他實施例中，第一 II1-V族化合物層104可以包括GaAs層或InP層。在第一 II1-V族化合物層104上生長第二 II1-V族化合物層106 (也被稱為供體層)。在第一 II1-V族化合物層104和第二 II1-V族化合物層106之間界定出界面。2-DEG的載流子溝道108位於該界面上。在至少ー個實施例中，第二 II1-V族化合物層106指的是氮化鋁鎵(AlGaN)層(或稱為AlGaN層106)。在圖2至8所示的實施例中，使用含鋁前體、含鎵前體、以及含氮前體通過MOVPE在GaN層104上方外延生長AlGaN層106。含鋁前體前體包括:三甲基鋁(TMA)、四甲基鋁(TEA)或其他適當的化學物質。含鎵前體包括TMG、TEG或其他適當的化學物質。含氮前體包括氨(NH3)、叔丁胺(TBAm)、苯基聯胺或其他適當的化學物質。在圖2至8所示的實施例中，AlGaN層106的厚度在大約5納米到大約50納米的範圍內。在其他實施例中，第二 II1-V族化合物層106可以包括AlGaAs層或Al InP層。介電保護層110設置在第二 II1-V族化合物層106的頂面107上方。在圖2至8所示的實施例中，介電保護層Iio的厚度在大約IOOA到大約5000A的範圍內。在一些實施例中，介電保護層110包括SiO2或Si3N4。在一個實例中，介電保護層Iio是Si3N4並且使用SiH4和NH3氣體通過沒有等離子體的低壓化學汽相澱積(LPCVD)的方法來形成。工作溫度在大約650°C到800°C的範圍內。工作壓カ在大約0.1託到大約I託的範圍內。介電保護層110保護處於其下面的第二 II1-V族化合物層106防止在隨後的具有等離子體的エ藝過程中受到損傷。接下來，通過光刻和蝕刻エ藝限定出在介電保護層110中的兩個開ロ，從而暴露第二 II1-V族化合物層106部分。
在介電保護層110的上方沉積金屬層，該金屬層過填充開ロ並與第二 II1-V族化合物層106接觸。光刻膠層(未示出)形成在該金屬層上方並且進行顯影，從而在開口上方形成部件。通過反應離子刻蝕(RIE)エ藝蝕去除未被光刻膠層的部件覆蓋的金屬層，反應離子刻蝕(RIE)エ藝向下蝕刻該金屬層的暴露部分到達下層的介電保護層110。在蝕刻エ藝之後，生成金屬部件112。將該金屬部件112配置為HEMT的源極部件和漏極部件。在形成金屬部件112之後，去除光刻膠層。介電保護層110保護處於其下面的第二 II1-V族化合物層106防止在形成金屬部件112的蝕刻エ藝期間受到損傷。在蝕刻エ藝期間，不會影響第二 II1-V族化合物層106下面的2-DEG的載流子溝道108中的載流子。對半導體結構100的電氣性能產生正面影響。因此，整個組件的產量將增加。在一些實施例中，金屬部件112的金屬層包括一種或多種導電材料。在至少一個實例中，該金屬層沒有金(Au)，但包括鈦(Ti)、氮化鈦(TiN)或鋁銅(AlCu)合金。在另ー實例中，該金屬層包括底部Ti/TiN層、底部Ti/TiN層上方的AlCu層、AlCu層上方的頂部Ti層。形成該金屬層的方法包括原子層沉積(ALD)或物理汽相沉積(PVD)エ藝。即使在金屬部件112中不使用Au，在矽襯底上的集成電路的生產線中也可以實施方法200。可以消除在矽製造過程中由Au產生的汙染問題。接下來，任選地，將保護層(未示出)沉積在金屬部件112和在介電保護層110的頂面上方。在一些實施例中，保護層包括介電材料，例如，SiO2或Si3N4。在一個實例中，保護層是Si3N4，並且通過實施等離子體增強化學汽相沉積(PECVD)方法來形成該保護層。圖4示出了在第一 II1-V族化合物層104和第二 II1-V族化合物層106中形成隔離區域114之後的結構100。隔離區域114將結構100中的HEMT與襯底102中的其他器件隔離。在一個實例中，通過具有氧或氮摻雜類型的注入エ藝形成隔離區域114。保護層覆蓋源極部件和漏極部件，保護源極部件和漏極部件防止在通過注入エ藝形成隔離區域114之後的退火エ藝期間曝光。圖5示出了在介電保護層110 (如果存在保護層，也位於保護層)中形成開ロ 116之後的結構100。在介電保護層110的頂面上方形成圖案化的掩模層(未示出)並且實施蝕刻エ藝從而去除介電保護層110的部分(如果存在保護層，則還去除了保護層的部分)。開ロ 116暴露第二 II1-V族化合物層106的頂面107的部分。將開ロ 116配置為用於稍後形成柵電極的位置。圖6示出了在操作204中沉積柵極介電層118之後的結構100。柵極介電層118沉積在介電保護層110上方，沿開ロ 116的內表面進行沉積並且沉積在第二 II1-V族化合物層106的暴露部分上方。柵極介電層118還沉積在源極部件和漏極部件的上方。在ー些實施例中，柵極介電層118的厚度在大約3nm到大約20nm的範圍內。在一些實例中，柵極介電層118包括:氧化娃、氮化娃、氧化鎵、三氧化ニ招、氧化鈧、氧化錯、氧化鑭、或者氧化鉿。在一個實施例中，柵極介電層118由原子層沉積(ALD)方法形成。ALD方法是基於依次使用化學汽相エ藝。主要ALD反應使用通常稱為前體的兩種化學物質。這些前體以一次ー個表面順序進行反應。通過反覆將生長表面暴露在前體中，沉積柵極介電層118。該ALD方法以高質量提供了柵極介電層118的均勻厚度。在一個實例中，柵極介電層118是氧化鋯。在一些實施例中，第一前體包括四(こ基甲基氨)鋯(TEMAZr)或氯化鋯(ZrCl4)。在一些實施例中，為了氧化第一前體材料以形成單層，第二前體包括氧氣。在一些實例中，第ニ前體包括臭氧(O3)、氧氣、水(H2O)、N2O或H2O-H2O2。在其他實施例中，柵極介電層118通過等離子體增強化學汽相沉積(PECVD)或者低壓化學汽相澱積(LPCVD)形成。圖7示出了在操作205中通過氟(F) 120處理柵極介電層118之後的結構100。經處理的柵極介電層119包括在第二 II1-V族化合物層106上的開ロ 116中的氟區段122。F原子増加了經處理的柵極介電層119(即，氟區段122)的介電常數。在HEMT的操作期間，電子可以在源極部件和漏極部件之間的柵極介電層118中流動。電子可以注入到柵極介電層119中。F注入(incorporation)防止電子被經處理的柵極介電層119俘獲。因此,結構100中的HEMT的閥值電壓(Vt)的穩定性得以提高。氟(F)處理還形成了內嵌在第二 II1-V族化合物層106中的氟區域124。由於圖案化的介電保護層110屏蔽F原子，使其無法穿透進入第二 II1-V族化合物層106中，因此氟區域124被限定在開ロ 116的下面。大部分氟區域124覆蓋氟區段122並位於氟區段122下方。氟區域124中的F原子提供較強的不遷移的負電荷並且有效地消耗載流子溝道108中的電子。在氟區域124下面生成載流子溝道108的耗盡區126。結構100中的HEMT從耗盡型HEMT轉換為增強型HEMT。載流子溝道108變為常閉，施加正柵極電壓從而導通該增強型HEMT的載流子溝道108。在一個實例中，通過注入エ藝使用氟處理結構100。在一些實施例中，注入エ藝中的多種摻雜劑包括F或BF2。注入エ藝的能量功率(energy power)是大約5Kev到大約20Kev。摻雜劑的劑量在大約lE12ion/cm2到大約lE15ion/cm2。氟區段122和氟區域124同時形成。在另ー個實例中，也通過注入エ藝使用包括F或BF2的氟處理結構100。摻雜劑的劑量是大約lE12ion/cm2到大約lE15ion/cm2。然而，注入エ藝的能量功率在大約IKev到大約IOKev的範圍內。柵極介電層118經處理以形成氟區段122。接下來，實施退火エ藝，從而進ー步驅動F原子以形成氟區域124。該退火エ藝的工作溫度在大約400°C到大約600°C的範圍內。在一個實施例中，將氟區域124保持在第二 II1-V族化合物層106中，即沒有與載流子溝道108接觸也沒有進ー步延伸到第一 II1-V族化合物層104中。這種結構防止F原子穿透進入第一 II1-V族化合物層104並且防止由操作增強型HEMT產生的負面影響。在又ー實例中，在包括CF4的等離子體環境中處理結構100。等離子體環境的操作功率小於300W。用於朝向結構100引導等離子自由基的偏置功率小於大約300W。處理柵極介電層118以形成氟區段122。接下來，實施退火エ藝進一步推動F原子以形成氟區域124。圖8示出了實施操作206之後的結構100，其中，在柵極介電層119的氟區段122上方形成柵電極128。柵電極128還位於耗盡區126上面的第二 II1-V族化合物層106的氟區域124的上方。在一個實例中，柵極電極層沉積在柵極介電層119上方並且過填充如圖7所示的開ロ 116。通過在柵電極層上方實施光刻和蝕刻エ藝，從而限定在源極部件和漏極部件之間的柵電極128。在一些實施例中，柵電極128包括導電材料層，導電材料層包括難熔金屬或其化合物，例如，鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、以及鎢(W)。在另ー實例中，柵電極128包括鎳(Ni)、金(Au)、銅(Cu)。本發明的各個實施例可以用於提高具有高電子遷移率電晶體(HEMT)的半導體結構的性能。例如，在常規方法中，蝕刻第二 II1-V族化合物層106的部分以形成增強型HEMT的凹槽。在蝕刻凹槽的過程中，相同襯底102上的半導體晶片區域中的蝕刻均勻性很難控制。不可能精確控制在相同的半導體晶片區域或者相同的襯底102中的每個HEMT的電氣性能。在本發明中，氟區域124消耗增強型HEMT的載流子溝道108中的電子。開ロ 116中的氟區域124消除了常規方法中的缺點。氟處理的柵極介電層119也提高了結構100中的HEMT的閥值電壓(Vt)的穩定性。金屬部件112不包括Au，但包括Al、T1、或Cu。即使在金屬部件112中不使用Au，仍可以在矽襯底上的集成電路的生產線中實施方法200，因為消除了在矽的製造エ藝中由Au產生的汙染問題。與在源極/漏極部件中具有Au的HEMT相比，可以降低根據本發明的HEMT的製造成本。都可以在相同的生產線中實施第二 II1-V族半導體化合物エ藝和矽製造エ藝。從而提高了定位不同產品的生產線的靈活性。本發明的一方面描述了ー種半導體結構。該半導體結構包括第一 II1-V族化合物層。第二 II1-V族化合物層設置在第一 II1-V族化合物層上方，並且第二 II1-V族化合物層的組成成分不同於第一 II1-V族化合物層的組成成分。載流子溝道位於第一 II1-V族化合物層和第二 II1-V族化合物層之間。源極部件和漏極部件設置在第二 II1-V族化合物層上方。柵電極設置在源極部件和漏極部件之間的第二 II1-V族化合物層上方。氟區域內嵌在柵電極下方的第二 II1-V族化合物層中。柵極介電層設置在第二 II1-V族化合物層上方。該柵極介電層具有氟區段，位於氟區域上方以及該柵電極的至少一部分下方。本發明的另一方面描述了ー種半導體結構。該半導體結構包括設置在襯底上方的GaN層。AlGaN層設置在GaN層上方。氟區域內嵌在AlGaN層中。源極部件和漏極部件設置在AlGaN層善法。柵電極設置在源極部件和漏極部件之間的AlGaN層上方。該柵電極位於氟區域的上方。柵極介電層的部分設置在柵電極和AlGaN層之間。柵極介電層的部分含有氟。本發明的又一方面還描述了ー種形成半導體結構的方法。該方法提供第一 II1-V族化合物層。在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層。載流子溝道位於第一 II1-V族化合物層和第二 II1-V族化合物層之間。在第二 II1-V族化合物層上方形成源極部件和漏極部件。在第二 II1-V族化合物層的部分上方沉積柵極電介質層。用氟處理第二 II1-V族化合物層的部分上方的柵極介電層。在源極部件和漏極部件之間的經處理的柵極介電層上方形成柵電扱。儘管已經詳細地描述了本實施例及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明主g和範圍的情況下，做各種不同的改變，替換和更改。而且，本申請的範圍並不僅限於本說明書中描述的エ藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發明，現有的或今後開發的用於執行與根據本發明所採用的所述相應實施例基本相同的功能或獲得基本相同結果的エ藝、機器、製造、材料組分、裝置、方法或步驟根據本發明可以被使用。因此，所附權利要求應該包括在這樣的エ藝、機器、製造、材料組分、裝置、方法或步驟的範圍內。
權利要求
1.一種半導體結構,包括: 第一 II1-V族化合物層； 第二 II1-V族化合物層，所述第二 II1-V族化合物層設置在所述第一 II1-V族化合物層上方，並且所述第二 II1-V族化合物層的組成成分不同於所述第一 II1-V族化合物層的組成成分，其中，載流子溝道位於所述第一 II1-V族化合物層和所述第二 II1-V族化合物層之間； 源極部件和漏極部件，所述源極部件和所述漏極部件設置在所述第二 II1-V族化合物層上方；柵電極，所述柵電極設置 在所述源極部件和所述漏極部件之間的所述第二 II1-V族化合物層的上方，其中，氟區域內嵌在所述柵電極下方的所述第二 II1-V族化合物層中；以及柵極介電層，所述柵極介電層設置在所述第二 II1-V族化合物層上方，所述柵極介電層具有氟區段，所述氟區段位於所述氟區域上方以及位於所述柵電極的至少一部分下方。
2.根據權利要求1所述的半導體結構，其中，所述柵電極下方的所述載流子溝道包括耗盡區。
3.根據權利要求1所述的半導體結構，其中，所述柵極介電層的厚度在大約3nm到大約20nm的範圍內。
4.根據權利要求1所述的半導體結構，其中，所述柵極介電層包括:氧化矽、氮化矽、氧化鎵、三氧化ニ鋁、氧化鈧、氧化鋯、氧化鑭、或者氧化鉿。
5.根據權利要求1所述的半導體結構，其中，所述氟區段與所述氟區域的大部分重疊。
6.根據權利要求1所述的半導體結構，其中，所述氟區域消耗所述載流子溝道的部分中的電子。
7.根據權利要求1所述的半導體結構，其中，所述柵電極包括鈦(Ti)、氮化鈦(TiN)、鈦鎢(Tiff)、鎢(W)、鎳(Ni)、金(Au)、或銅(Cu)。
8.根據權利要求1所述的半導體結構，進一歩包括:介電保護層，所述介電保護層位於所述柵極介電層下方並且位於所述第二 II1-V族化合物層上方。
9.一種半導體結構,包括: 氮化鎵(GaN)層，設置在襯底上方； 氮化鋁鎵(AlGaN)層，設置在所述GaN層上方，其中，氟區域內嵌在所述AlGaN層中； 源極部件和漏極部件，被間隔開並且設置在所述AlGaN層上方； 柵電極，設置在所述源極部件和所述漏極部件之間的所述AlGaN層上方，其中，所述柵電極覆蓋所述氟區域；以及 柵極介電層的部分，設置在所述柵電極和所述AlGaN層之間，其中，所述柵極介電層的部分含有氟。
10.一種形成半導體結構的方法，所述方法包括: 在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層，其中，載流子溝道位於所述第一 II1-V族化合物層和所述第二 II1-V族化合物層之間； 在所述第二 II1-V族化合物層上方形成源極部件和漏極部件； 在所述第二 II1-V族化合物層的部分上方沉積柵極介電層； 利用氟處理所述第二 II1-V族化合物層的部分上方的所述柵極介電層；以及在所述源極部件和所述漏極 部件之間的經處理的柵極介電層上方形成柵電扱。
全文摘要
一種半導體結構包括第一III-V族化合物層。第二III-V族化合物層設置在第一III-V族化合物層上方，並且第二III-V族化合物層的組成成分不同於第一III-V族化合物層的組成成分。載流子溝道位於第一III-V族化合物層和第二III-V族化合物層之間。源極部件和漏極部件設置在第二III-V族化合物層上方。柵電極設置在源極部件和漏極部件之間的第二III-V族化合物層的上方。氟區域內嵌在柵電極下方的第二III-V族化合物層中。柵極介電層設置在第二III-V族化合物層上方。柵極介電層具有氟區段，該氟區段位於氟區域上方以及柵電極的至少一部分下方。本發明還提供了高電子遷移率電晶體及其形成方法。
文檔編號H01L29/778GK103094335SQ201210042249
公開日2013年5月8日 申請日期2012年2月22日 優先權日2011年10月31日
發明者黃敬源, 遊承儒, 姚福偉, 許竣為, 餘俊磊, 熊志文, 楊富智 申請人:臺灣積體電路製造股份有限公司