微型顯示器像素單元及其製作方法

2023-10-06 21:00:44 2

專利名稱：微型顯示器像素單元及其製作方法
技術領域：
本發明涉及半導體製造技術，尤其是一種製作微型顯示器(microdisplay)像素單元(pixel cell)及其製作方法，尤指一種具有金屬-絕緣層-金屬(Metal-Insulator-Metal，MIM)電容的像素單元(pixel cell)的製作方法。
背景技術：
在現今的平面顯示器(display)技術中，等離子顯示器(plasma displaypanel，PDP)面板以及液晶顯示器(liquid crystal display，LCD)面板可以說是兩大主流，此二者均由無數個被稱作像素單元(pixel cell)的顯示格點所構成。前者是應用於較大尺寸的市場，但因量產技術尚未突破，成本仍高，距離普及化仍有一段距離；後者則以近年來頗為盛行的薄膜電晶體型液晶顯示器(thin-film transistor LCD，TFT LCD)作為代表，主要應用於17英寸以下的市場，然而在製作薄膜電晶體型液晶顯示器時，薄膜電晶體容易發生缺陷而使得液晶顯示器產品最後產生點缺陷或線缺陷，故需輔以各種補償(compensate)技術來維持高生產良率(yield)。
微型顯示器(microdisplay)是一種使用矽晶片(silicon chip)作為基底(substrate)材料的顯示器，並利用標準的CMOS製程在矽晶片之上製作出像素單元陣列(pixel cell matrix)、驅動集成電路(integrated driver)以及其他電子元件，其優點是可以完全採用CMOS半導體製程。由於CMOS半導體製程已經是一種非常成熟的工業技術，故可通過它來製作出與液晶顯示器相比穩定性(stability)更高且信賴度(reliability)更高的產品，同時又可以縮小每一個像素間距(pixel pitch)至10μm之下，並因此而得到較高的解析度(resolutions)。若與等離子顯示器相比，則在成本上又有絕對的優勢，其不僅具有微型顯示器的各種優點，而且在輔以適當投影技術(projection technology)之前提之下，又可以被廣泛應用於大尺寸的市場，故近年來吸引不少大廠投入研發的矽晶液晶(liquid crystal on silicon，LCOS)顯示面板，是顯示器族群中最具潛力的一種產品。
請參考圖1，圖1為習知矽晶液晶顯示面板像素單元(pixel cell)10的布局示意圖。習知矽晶液晶顯示面板像素單元10由一電晶體方塊(block)18以及設於電晶體方塊18兩側分別包含有二像素電容的上極板(pixel captop plate)20以及一像素電容的下極板(pixel cap bottom plate)22的像素電容所構成。
電晶體方塊18另包含有四個電晶體16，亦即電晶體方塊18包含有兩電連接於一字元線(未顯示)的多晶矽柵極12，且每一多晶矽柵極12橫跨於兩主動區域(active area)14。其中，各主動區域14上方皆形成有一漏極接觸插塞(contact plug)a以電連接至一影像信號線(video data line)(未顯示)，以及二源極接觸插塞b以分別電連接至一上極板(pixel cap top plate)20。而每一多晶矽柵極12上形成有一列選擇接觸插塞(row select contactplug)c以電連接至一列選擇線(row select line)，也就是前述的該字元線。此外，上極板20以及下極板22上方另形成有一接觸插塞d以及一接觸插塞e，以分別電連接至源極接觸插塞b以及接地(ground)。
請參考圖2至圖7，圖2至圖7為習知製作一矽晶液晶(liquid crystalon silicon，LCOS)顯示面板像素單元(pixel cell)72的方法示意圖，且圖2至圖7均沿著圖1的A-A′剖面的示意圖。如圖2所示，習知技術中的矽晶液晶顯示面板像素單元72製作於一半導體晶片30之上。半導體晶片30包含有一P型矽基底32，複數個絕緣物34設於P型矽基底32表面，用來定義出各元件的主動區域(active area)14。其中，絕緣物34通常為一利用區域氧化法(local oxidation，LOCOS)所形成的場氧化層(field oxidelayer)或淺溝隔離(STI)。
如圖3所示，首先進行若干清洗(cleaning)製程，接著利用一低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)製程，以於P形矽基底32之上均勻沉積一第一多晶矽(polysilicon)層36。其中LPCVD製程的條件是以矽甲烷(silane，SiH4)為反應氣體，溫度設定在攝氏575度至650度之間，壓力約為0.3至0.6託耳(torr)。
然後如圖4所示，在第一多晶矽層36表面塗布一第一光阻層38，並進行一第一微影(photolithography)製程，以於第一光阻層38中定義出二像素電容的下極板(pixel capacitor bottom plate)圖案41。隨後再進行一幹蝕刻(dry etch)製程，沿著所定義的下極板圖案41垂直向下去除第一多晶矽層36，直至絕緣物34表面，以形成二像素電容的下極板42。最後去除第一光阻層38。
如圖5所示，接著利用一熱氧化法(thermal oxidation)，以於主動區域14表面形成一由二氧化矽(SiO2)所構成的柵氧化層44，並同時於二像素電容的下極板42的表面上分別形成一電容介電層45。之後同樣利用LPCVD方法於P型矽基底32表面形成一第二多晶矽層46，並覆蓋於二像素電容的下極板42的表面。
隨後如圖6所示，於第二多晶矽層46表面形成一第二光阻層48，再進行一第二微影(photolithography)製程，以於第二光阻層48之中形成一電晶體柵極圖案49以及二像素電容的上極板圖案51。接著進行一非等向性幹蝕刻製程，去除未被第二光阻層48所覆蓋的第二多晶矽層46，直至柵氧化層44以及電容介電層45表面，以同時形成電晶體柵極52以及像素電容的上極板54。最後去除第二光阻層48。其中，上極板54、下極板42以及電容介電層45，即構成一個完整的像素電容58。
如圖7所示，然後利用一第三光阻層(未顯示)以及一離子植入製程，於電晶體柵極52兩側的P型矽基底32內，形成電晶體的源極/漏極(source/drain，S/D)63、64。接著於P型矽基底32之上，全面形成一介電層66，然後再利用一黃光暨蝕刻製程，於介電層66之中形成複數個接觸洞68，直至柵極52表面，用來當作一列選擇接觸插塞(row select contactplug)c，以電連接至後續所形成的列選擇線(row select line)。在形成接觸洞68之後，可先對介電層66進行一化學機械研磨製程(chemicalmechanical polishing process，CMP process)，以增加介電層66的平坦(planarization)度，並降低後續進行接觸洞的黃光暨蝕刻製程時的困難度。
最後再繼續進行一些後段製程(back end process)，如接觸插塞(contact plug)製程以及金屬內連線(metal interconnects)製程等的金屬化(metallization)製程，以分別形成列選擇線、金屬間介電層(IMD)、漏極接觸插塞(contact plug)a、源極接觸插塞b、接觸插塞d、接觸插塞e以及影像信號線(video data line)，完成矽晶液晶顯示面板像素單元72的製作。
然而，在習知設計中，由於像素電容位於電晶體的兩邊，並與電晶體佔用同一平面，此種設計，就縮小(shrinkage)晶片尺寸的觀點而言，造成了相當大的限制，而且就降低雜訊(noise)的觀點而言，因為其間各式電連接導線的長度無法縮短，故亦無法作有效的改善。此外，又由於像素電容的上極板與像素電容的下極板均由多晶矽所構成，所以在蝕刻這兩層多晶矽層時，往往因為蝕刻均勻性以及蝕刻停止層等的製程參數的影響，而容易有錯差(mismatch)或有蝕刻殘餘物(residue)存在的問題發生，造成電容的電性偏離理想值。
可是若以金屬材質來取代電容的上、下極板，即使蝕刻的問題可被有效改善，而且其導電性較好的金屬又可以同時降低雜訊，但是卻又衍生出新的問題。因為在後續的高溫製程中，如果周圍的環境中有氧氣(oxygen)存在，金屬層的表面將會被氧化，進而造成金屬層與其他材質接觸時的剝離(peeling)問題。此外，在上述的習知製程中，電晶體的柵極經由蝕刻第二多晶矽層才形成，柵極的預定位置經過兩次蝕刻製程，多少也影響到最後形成柵極的品質。因此，如何發展出一種新的矽晶液晶顯示面板像素單元設計，以及配合此新設計的製程，以解決上述問題，便成為十分重要的課題。

發明內容
因此，本發明的主要目的在於提供一種矽晶液晶顯示面板像素單元的設計及其製作方法，以形成一種具有金屬-絕緣層-金屬(metal-Insulator-Metal，MIM)電容的像素單元(pixel cell)，進而解決上述問題。
在本發明的最佳實施例中，本發明是先提供一定義有複數個主動區域(active area)的半導體基底(substrate)，且各該主動區域(active area)周圍皆隔絕以一絕緣物，接著於該半導體基底上形成至少一柵極，且該柵極覆蓋住部分的該主動區域。隨後於未被該柵極所覆蓋的該主動區域中分別形成複數個源極/漏極(source/drain)，並於該半導體基底上形成一第一介電層並覆蓋住該柵極、該源極/漏極以及該絕緣物。然後於該第一介電層上形成至少一像素電容的上極板(pixel cap top plate)，且該上極板表面另形成一電容介電層。最後於該第一介電層上形成至少一像素電容的下極板(pixel cap bottom plate)並覆蓋住於該上極板。
由於本發明的像素電容位於電晶體之上方，不須額外佔用平面空間，故可以大幅縮小晶片尺寸。同時因為採用阻值較低的金屬作為像素電容之上、下極板，而掃描線又是直接與電晶體柵極相接觸，故可以降低雜訊產生，不但製程溫度較低，又能避免於蝕刻多晶矽層時發生錯差(mismatch)以及多晶矽極板邊緣殘餘物的問題，而且像素電容之上、下極板的線性度(linearity)，亦較習知技術為佳。此外，由於上、下極板不似習知技術中緊鄰於電晶體柵極，因此可有效抑制其間的耦合效應(coupling effect)，也不容易造成電位差。另外，本發明的電晶體的柵極經由一次蝕刻形成，所以柵極的品質也較容易控制。


圖1為習知矽晶液晶顯示面板像素單元的布局示意圖；圖2至圖7為習知製作一矽晶液晶顯示面板像素單元的方法示意圖；圖8為本發明中矽晶液晶顯示面板像素單元的布局示意圖；圖9至圖14為本發明中製作一矽晶液晶顯示面板像素單元的方法示意圖。
圖示的符號說明10液晶顯示面板像素單元 12多晶矽柵極14擴散區16電晶體18電晶體方塊20電容上極板21電容下極板30半導體晶片32P型矽基底 34絕緣層36第一多晶矽層 38光阻層41下極板圖案42下極板44柵氧化層 46第二多晶矽層48第二光阻層51上極板圖案52電晶體柵極54下極板56電容介電層58像素電容62電晶體63源極64漏極 66介電層68接觸洞72矽晶液晶顯示面板像素單元100液晶顯示面板像素單元102多晶矽柵極104擴散區 106電晶體108電晶體方塊 110電容上極板112電容下極板 200半導體晶片202P型矽基底 204絕緣層206柵氧化層208第一多晶矽層212第一光阻層 213柵極圖案214柵極215源極216漏極218第一介電層221接觸洞 222接觸插塞224轉接墊 226第二介電層228上極板 232第三介電層234第二光阻層 235電容介電層圖案236電容介電層 242下極板244像素電容246矽晶液晶顯示面板像素單元具體實施方式
請參考圖8，圖8為本發明中矽晶液晶顯示面板像素單元(pixelcell)100的布局示意圖。本發明的矽晶液晶顯示面板像素單元(pixelcell)100由一電晶體方塊(block)108以及設於電晶體方塊108上方的四像素電容的上極板(pixel cap top plate)110以及一像素電容的下極板(pixelcap bottom plate)112所構成的像素電容。
電晶體方塊108另包含有四個電晶體106，亦即電晶體方塊108包含有兩電連接於一字元線(未顯示)的多晶矽柵極102，且每一多晶矽柵極102橫跨於兩主動區域(active area)104。其中，各主動區域104上方皆形成有一漏極接觸插塞(contact plug)a′以電連接至一影像信號線(video data line)(未顯示)，以及二源極接觸插塞b′以分別電連接至一上極板(pixel cap topplate)110。而每一多晶矽柵極102上形成有一列選擇接觸插塞(row selectcontact plug)c′以電連接至一列選擇線(row select line)，也就是前述的該字元線。此外，下極板112另電連接有複數個接地(ground)的接觸插塞e′。
請參考圖9至圖14，圖9至圖14為本發明中製作一矽晶液晶(liquidcrystal on silicon，LCOS)顯示面板像素單元(pixel cell)246的方法示意圖，且圖9至圖14均沿著圖8的A-A′剖面的示意圖。如圖9所示，本發明的矽晶液晶顯示面板像素單元246製作於一半導體晶片200之上。半導體晶片200包含有一P型矽基底202，複數個絕緣物204設於P型矽基底202表面，用來定義出各元件的主動區域(active area)104。其中，絕緣物204通常為一利用區域氧化法(local oxidation，LOCOS)所形成的場氧化層(field oxide layer)或淺溝隔離(STI)。
如圖10所示，首先進行若干清洗(cleaning)製程，接著利用一熱氧化法(thermal oxidation)於半導體晶片200的各主動區域104表面形成一材質為二氧化矽(SiO2)的柵氧化層(gate oxide layer)206。然後於一CVD反應器中，對半導體晶片200進行一低壓化學氣相沉積(low pressure chemicalvapor deposition，LPCVD)製程，以於P形矽基底202之上均勻沉積一第一多晶矽(polysilicon)層208。其中該LPCVD製程的條件是以矽甲烷(silane，SiH4)為反應氣體，溫度設定在攝氏575度至650度之間，而壓力約為0.3至0.6託耳(torr)。
然後在第一多晶矽層208表面塗布一第一光阻層212，並進行一第一微影(photolithography)製程，以於第一光阻層212之中定義出電晶體的柵極圖案213。接著再進行一第一幹蝕刻(dry etch)製程，沿著所定義的柵極圖案213垂直向下去除第一多晶矽層208，直至絕緣物204以及柵氧化層206表面，以形成電晶體(未顯示)的柵極214。最後去除第一光阻層212。
隨後如圖11所示，利用一光阻層(未顯示)以及一離子植入製程，於電晶體柵極214兩側的P型矽基底202內，形成電晶體(未顯示)的源極/漏極(source/drain，S/D)215、216。接著於電晶體柵極214以及絕緣物204之上，全面形成一第一介電層218。其中，第一介電層218由二氧化矽或二氧化矽及氮化矽(Si3N4)的夾層所構成，二氧化矽，可以利用化學氣相沉積(chemical vapor deposition，CVD)製程、等離子增強化學氣相沉積(plasmaenhanced chemical vapor deposition，PECVD)製程或是四乙氧基矽烷(TEOS)來形成，氮化矽，則可以利用等離子增強化學氣相沉積製程來形成。
然後再利用一接觸洞黃光暨蝕刻製程(photo-etching-process，PEP)，於第一介電層218內形成一直達電晶體柵極214的接觸洞221，在形成接觸洞221之前，可選擇性的先對第一介電層218進行一化學機械研磨製程(chemical mechanical polishing process，CMP process)，以增加第一介電層218的平坦(planarization)度，並降低接觸洞黃光暨蝕刻製程時的困難度。隨後進行一鎢(tungsten，W)的沉積製程，使鎢金屬層(未顯示)填滿接觸洞221，並覆蓋於第一介電層218的表面，接著再進行一化學機械研磨製程，使鎢金屬層的表面與第一介電層218切齊，以形成接觸插塞222。
最後進行一金屬沉積製程以及一黃光暨蝕刻製程，以於接觸洞221之上方形成一由金屬所構成的列選擇線(row select line)224。其中，值得注意的是，上述的接觸洞221、接觸插塞222以及列選擇線224亦可利用一雙鑲嵌製程(dual damascene process)來完成，而且在本發明中，各該化學機械研磨(CMP)均為一選擇性的製程。此外，本發明亦可於形成柵極214(即圖8中的柵極102)的微影製程中，同時定義出柵極214以及一電連接柵極214的列選擇線(未顯示)，以直接形成相連接的柵極214以及列選擇線，然後再利用自行對準矽化物(self-aligned silicide，salicide)來降低柵極214、列選擇線以及源極/漏極215、216表面的片電阻(sheet resistance，Rs)。
如圖12所示，隨後於列選擇線224以及第一介電層218之上，全面形成一第二介電層226。第二介電層226由二氧化矽或二氧化矽及氮化矽(Si3N4)的夾層所構成，二氧化矽，可以利用化學氣相沉積(chemical vapordeposition，CVD)製程、等離子增強化學氣相沉積(plasma enhancedchemical vapor deposition，PECVD)製程或是四乙氧基矽烷(TEOS)來形成，氮化矽，則可以利用等離子增強化學氣相沉積製程來形成。
如圖13所示，接著利用一物理氣相沉積(physical vapor deposition，PVD)製程，於第二介電層226的表面形成一第二金屬層(未顯示)。第二金屬層由鈦(titanium，Ti)、氮化鈦(titanium nitride，TiN)、鋁(aluminum，Al)、銅(Cu)或是上述各物的合金所構成，而且形成第二金屬層(未顯示)的製程溫度較習知技術中形成多晶矽層的製程溫度為低，通常約在200至400℃之間。
然後對該第二金屬層進行一黃光暨蝕刻製程，以形成像素電容的上極板228。隨後再進行一沉積製程，先於像素電容的上極板228以及第二介電層226之上形成一由二氧化矽或氮化矽(Si3N4)所構成的第三介電層232，接著於第三介電層232之上形成一第二光阻層234，並於第二光阻層234之中形成一電容介電層圖案235。之後再進行一第二幹蝕刻製程，去除未被第二光阻層234所覆蓋的第三介電層232，只保留像素電容上極板228周圍的第三介電層232，以形成電容介電層236。最後去除第二光阻層234。
隨後如圖14所示，於第二介電層226與電容介電層236的表面形成一圖案化的第三金屬層。第三金屬層由鈦(titanium，Ti)、氮化鈦(titaniumnitride，TiN)、鋁(aluminum，Al)、銅(Cu)或是上述各物的合金所構成，用來作為像素電容的下極板242。其中，上極板228、下極板242以及電容介電層236，即構成一完整的像素電容244。
其中值得注意的是，在形成完選擇線(row select line)224之後，本發明的方法另須進行一接觸插塞以及金屬導線製程，用來於第二介電層226與第一介電層218之中形成複數個漏極接觸插塞(contact plug)a′以及影像資料線(video data line)(未顯示)，以將漏極216經由漏極接觸插塞(cortact plug)a′電連接至該影像資料線(未顯示)，而且在形成上極板(pixel cap top plate)228(即圖8中的上極板110)之前，本發明的方法亦須另外進行一接觸插塞製程，以於第二介電層226以及第一介電層218之中，形成複數個源極接觸插塞b′，用來電連接電晶體的源極215以及上極板228。此外，在完成下極板242(即圖8中的下極板112)的製程之前或之後，本發明的方法也包含有一接觸插塞製程，用來形成複數個接觸插塞e′以將下極板242接地，完成液晶矽晶顯示面板像素單元246的製作。
由於本發明的像素電容位於電晶體之上方，不須額外佔用平面空間，故可以大幅縮小晶片尺寸達45％。同時因為採用阻值較低的金屬作為像素電容的上、下極板，而掃描線(scan line)又是直接與電晶體柵極相接觸，故可以降低雜訊產生，不但製程溫度較低，又能避免於蝕刻多晶矽層時發生錯差(mismatch)以及多晶矽極板邊緣殘餘物的問題，而且像素電容的上、下極板的線性度(linearity)，亦較習知技術為佳。此外，由於上、下極板不似習知技術中緊鄰於電晶體柵極，因此可有效抑制其間的耦合效應(couplingeffect)，也不容易造成電位差。另外，本發明的電晶體的柵極經由一次蝕刻形成，所以柵極的品質也較容易控制。
相較於習知矽晶液晶顯示面板像素單元的製作方法，本發明的製程不但可大幅提高積集度(integration)以及金屬電容的線性度(linearity)，而且能有效降低雜訊以及耦合效應，同時解決習知製程中蝕刻多晶矽層時發生錯差(mismatch)以及極板邊緣殘餘物的問題。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.一種製作微型顯示器的像素單元的方法，其特徵是該方法包含有下列步驟提供一定義有複數個主動區域的半導體基底；於該半導體基底上依序形成一柵氧化層以及一柵極導電層；對該柵極導電層進行一黃光暨蝕刻製程，以於該半導體基底之上形成至少一柵極，且該柵極覆蓋住部分的該主動區域；於未被該柵極所覆蓋的該主動區域中分別形成複數個漏極/源極；於該半導體基底上形成一第一介電層並覆蓋住該柵極以及該漏極/源極；於該第一介電層中形成至少一電連接至該柵極的列選擇接觸插塞；於該第一介電層上形成至少一列選擇線，並通過該列選擇接觸插塞而電連接至該柵極；於該第一介電層上形成一第二介電層並覆蓋住該列選擇線；於該第二介電層上形成至少一像素電容的上極板；於該上極板表面形成一電容介電層；以及於該第二介電層上形成至少一像素電容的下極板並覆蓋住於該上極板。
2.如權利要求1所述的方法，其特徵是該柵極導電層為一多晶矽層。
3.如權利要求1所述的方法，其特徵是該第一介電層與該第二介電層中另形成有至少一第一接觸插塞，用來電連接該源極以及該上極板。
4.如權利要求1所述的方法，其特徵是該第一介電層與該第二介電層中另形成有至少一第二接觸插塞，用來電連接該漏極至一影像資料線。
5.如權利要求1所述的方法，其特徵是該列選擇線由金屬所構成，用來當作該微型顯示器中的掃描線。
6.如權利要求1所述的方法，其特徵是該下極板以及該上極板均由金屬所構成。
7.如權利要求6所述的方法，其特徵是形成該下極板以及該上極板的金屬材料包含有鈦、氮化鈦、鋁、銅或上述各物的合金。
8.如權利要求1所述的方法，其特徵是該像素單元由二該柵極、二共用的該漏極、四該源極、四該上極板以及一該下極板由下至上依序堆疊所構成。
9.如權利要求1所述的方法，其特徵是該微型顯示器為一反射式液晶投影顯示器。
10.一種製作微型顯示器的像素單元的方法，其特徵是該方法包含有下列步驟提供一定義有複數個主動區域的半導體基底；於該半導體基底上形成至少一柵極，且該柵極覆蓋住部分的該主動區域；於未被該柵極所覆蓋的該主動區域中分別形成複數個漏極/源極；於該半導體基底上形成一第一介電層並覆蓋住該柵極以及該漏極/源極；於該第一介電層上形成至少一像素電容的上極板；於該上極板表面形成一電容介電層；以及於該第一介電層上形成至少一像素電容的下極板並覆蓋住於該上極板。
11.如權利要求10所述的方法，其特徵是形成該柵極的方法另包含有下列步驟於該半導體基底上依序形成一柵氧化層以及一多晶矽層；以及對該多晶矽層進行一黃光暨蝕刻製程，以於該半導體基底之上同時形成至少一柵極以及至少一電連接該柵極的列選擇線，且該柵極覆蓋住部分的該主動區域。
12.如權利要求10所述的方法，其特徵是該第一介電層下方另包含有一第二介電層，覆蓋於該柵極以及該漏極/源極以及之上。
13.如權利要求12所述的方法，其特徵是另包含有下列步驟於該第二介電層中形成至少一電連接至該柵極的列選擇接觸插塞；於該第二介電層上形成至少一列選擇線，並通過該列選擇接觸插塞而電連接至該柵極；以及形成該第一介電層，並覆蓋住該列選擇線。
14.如權利要求13所述的方法，其特徵是該列選擇線由金屬所構成，用來當作該微型顯示器中的掃描線。
15.如權利要求10所述的方法，其特徵是該下極板以及該上極板均由金屬材料所構成，且該金屬材料包含有鈦、氮化鈦、鋁、銅或上述各物的合金。
16.如權利要求10所述的方法，其特徵是該第一介電層與該第二介電層中另形成有至少一第一接觸插塞，用來電連接該源極以及該上極板。
17.如權利要求10所述的方法，其特徵是該第一介電層與該第二介電層中另形成有至少一第二接觸插塞，用來電連接該漏極至一影像資料線。
18.如權利要求10所述的方法，其特徵是該像素單元由二該柵極、二共用的該漏極、四該源極、四該上極板以及一該下極板由下至上依序堆疊所構成。
19.如權利要求10所述的方法，其特徵是該微型顯示器為一反射式液晶投影顯示器。
20.一種微型顯示器的像素單元元件，其特徵是該元件包含有一定義有複數個主動區域的半導體基底；至少一柵極，且該柵極覆蓋住部分的該主動區域；至少一漏極/源極，且該漏極/源極分別位於未被該柵極所覆蓋的該主動區域中；一第一介電層覆蓋於該柵極以及該漏極/源極之上，且該第一介電層中包含至少一電連接至該柵極的列選擇接觸插塞；至少一列選擇線，該列選擇線位於該第一介電層之上，並通過該列選擇接觸插塞而被電連接至該柵極；一第二介電層，該第二介電層位於該第一介電層之上，且該第二介電層覆蓋住該列選擇線；至少一像素電容的上極板，且該像素電容的上極板位於該第二介電層之上；至少一電容介電層，且該電容介電層位於該上極板的表面；以及至少一像素電容的下極板，該電容的下極板位於該第二介電層之上，且該電容的下極板覆蓋住該上極板以及該電容介電層。
21.如權利要求20所述的元件，其特徵是該柵極包含有一柵氧化層、一多晶矽層或一金屬矽化物層。
22.如權利要求20所述的元件，其特徵是該第一介電層與該第二介電層中另包含有至少一第一接觸插塞，用來電連接該源極以及該上極板。
23.如權利要求20所述的元件，其特徵是該第一介電層與該第二介電層中另包含有至少一第二接觸插塞，用來電連接該漏極至一影像資料線。
24.如權利要求20所述的元件，其特徵是該列選擇線由金屬所構成，用來當作該微型顯示器中的掃描線。
25.如權利要求20所述的元件，其特徵是該下極板以及該上極板均由金屬所構成。
26.如權利要求25所述的元件，其特徵是構成該下極板以及該上極板的金屬材料包含有鈦、氮化鈦、鋁、銅或上述各物的合金。
27.如權利要求20所述的元件，其特徵是該像素單元由二該柵極、二共用的該漏極、四該源極、四該上極板以及一該下極板由下至上依序堆疊所構成。
28.如權利要求20所述的元件，其特徵是該微型顯示器為一反射式液晶投影顯示器。
全文摘要
一種微型顯示器像素單元及其製作方法，該方法先提供一定義有複數個主動區域的半導體基底，接著於該半導體基底上形成至少一柵極，且該柵極覆蓋住部分的該主動區域；隨後於未被該柵極所覆蓋的該主動區域中分別形成複數個漏極/源極，並於該半導體基底上形成一第一介電層並覆蓋住該柵極以及該漏極/源極；然後於該第一介電層上形成至少一像素電容的上極板，且該上極板表面另形成一電容介電層；最後於該第一介電層上形成至少一像素電容的下極板並覆蓋住於該上極板；本發明不但可大幅提高積集度以及金屬電容的線性度，而且能有效降低雜訊以及耦合效應，同時解決習知製程中蝕刻多晶矽層時發生錯差以及極板邊緣殘餘物的問題。
文檔編號G02F1/136GK1427450SQ0215551
公開日2003年7月2日 申請日期2002年12月9日 優先權日2001年12月19日
發明者張光曄, 郭國運 申請人:聯華電子股份有限公司