產品測試電路的製作方法
2023-12-09 14:10:01
產品測試電路的製作方法
【專利摘要】本發明提出了一種產品測試電路，產品測試電路包括脈衝電路、測試電路和換相單元，其電路結構簡單，佔用面積較小，可以固定多個產品測試電路在針卡上，實現對半導體晶片的多晶測試，有利於降低生產成本，若產品測試電路出現問題時，也十分容易進行問題分析，提高工作效率。
【專利說明】產品測試電路
【技術領域】
[0001]本發明涉及半導體製造領域，尤其涉及一種產品測試電路。
【背景技術】
[0002]半導體晶片在生產完成之後，通常需要對半導體晶片進行一系列的性能測試，例如晶圓可靠性測試(Wafer Acceptance Test, WAT)等。為了檢測所述半導體晶片的某一性能參數，通常需要在針卡(Prober Card)上固定相應的電器元件,組成測試電路對所述半導體晶片進行相應的測試。
[0003]然而，傳統的測試電路十分複雜，具有很多電路元件，若出現問題時，除錯過程將十分複雜和困難；此外，一個傳統的測試電路也十分佔據面積，由於針卡的面積十分有限，因此一個針卡上無法固定多個測試電路，即無法實現對半導體晶片進行多晶(Die)測試，若需要進行多晶測試，則需要使用大量的針卡，不利於降低生產成本。
[0004]因此，本領域技術人員應儘快上述存在的技術問題。
【發明內容】
[0005]本發明的目的在於提供一種產品測試電路，具有結構簡單，佔用面積小等優點。
[0006]為了實現上述目的，本發明提出了一種產品測試電路，用於對半導體晶片進行性能測試，所述電路包括:
[0007]脈衝電路，用於提供脈衝信號；
[0008]測試電路，根據所述脈衝信號對所述半導體晶片進行性能測試；
[0009]換相單元，用於對所述測試電路的電流進行換相處理。
[0010]進一步的，所述脈衝電路包括脈衝發生器和MOS管，所述脈衝發生器一端與所述MOS管的柵極相連，所述MOS管的漏極接地，所述MOS管的源極連接一測試端SRl。
[0011]進一步的，所述測試電路包括一電源和電容，所述電源和電容並聯，且所述電源和電容的負極均接地，所述電源和電容的正極連接另一測試端SR2。
[0012]進一步的，所述換相單元設於所述測試電路中，連接在所述電源和MOS管或電容和MOS管之間。
[0013]進一步的，所述換相單元為單刀雙擲MOS開關。
[0014]進一步的，所述半導體晶片連接於所述測試端SRl和測試端SR2之間。
[0015]進一步的，所述產品測試電路用於對半導體晶片的電流進行檢測。
[0016]與現有技術相比，本發明的有益效果主要體現在:產品測試電路包括脈衝電路、測試電路和換相單元，其電路結構簡單，佔用面積較小，可以固定多個產品測試電路在針卡上，實現對半導體晶片的多晶測試，有利於降低生產成本，若產品測試電路出現問題時，也十分容易進行問題分析，提高工作效率。
【專利附圖】
【附圖說明】[0017]圖1為本發明一實施例中產品測試電路的電路示意圖。
【具體實施方式】
[0018]下面將結合示意圖對本發明的產品測試電路進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對於本領域技術人員的廣泛知道，而並不作為對本發明的限制。
[0019]為了清楚，不描述實際實施例的全部特徵。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發明由於不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是複雜和耗費時間的，但是對於本領域技術人員來說僅僅是常規工作。
[0020]在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0021]請參考圖1，在本實施例中，提出了一種產品測試電路，用於對半導體晶片進行性能測試，所述電路包括:
[0022]脈衝電路，用於提供脈衝信號；
[0023]在本實施例中，所述脈衝電路包括脈衝發生器PG和MOS管M，所述脈衝發生器PG一端與所述MOS管M的柵極相連，所述MOS管M的漏極接地，所述MOS管M的源極連接一測試端SRl+或者SRl-;所述脈衝發生器PG可以根據具體需求發送具有預定脈衝寬度、時間的脈衝信號，脈衝信號能夠使所述MOS管M按照脈衝信號的脈衝寬度和時間等進行導通。
[0024]測試電路，根據所述脈衝信號對所述半導體晶片進行性能測試；
[0025]所述測試電路包括一電源V和電容C，所述電源V和電容C並聯，且所述電源V和電容C的負極均接地，所述電源V和電容C的正極連接另一測試端SR2+或者SR2-;在MOS管M導通之前，所述電源V會對所述電容C進行充電，這樣在所述MOS管M導通的時候可以增加瞬時電流，防止MOS管M導通時間太短(甚至僅為幾微秒)，電流無法達到預定要求。
[0026]換相單元，用於對所述測試電路的電流進行換相處理。
[0027]所述半導體晶片(圖未示出)連接於所述測試端SRl和測試端SR2之間；所述換相單元Jl和換相單元J2設於測試電路中，連接在所述電源V、電容C和MOS管M之間，由於測試時，測試電路的電流需要進行換相，即連接在所述半導體晶片兩端的測試端子SRl和SR2的正負發生變化即可，因此需要採用單刀雙擲MOS開關作為換相單元對電流進行換相處理，同時，採用MOS開關不會對測試電路的電流產生影響。
[0028]所述產品測試電路用於對半導體晶片的電流進行檢測，具體檢測時，由所述脈衝發生器PG提供周期性脈衝信號周期性使所述MOS管M導通，從而檢測經過所述半導體晶片的電流值的大小和存在電流的時間等數據，進而做到對半導體晶片進行性能檢測。
[0029]若對半導體晶片進行多晶測試，只需要將本實施例提出的產品測試電路多個固定在同一針卡上即可。
[0030]其中，電壓V、電容C以及脈衝發生器PG提供的脈衝信號等均可以根據具體的測試要求進行選擇，在此不作限定。
[0031]綜上，在本發明實施例提供的產品測試電路中，產品測試電路包括脈衝電路、測試電路和換相單元，其電路結構簡單，佔用面積較小，可以固定多個產品測試電路在針卡上，實現對半導體晶片的多晶測試，有利於降低生產成本，若產品測試電路出現問題時，也十分容易進行問題分析，提高工作效率。
[0032]上述僅為本發明的優選實施例而已，並不對本發明起到任何限制作用。任何所屬【技術領域】的技術人員，在不脫離本發明的技術方案的範圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬於本發明的保護範圍之內。
【權利要求】
1.一種產品測試電路，用於對半導體晶片進行性能測試，所述電路包括: 脈衝電路，用於提供脈衝信號； 測試電路，根據所述脈衝信號對所述半導體晶片進行性能測試； 換相單元，用於對所述測試電路的電流進行換相處理。
2.如權利要求1所述的產品測試電路，其特徵在於，所述脈衝電路包括脈衝發生器和MOS管，所述脈衝發生器一端與所述MOS管的柵極相連，所述MOS管的漏極接地，所述MOS管的源極連接一測試端SRl。
3.如權利要求2所述的產品測試電路，其特徵在於，所述測試電路包括一電源和電容，所述電源和電容並聯，且所述電源和電容的負極均接地，所述電源和電容的正極連接另一測試端SR2。
4.如權利要求3所述的產品測試電路，其特徵在於，所述換相單元設於所述測試電路中，連接在所述電源和MOS管或電容和MOS管之間。
5.如權利要求4所述的產品測試電路，其特徵在於，所述換相單元為單刀雙擲MOS開關。
6.如權利要求3所述的產品測試電路，其特徵在於，所述半導體晶片連接於所述測試端SRl和測試端SR2之間。
7.如權利要求1所述的產品測試電路，其特徵在於，所述產品測試電路用於對半導體晶片的電流進行檢測。
【文檔編號】G01R31/28GK103837823SQ201410098499
【公開日】2014年6月4日 申請日期:2014年3月17日 優先權日:2014年3月17日
【發明者】程軍軍 申請人:上海華虹宏力半導體製造有限公司