柵極驅動電路以及包括柵極驅動電路的顯示面板的製作方法

2024-04-16 15:02:05

柵極驅動電路以及包括柵極驅動電路的顯示面板
1.相關申請的交叉引用
2.本技術要求享有2021年9月27日提交的韓國專利申請no.10-2021-0127043以及2021年12月8日提交的韓國專利申請no.10-2021-0174587的優先權和權益，其全部公開內容通過引用的方式併入本文。
技術領域
3.本發明涉及一種柵極驅動電路以及包括柵極驅動電路的顯示面板。


背景技術：

4.顯示裝置包括液晶顯示(lcd)裝置、電致發光顯示裝置、場致發光顯示(fed)裝置、等離子體顯示面板(pdp)等。
5.根據發光層的材料，電致發光顯示裝置分為無機發光顯示裝置和有機發光顯示裝置。有源矩陣型有機發光顯示裝置使用自身發光的自發光元件，例如有機發光二極體(下文稱為「oled」)來再現輸入圖像，有機發光顯示裝置具有響應速度快、發光效率高、亮度高以及視角寬等優點。
6.一些顯示裝置，例如液晶顯示裝置或有機發光顯示裝置包括：包括多個子像素的顯示面板；輸出用於驅動顯示面板的驅動信號的驅動器；產生待提供給顯示面板或驅動器的電力的電源；等等。驅動器包括向顯示面板提供掃描信號或柵極信號的柵極驅動器以及向顯示面板提供數據信號的數據驅動器。
7.在這種顯示裝置中，當諸如掃描信號、em信號和數據信號之類的驅動信號被提供給形成在顯示面板中的多個子像素時，選定的子像素透射光或者直接發射光，由此顯示圖像。
8.在這種情形下，柵極驅動器在一幀期間輸出信號一次，並且在大部分其餘時間內經由下拉電晶體的導通來保持低電壓。如上所述，下拉電晶體被長時間驅動，因而由於應力而具有較差的可靠性。因此，需要一種能夠通過減小施加給下拉電晶體的應力而改進電路壽命的方法。


技術實現要素：

9.本發明旨在滿足所有上述需求和/或解決上述問題。
10.本發明旨在提供一種能夠減小施加給下拉電晶體的應力的柵極驅動電路以及包括柵極驅動電路的顯示面板。
11.應注意，本發明的目的不限於上述目的，所屬領域的普通技術人員根據下文描述將很清楚本發明的其他目的。
12.本發明的柵極驅動電路包括：控制器，所述控制器被配置為對第一控制節點和第二控制節點進行充電和放電，其中所述第一控制節點對輸出電壓進行上拉，所述第二控制節點對所述輸出電壓進行下拉；輸出單元，所述輸出單元包括上拉電晶體和下拉電晶體，所
述上拉電晶體被配置為響應於所述第一控制節點的充電電壓向輸出節點施加柵極高電壓，並且所述下拉電晶體被配置為響應於所述第二控制節點的充電電壓向所述輸出節點施加柵極低電壓；感測單元，所述感測單元被配置為感測所述下拉電晶體的閾值電壓；以及補償單元，所述補償單元被配置為響應於所述感測單元的輸出來改變所述第二控制節點的充電電壓。
13.本發明的顯示面板包括：數據驅動器，所述數據驅動器被配置為輸出數據電壓；柵極驅動器，所述柵極驅動器被配置為根據第一控制節點的電壓和第二控制節點的電壓輸出柵極信號，其中所述第一控制節點對輸出電壓進行上拉，所述第二控制節點對所述輸出電壓進行下拉；以及多個像素電路，所述像素電路被配置為接收所述數據電壓和所述柵極信號以再現輸入圖像，其中所述柵極驅動器包括：控制器，所述控制器被配置為對所述第一控制節點和所述第二控制節點進行充電和放電；輸出單元，所述輸出單元包括上拉電晶體和下拉電晶體，所述上拉電晶體被配置為響應於所述第一控制節點的充電電壓向輸出節點施加柵極高電壓的柵極信號，並且所述下拉電晶體被配置為響應於所述第二控制節點的充電電壓向所述輸出節點施加柵極低電壓的柵極信號；感測單元，所述感測單元被配置為感測所述下拉電晶體的閾值電壓；以及補償單元，所述補償單元被配置為響應於所述感測單元的輸出來改變所述第二控制節點的充電電壓。
14.在本發明中，下拉電晶體的應力可通過在柵極驅動電路的輸出單元中感測下拉電晶體的閾值電壓、並且根據感測的閾值電壓來改變施加給下拉電晶體的qb節點或柵極節點的電壓來減小，因此，可改進電路壽命。
15.在本發明中，由於施加給qb節點的初始電壓較低，因此下拉電晶體的柵極-源極電壓降低，從而可使下拉電晶體的閾值電壓的升高延遲。
16.本發明的效果不限於上述效果，所屬領域技術人員根據下文說明以及所附權利要求書將清楚地理解到上文未提及的其他效果。
附圖說明
17.通過參照附圖詳細描述的示例性實施方式，本發明的上述和其他目的、特徵和優點對於所屬領域普通技術人員來說將更加清楚。在附圖中：
18.圖1是圖解根據本發明第一實施方式的柵極驅動電路的視圖；
19.圖2是圖解圖1所示的感測單元的配置的視圖；
20.圖3是圖解圖2所示的感測單元的輸入/輸出信號和節點的電壓的波形圖；
21.圖4是圖解圖1所示的感測單元的另一配置的視圖；
22.圖5是圖解圖4所示的感測單元的輸入/輸出信號和節點的電壓的波形圖；
23.圖6是圖解圖1所示的感測單元的又一配置的視圖；
24.圖7是圖解圖6所示的感測單元的輸入/輸出信號和節點的電壓的波形圖；
25.圖8a和8b是用於描述圖1所示的下拉電晶體的閾值電壓變化的視圖；
26.圖9是圖解圖1所示的補償單元的配置的視圖；
27.圖10是圖解根據本發明第二實施方式的柵極驅動電路的視圖；
28.圖11是圖解柵極驅動電路的輸入/輸出信號和節點的電壓的波形圖；
29.圖12是圖解根據本發明第三實施方式的柵極驅動電路的視圖；
30.圖13是圖解柵極驅動電路的輸入/輸出信號和節點的電壓的波形圖；
31.圖14是圖解根據本發明實施方式的顯示裝置的框圖；
32.圖15是圖解圖14所示的顯示面板的剖面結構的視圖；
33.圖16a和16b是用於描述根據實施方式的柵極驅動器的位置的視圖；
34.圖17是圖解根據實施方式的柵極驅動器的實際實施電路的視圖；
35.圖18是圖解圖17所示的柵極驅動器的輸入/輸出信號和節點的電壓的波形圖；
36.圖19是圖解下拉電晶體的閾值電壓的感測結果(模擬結果)的視圖。
具體實施方式
37.將通過以下參照附圖描述的實施方式更清楚地理解本發明的優點和特徵及其實現方法。然而，本發明不限於以下實施方式，而是可以以各種不同的形式實施。本發明的實施方式將使得本發明的公開內容完整並使所屬領域技術人員完全理解本發明的範圍。本發明僅限定在所附權利要求書的範圍內。
38.為了描述本發明的實施方式而在附圖中示出的形狀、尺寸、比例、角度、數量等僅僅是示例，本發明不限於此。相似的參考標記在整個說明書中一般表示相似的元件。此外，在描述本發明的過程中，可省略對已知相關技術的詳細描述，以避免不必要地使本發明的主題模糊不清。
39.在此使用的諸如「包括」、「包含」、「具有」之類的術語一般旨在允許添加其他部件，除非這些術語與術語「僅」一起使用。
40.即使沒有明確描述，組分也被解釋為包括通常的誤差範圍。
41.當使用諸如「在
……
上」、「在
……
上方」、「在
……
下方」和「在
……
之後」之類的術語描述兩個部件之間的位置關係時，一個或多個部件可位於這兩個部件之間，除非這些術語與術語「緊接」或「直接」一起使用。
42.可使用術語「第一」、「第二」等彼此區分部件，但部件的功能或結構不受這些部件前面的序號或部件名稱的限制。
43.相同的參考標記在整個說明書中可基本指代相同的元件。
44.以下實施方式可彼此部分地或整體地結合或組合併且可在技術上以各種方式關聯和操作。這些實施方式可彼此獨立地實現或者彼此關聯地實現。
45.下文，將參照附圖詳細描述本發明的各實施方式。
46.圖1是圖解根據本發明第一實施方式的柵極驅動電路的視圖。
47.參照圖1，根據本發明第一實施方式的柵極驅動電路可包括：對輸出電壓進行上拉的第一控制節點(下文稱為「q節點」)；對輸出電壓進行下拉的第二控制節點(下文稱為「qb」節點)；控制器120-1；輸出單元120-2；感測單元120-3以及補償單元120-4。
48.控制器120-1可用於對第一控制節點和第二控制節點進行充電和放電。
49.輸出單元120-2可響應於第一控制節點和第二控制節點的充電電壓來輸出柵極信號。輸出單元120-2可包括上拉電晶體和下拉電晶體。上拉電晶體可響應於第一控制節點的充電電壓向輸出節點輸出柵極高電壓，並且下拉電晶體可響應於第二控制節點的充電電壓向輸出節點輸出柵極低電壓。
50.感測單元120-3可感測下拉電晶體的閾值電壓。
51.補償單元120-4可響應於感測單元的輸出來改變第二控制節點的充電電壓。在這種情形下，在實施方式中，向第一控制節點和第二控制節點施加高電位電壓的高電位電壓線可被分離，以經由第一高電位電壓gvdd_1線向第一控制節點施加第一高電位電壓並且經由第二高電位電壓gvdd_2線向第二控制節點施加第二高電位電壓。因此，補償單元120-4可通過響應於感測單元的輸出改變經由第二高電位電壓gvdd_2線施加的第二高電位電壓的幅度來改變第二控制節點的充電電壓。
52.圖2是圖解圖1所示的感測單元的配置的視圖；圖3是圖解圖2所示的感測單元的輸入/輸出信號和節點的電壓的波形圖。
53.根據圖2和圖3，根據實施方式的感測單元120-3可包括由第一開關元件m01形成的第一感測單元120-3a和由第二開關元件m02形成的第二感測單元120-3b。例如，第一感測單元可向第二控制節點施加初始化電壓，第二感測單元可感測下拉電晶體的閾值電壓。
54.當柵極信號是大於或等於柵極導通電壓的高電壓時，第一開關元件m01可導通以將高電位電壓施加給第二控制節點qb。第一開關元件m01包括被施加柵極信號gate1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第二控制節點的第二電極。
55.當柵極信號是大於或等於柵極導通電壓的高電壓時，第二開關元件m02可導通以感測下拉電晶體的閾值電壓並將閾值電壓傳輸到感測線。第二開關元件m02包括被施加柵極信號gate1的柵極、連接至感測線sensing的第一電極、以及連接至輸出節點gout(n)的第二電極。
56.如圖3所示，第一開關元件m01和第二開關元件m02可在第一柵極信號的高電壓被保持的區段(section)期間導通，以感測下拉電晶體的閾值電壓vth。
57.圖4是圖解圖1所示的感測單元的另一配置的視圖；圖5是圖解圖4所示的感測單元的輸入/輸出信號和節點的電壓的波形圖。
58.參照圖4和圖5，根據實施方式的感測單元120-3可包括由第一開關元件m01和電容器c形成的第一感測單元120-3a和由第二開關元件m02形成的第二感測單元120-3b。
59.當柵極信號是大於或等於柵極導通電壓的高電壓時，第一開關元件m01可導通以將高電位電壓施加給第二控制節點。第一開關元件m01包括被施加柵極信號gate1的柵極、連接至高電位電壓線的第一電極、以及連接至第二控制節點的第二電極。
60.當柵極信號是大於或等於柵極導通電壓的高電壓時，第二開關元件m02可導通以感測下拉電晶體的閾值電壓並將閾值電壓傳輸到感測線。第二開關元件m02包括被施加柵極信號gate1的柵極、連接至感測線sensing的第一電極、以及連接至輸出節點gout(n)的第二電極。
61.電容器c連接在第一開關元件m01的柵極和源極節點之間。電容器c可用於在柵極節點處形成自舉電壓(bootstrapping voltage)。
62.如圖5所示，第一開關元件m01和第二開關元件m02可在第一柵極信號的高電壓被保持的區段期間導通，以感測下拉電晶體的閾值電壓vth。在這種情形下，可經由電容器c的耦合產生的自舉來改進透射性能。
63.圖6是圖解圖1所示的感測單元的又一配置的視圖；圖7是圖解圖6所示的感測單元的輸入/輸出信號和節點的電壓的波形圖。
64.參照圖6和圖7，根據實施方式的感測單元120-3可包括由第一開關元件m01、第二開關元件m02和電容器c形成的第一感測單元120-3a以及由第三開關元件m03形成的第二感測單元120-3b。
65.當第一柵極信號是大於或等於柵極導通電壓的高電壓時，第一開關元件m01可導通以將高電位電壓施加給第一節點n1。第一開關元件m01包括被施加第一柵極信號gate1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第一節點n1的第二電極。
66.當第一節點n1的電壓是大於或等於柵極導通電壓的高電壓時，第二開關元件m02可導通以將高電位電壓施加給第二控制節點。第二開關元件m02包括連接至第一節點n1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第二控制節點的第二電極。
67.當第二柵極信號是大於或等於柵極導通電壓的高電壓時，第三開關元件m03可導通，以感測下拉電晶體的閾值電壓並且將閾值電壓傳輸給感測線。第三開關元件m03包括被施加第二柵極信號gate2的柵極、連接至感測線sensing的第一電極以及連接至輸出節點gout(n)的第二電極。
68.電容器c連接在被施加第二柵極信號gate2的信號線和第一節點n1之間。電容器c可用於在第一節點處形成自舉電壓。
69.如圖7所示，閾值電壓被感測的區段可包括：第一柵極信號的高電壓被保持的第一區段和第二柵極信號的高電壓被保持的第二區段。第一開關元件m01和第二開關元件m02可在第一區段中導通，並且第二開關元件m02和第三開關元件m03可在第二區段中導通。在這種情形下，可經由電容器c的耦合產生的自舉來改進感測性能，即透射性能。
70.圖8a和8b是用於描述圖1所示的下拉電晶體的閾值電壓變化的視圖。
71.參照圖8a，在比較例中，當施加給第二控制節點的高電位電壓是固定電壓時，由於初始高電位電壓以低電平施加並因而將下拉電晶體的初始柵極-源極電壓vgs形成為較高，所以可出現閾值電壓vth的增加。
72.在這種情形下，柵極-源極電壓vgs可按照如下等式1來限定。
73.【等式1】
74.vgs＝vg-vs-vth＝gvdd-gvss
–
vth
75.在此，vg是柵極節點的電壓，vs是源極節點的電壓，vth是閾值電壓，gvdd是高電位電壓，gvss是低電位電壓。
76.閾值電壓的變化量(δvth)可按照如下等式2來表達。
77.【等式2】
[0078][0079]
在此，t表示時間，τ表示時間常數，β表示分散度(dispersion)表達常數，ea表示激活能量(activation energy)，v表示頻率，k表示玻爾茲曼常數，t表示溫度。
[0080]
參照圖8b，在實施方式中，當施加給第二控制節點的高電位電壓改變(為可變電壓)時，初始高電位電壓以低電平施加，並且通過閾值電壓的感測而增加。由於初始高電位電壓以低電平施加並因而將下拉電晶體的初始柵極-源極電壓vgs形成為較低，所以閾值電
壓vth的增加可延遲。
[0081]
由於高電位電壓通過閾值電壓的感測而逐漸增加，所以閾值電壓vth的增加被延遲了相應的程度，因此電晶體的壽命也可增加。
[0082]
圖9是圖解圖1所示的補償單元的配置的視圖。
[0083]
參照圖9，根據實施方式的補償單元可包括模數轉換器(adc)120-4a以及補償電壓產生電路120-4b。
[0084]
模數轉換器120-4a可將經由感測線感測的電壓，即下拉電晶體的閾值電壓轉換成數字數據。
[0085]
補償電壓產生電路120-4b可基於轉換的數字數據和查找表(lut)120-4c改變經由與補償單元連接的高電位電壓線提供的高電位電壓的幅度，並且將高電位電壓施加給qb節點。在這種情形下，補償電壓產生電路120-4b可與感測的閾值電壓成比例(正比)地改變高電位電壓。
[0086]
例如，補償電壓產生電路120-4b可通過基於轉換的數字數據和查找表確定高電位電壓的幅度、並且向電源管理集成電路(pmic)輸入用於指示改變為所確定幅度的高電位電壓的指示信號，改變經由pmic施加給qb節點的高電位電壓的幅度。
[0087]
圖10是圖解根據本發明第二實施方式的柵極驅動電路的視圖；圖11是圖解柵極驅動電路的輸入/輸出信號和節點的電壓的波形圖。
[0088]
參照圖10和11，根據本發明第二實施方式的柵極驅動電路包括：控制器120-1；輸出單元120-2；由第一感測單元120-3a和第二感測單元120-3b構成的感測單元120-3以及補償單元120-4。
[0089]
控制器120-1可用於對第一控制節點和第二控制節點進行充電和放電。控制器120-1可包括第一電晶體t1、第三電晶體t3、第3n電晶體t3n、第四電晶體t4、第4n電晶體t4n、第五電晶體t5和第5q電晶體t5q。
[0090]
第一電晶體t1可響應於經由vst端子接收的起始脈衝vst向q節點提供柵極導通電壓vgh。第一電晶體t1包括連接至vst端子的柵極、連接至被施加高電位電壓gvdd_1的高電位電壓線、以及連接至q節點的第二電極。
[0091]
第三電晶體t3可響應於經由vnext端子接收的在後信號傳輸單元(next signal transmission unit)的進位信號vnext導通以對q節點放電。第三電晶體t3包括連接至vnext端子的柵極、連接至q節點的第一電極、以及連接至被施加低電位電壓gvss0的低電位電壓線的第二電極。
[0092]
第3n電晶體t3n可響應於qb節點的電壓對q節點進行放電。第3n電晶體t3n包括連接至qb節點的柵極、連接至q節點的第一電極、以及連接至被施加低電位電壓gvss0的低電位電壓線的第二電極。
[0093]
第四電晶體t4可通過高電位電壓gvdd_2導通並且可向qb節點傳輸施加給高電位電壓線的高電位電壓。第四電晶體t4包括共同連接至高電位電壓線的柵極和第一電極、以及連接至qb節點的第二電極。
[0094]
第4n電晶體t4n可響應於經由vnext端子接收的在後信號傳輸單元的進位信號vnext導通以向qb節點提供高電位電壓gvdd_2，以將qb節點充電為大於或等於柵極導通電壓vgh的電壓。第4n電晶體t4n包括連接至vnext端子的柵極、連接至高電位電壓線的第一電
極、以及連接至qb節點的第二電極。
[0095]
第五電晶體t5響應於經由vst端子接收的起始脈衝vst將qb節點連接至低電位電壓線，以將qb節點放電至低電位電壓gvss0。第五電晶體t5包括連接至vst端子的柵極、連接至qb節點的第一電極、以及連接至低電位電壓線的第二電極。
[0096]
當q節點q的電壓是大於或等於柵極導通電壓vgh的高電壓時，第5q電晶體t5q導通並且將qb節點連接至低電位電壓線以將qb節點放電至低電位電壓。第5q電晶體t5q包括連接至q節點q的柵極、連接至qb節點的第一電極、以及連接至低電位電壓線的第二電極。
[0097]
輸出單元120-2可響應於第一控制節點和第二控制節點的充電電壓來輸出柵極信號。輸出單元120-2可包括輸出柵極信號的緩衝電晶體t6和t7。緩衝電晶體t6和t7可分為基於q節點q的電位導通的上拉電晶體t6和基於qb節點qb的電位導通的下拉電晶體t7。上拉電晶體t6包括連接至q節點q的柵極、連接至被施加時鐘信號gclk的時鐘信號線的第一電極、以及連接至輸出端子gout(n)的第二電極。下拉電晶體t7包括連接至qb節點qb的柵極、連接至輸出端子gout(n)的第一電極、以及連接至低電位電壓gvss0線的第二電極。
[0098]
感測單元120-3可感測下拉電晶體的閾值電壓。感測單元120-3包括由第一開關元件m01、第二開關元件m02和電容器c形成的第一感測單元120-3a以及由第三開關元件m03形成的第二感測單元120-3b。
[0099]
當第一柵極信號是大於或等於柵極導通電壓的高電壓時，第一開關元件m01可導通以將高電位電壓施加給第一節點n1。第一開關元件m01包括被施加第一柵極信號gate1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第一節點n1的第二電極。
[0100]
當第一節點n1的電壓是大於或等於柵極導通電壓的高電壓時，第二開關元件m02可導通以將高電位電壓施加給第二控制節點。第二開關元件m02包括連接至第一節點n1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第二控制節點的第二電極。
[0101]
當第二柵極信號是大於或等於柵極導通電壓的高電壓時，第三開關元件m03可導通，以感測下拉電晶體的閾值電壓並且將閾值電壓傳輸給感測線。第三開關元件m03包括被施加第二柵極信號gate2的柵極、連接至感測線sensing的第一電極以及連接至輸出節點gout(n)的第二電極。
[0102]
電容器c連接在被施加第二柵極信號gate2的信號線和第一節點n1之間。電容器c可用於在第一節點處形成自舉電壓。
[0103]
補償單元120-4可響應於感測單元的輸出來改變第二控制節點的充電電壓。補償單元120-4可響應於感測單元的輸出改變施加給與第二控制節點連接的第二高電位電壓gvdd_2線的第二高電位電壓。
[0104]
補償單元120-4可與由感測單元感測的下拉電晶體t7的閾值電壓成比例地改變施加給第二高電位電壓gvdd_2線的第二高電位電壓。
[0105]
圖12是圖解根據本發明第三實施方式的柵極驅動電路的視圖；圖13是圖解柵極驅動電路的輸入/輸出信號和節點的電壓的波形圖。
[0106]
參照圖12和13，根據第三實施方式的柵極驅動電路包括：控制器120-1；輸出單元120-2；由第一感測單元120-3a和第二感測單元120-3b構成的感測單元120-3以及補償單元
120-4。
[0107]
控制器120-1可用於對第一控制節點進行充電和放電。控制器120-1可包括第一電晶體t1、第三電晶體t3、第四電晶體t4和第五電晶體t5。
[0108]
第一電晶體t1可響應於經由vst端子(起始脈衝端子)接收的起始脈衝vst(n-2)向q節點提供柵極導通電壓vgh。第一電晶體t1包括共同連接至vst端子的柵極和第一電極、以及連接至q節點的第二電極。圖13所示的vout(n-2)對應於起始脈衝vst(n-2)。
[0109]
第三電晶體t3可響應於經由vnext端子(進位信號端子)接收的在後信號傳輸單元的進位信號vnext(n+2)導通以對q節點放電。第三電晶體t3包括連接至vnext端子的柵極、連接至q節點的第一電極、以及連接至被施加低電位電壓gvss0的低電位電壓線的第二電極。圖13所示的vout(n+2)對應於進位信號vnext(n+2)。
[0110]
第四電晶體t4可響應於經由vreset端子(復位信號端子)接收到的復位信號vreset對於q節點進行放電。第四電晶體t4包括連接至vreset端子的柵極、連接至q節點的第一電極、以及連接至低電位電壓線的第二電極。
[0111]
第五電晶體t5可響應於在前信號傳輸單元的時鐘信號clk(n-1)導通，以將q節點連接至在前信號傳輸單元的輸出端子vout(n-1)。第五電晶體t5包括被施加在前信號傳輸單元的時鐘信號的柵極、連接至q節點的第一電極、以及連接至在前信號傳輸單元的輸出端子的第二電極。
[0112]
輸出單元120-2可響應於第一控制節點q和第二控制節點qb的充電電壓，向輸出端子gout(n)輸出柵極信號。輸出單元120-2可包括輸出柵極信號的緩衝電晶體t6和t7。緩衝電晶體t6和t7可分為基於q節點q的電位導通的上拉電晶體t6和基於在後信號傳輸單元的時鐘信號clk(n+2)的電位導通的下拉電晶體t7。上拉電晶體t6包括連接至q節點q的柵極、連接至被施加時鐘信號clk(n)的時鐘信號線clk的第一電極、以及連接至輸出端子gout(n)的第二電極。下拉電晶體t7包括被施加在後信號傳輸單元的時鐘信號clk(n+2)的柵極、連接至輸出端子gout(n)的第一電極、以及連接至低電位電壓gvss0線的第二電極。
[0113]
感測單元120-3可感測下拉電晶體的閾值電壓。感測單元120-3包括由第一開關元件m01、第二開關元件m02和電容器c形成的第一感測單元120-3a以及由第三開關元件m03形成的第二感測單元120-3b。
[0114]
當第一柵極信號是大於或等於柵極導通電壓的高電壓時，第一開關元件m01可導通以將高電位電壓施加給第一節點。第一開關元件m01包括被施加第一柵極信號gate1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第一節點的第二電極。
[0115]
當第一節點的電壓是大於或等於柵極導通電壓的高電壓時，第二開關元件m02可導通以將高電位電壓施加給下拉電晶體的柵極節點。第二開關元件m02包括連接至第一節點的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至下拉電晶體的柵極節點的第二電極。
[0116]
當第二柵極信號是大於或等於柵極導通電壓的高電壓時，第三開關元件m03可導通，以感測下拉電晶體的閾值電壓並且將閾值電壓傳輸給感測線。第三開關元件m03包括被施加第二柵極信號gate2的柵極、連接至感測線sensing的第一電極以及連接至輸出節點gout(n)的第二電極。
[0117]
電容器c連接在被施加第二柵極信號gate2的信號線和第一節點之間。電容器c可用於在第一節點處形成自舉電壓。
[0118]
補償單元120-4可響應於感測單元的輸出來改變下拉電晶體的柵極節點的電壓。補償單元120-4可響應於感測單元的輸出改變施加給與柵極節點連接的第二時鐘信號線的第二時鐘信號clock2的電壓或幅度。
[0119]
補償單元120-4可與由感測單元感測的下拉電晶體t7的閾值電壓成比例地改變施加給第二時鐘信號線的第二時鐘信號clock2的電壓或幅度。
[0120]
圖14是圖解根據本發明實施方式的顯示裝置的框圖；圖15是圖解圖14所示的顯示面板的剖面結構的視圖。
[0121]
參照圖14和15，根據本發明實施方式的顯示裝置包括顯示面板100、用於向顯示面板100的像素寫入像素數據的顯示面板驅動器、以及產生驅動像素和顯示面板驅動器所需的電力的電源140。
[0122]
顯示面板100可以是具有x軸方向上的長度、y軸方向上的寬度以及z軸方向上的厚度的矩形結構的顯示面板。顯示面板100包括顯示輸入圖像的像素陣列aa。像素陣列aa包括多條數據線102、與數據線102交叉的多條柵極線103以及布置成矩陣形式的像素。顯示面板100可進一步包括共同連接至像素的電源線。電源線可包括被施加像素驅動電壓elvdd的電源線、被施加初始化電壓vinit的電源線、被施加基準電壓vref的電源線以及被施加低電位電源電壓elvss的電源線。這些電源線共同連接至像素。
[0123]
像素陣列aa包括多個像素行l1至ln。像素行l1至ln的每一個包括在顯示面板100的像素陣列aa中沿著行方向x布置的一行像素。布置在一個像素行中的像素共享柵極線103。沿著數據線方向布置在列方向y上的像素共享相同的數據線102。一個水平時段1h是通過將一個幀周期除以像素行l1至ln的總數而獲得的時間。
[0124]
顯示面板100可被實現為非透射顯示面板或透射顯示面板。透射顯示面板可應用於將圖像顯示在屏幕上並且實際背景可被看見的透明顯示裝置。
[0125]
顯示面板100可被實現為柔性顯示面板。柔性顯示面板可由塑料oled面板製成。有機薄膜可設置在塑料oled面板的後板上，像素陣列aa和發光元件可形成在有機薄膜上。
[0126]
為了實現彩色，每個像素101可被劃分為紅色子像素(下文稱為r子像素)、綠色子像素(下文稱為g子像素)和藍色子像素(下文稱為b子像素)。每個像素可進一步包括白色子像素。每個子像素包括像素電路。像素電路連接至數據線、柵極線和電源線。
[0127]
像素可被布置為實際顏色像素和pentile像素。pentile像素可通過利用預設的像素渲染算法(pixel rendering algorithm)將具有不同顏色的兩個子像素驅動為一個像素101實現高於實際顏色像素的解析度。像素渲染算法可利用從相鄰像素髮出的光的顏色來彌補每個像素中不充分的顏色表現。
[0128]
觸摸傳感器可設置在顯示面板100上。觸摸輸入可使用單獨的觸摸傳感器感測或者可經由像素來感測。觸摸傳感器可在顯示面板的屏幕上設置為單元上型(on-cell type)或附加型(add-on type)，或者實現為內置在像素陣列aa中的集成型(in-cell type)觸摸傳感器。
[0129]
如圖15所示，當從剖面結構看時，顯示面板100可包括堆疊在基板10上的電路層12、發光元件層14和封裝層16。
[0130]
電路層12可包括：連接至諸如數據線、柵極線和電源線之類的配線的像素電路；連接至柵極線的柵極驅動器(gip)；等等。電路層12的配線和電路元件可包括多個絕緣層、利用其間的絕緣層分離的兩個或更多個金屬層、以及包括半導體材料的有源層。
[0131]
發光元件層14可包括由像素電路驅動的發光元件el。發光元件el可包括紅色(r)發光元件、綠色(g)發光元件和藍色(b)發光元件。發光元件層14可包括白色發光元件和濾色器。發光元件層14的發光元件el可被包括有機膜和鈍化膜的保護層覆蓋。
[0132]
發光元件el可被實現為包括形成在陽極和陰極之間的有機化合物層的oled。有機化合物層可包括空穴注入層(hil)、空穴傳輸層(htl)、發光層(eml)、電子傳輸層(etl)和電子注入層(eil)，但不限於此。
[0133]
用作發光元件的有機發光二極體可具有其中堆疊有多個發光層的串聯結構(tandem structure)。具有串聯結構的有機發光二極體可改進像素的亮度和壽命。
[0134]
封裝層16覆蓋發光元件層14，以密封電路層12和發光元件層14。封裝層16可具有交替堆疊有機膜和無機膜的多層絕緣結構。無機膜阻擋溼氣和氧氣的滲透。有機膜將無機膜的表面平坦化。當有機膜和無機膜堆疊成多層時，溼氣或氧氣的移動路徑相比單層來說變得更長，從而可有效阻擋影響發光元件層14的溼氣和氧氣的滲透。
[0135]
觸摸傳感器層可設置在封裝層16上。觸摸傳感器層可包括基於觸摸輸入前、後的電容變化來感測觸摸輸入的電容型觸摸傳感器。觸摸傳感器層可包括形成觸摸傳感器的電容的絕緣層和金屬配線圖案。觸摸傳感器的電容可在金屬配線圖案之間形成。偏振板可設置在觸摸傳感器層上。偏振板可通過轉換由觸摸傳感器層和電路層12的金屬反射的外部光的偏振來改進可視性和對比度。偏振板可被實現為其中接合有線偏振板和相位延遲膜的偏振板，或者圓偏振板。玻璃蓋(cover glass)可粘合到偏振板。
[0136]
顯示面板100可進一步包括堆疊在封裝層16上的觸摸傳感器層和濾色器層。濾色器層可包括紅色、綠色和藍色濾色器以及黑色矩陣圖案。濾色器層可代替偏振板，並且通過吸收從電路層和觸摸傳感器層反射的光的波長的一部分來提高色純度。在本實施方式中，通過向顯示面板塗覆具有比偏振板更高的光透射率的濾色器層20，可改進顯示面板100的光透射率，並且可改善顯示面板100的厚度和柔性。玻璃蓋可粘附在濾色器層上。
[0137]
電源140通過使用dc-dc轉換器產生驅動顯示面板100的像素陣列aa和顯示面板驅動器所需的dc電源。dc-dc轉換器可包括電荷泵、整流器、降壓轉換器(buck converter)、增壓轉換器(boost converter)等。電源140可調節來自主機系統(未示出)的dc輸入電壓，由此產生dc電壓，比如伽馬基準電壓vgma、柵極導通電壓vgh和veh、柵極截止電壓vgl和vel、像素驅動電壓elvdd、像素低電位電源電壓elvss、基準電壓vref、初始化電壓vinit、陽極電壓vano等。伽馬基準電壓vgma被提供給數據驅動器110。柵極導通電壓vgh和veh以及柵極截止電壓vgl和vel被提供給柵極驅動器120。像素驅動電壓elvdd、像素低電位電源電壓elvss、基準電壓vref、初始化電壓vinit、陽極電壓vano等被共同提供給像素。
[0138]
顯示面板驅動器在時序控制器(tcon)130的控制下將輸入圖像的像素數據(數字數據)寫入到顯示面板100的像素。
[0139]
顯示面板驅動器包括數據驅動器110和柵極驅動器120。顯示面板驅動器可進一步包括設置在數據驅動器110和數據線102之間的多路解復用器陣列112。
[0140]
多路解復用器陣列112使用多個多路解復用器(demux)將從數據驅動器110的通道
輸出的數據電壓依次提供給數據線102。多路解復用器可包括設置在顯示面板100上的多個開關元件。當多路解復用器設置在數據驅動器110的輸出端子和數據線102之間時，數據驅動器110的通道數可減少。多路解復用器陣列112可被省略。
[0141]
顯示面板驅動器可進一步包括用於驅動觸摸傳感器的觸摸傳感器驅動器。觸摸傳感器驅動器從圖1中省略。觸摸傳感器驅動器可集成到一個驅動集成電路(ic)中。在移動裝置或可穿戴裝置中，時序控制器130、電源140、數據驅動器110、觸摸傳感器驅動器等可集成到一個驅動集成電路(ic)中。
[0142]
顯示面板驅動器可在時序控制器(tcon)130的控制下以低速驅動模式操作。低速驅動模式可被設定為，當分析輸入圖像並且輸入圖像沒有在預設幀數內改變時降低顯示裝置的功耗。在低速驅動模式中，可通過在預定時間或更長時間輸入靜止圖像時降低像素的刷新速率來降低顯示面板驅動器和顯示面板100的功耗。低速驅動模式不限於輸入靜止圖像的情形。例如，當顯示裝置在待機模式下操作或者在預定時間或更長時間未向顯示面板驅動器輸入用戶命令或輸入圖像時，顯示面板驅動器可在低速驅動模式下操作。
[0143]
數據驅動器110通過使用數模轉換器(dac)在每個幀周期利用伽馬補償電壓轉換從時序控制器130接收的輸入圖像的像素數據來產生數據電壓vdata。對於各個灰度級，經由分壓電路來分割伽馬基準電壓vgma。從伽馬基準電壓vgma分割的伽馬補償電壓被提供給數據驅動器110的dac。數據電壓vdata經由數據驅動器110的每個通道中的輸出緩存器amp輸出。
[0144]
柵極驅動器120可被實現為與像素陣列aa的tft陣列一起直接形成在顯示面板100的電路層12上的gip(面板內柵極)電路。面板內柵極(gip)電路可設置在作為顯示面板100的非顯示區域的邊框區域bz上，或者可分散在其上再現輸入圖像的像素陣列中。柵極驅動器120在時序控制器130的控制下向柵極線103依次輸出柵極信號。柵極驅動器120可通過使用移位寄存器將柵極信號移位來向柵極線103依次提供柵極信號。柵極信號可包括掃描脈衝、發光控制脈衝(下文稱為「em脈衝」)、初始化脈衝和感測脈衝。因此，柵極驅動器120可包括掃描驅動器121、發光控制驅動器122和初始化驅動器123等。
[0145]
柵極驅動器120的移位寄存器響應於來自時序控制器130的起始脈衝和移位時鐘來輸出柵極信號的脈衝，並且根據移位時鐘時序來對脈衝移位。
[0146]
在這種情形下，柵極驅動器120可被實現為圖1、3、6、8所示的能夠在減少電晶體數量的同時減小漏電流的柵極驅動器。在本發明中，包括數據驅動器、柵極驅動器和多個子像素的顯示面板中的所有電晶體可利用包括n溝道型氧化物半導體的氧化物薄膜電晶體(tft)實現。
[0147]
時序控制器130從主機系統(未示出)接收輸入圖像的數字視頻數據data以及與其同步的時序信號。時序信號包括垂直同步信號vsync、水平同步信號hsync、主時鐘clk、數據使能信號de等。由於垂直時段和水平時段可通過對數據使能信號de計數來獲知，所以垂直同步信號vsync和水平同步信號hsync可被省略。數據使能信號de具有一個水平時段(1h)的周期。
[0148]
主機系統可以是電視(tv)系統、平板電腦、筆記本電腦、導航系統、個人電腦(pc)、家庭影院系統、移動裝置和車輛系統中的任一種。主機系統可根據顯示面板100的解析度對來自視頻源的圖像信號進行縮放，並與時序信號一起將圖像信號傳輸給時序控制器130。
[0149]
時序控制器130將輸入幀頻乘以i並且以輸入幀頻
×
i(i是大於0的正整數)hz的幀頻來控制顯示面板驅動器的操作時序。輸入幀頻在ntsc(國家電視標準委員會)制式中是60hz，在pal(逐行倒相)制式中是50hz。時序控制器130可通過將幀頻率降低到1hz和30hz之間的頻率來降低顯示面板驅動器的驅動頻率，以便降低在低速驅動模式下的像素的刷新速率。
[0150]
基於從主機系統接收的時序信號vsync、hsync和de，時序控制器130產生用於控制數據驅動器110的操作時序的數據時序控制信號、用於控制多路解復用器陣列112的操作時序的控制信號、以及用於控制柵極驅動器120的操作時序的柵極時序控制信號。時序控制器130控制顯示面板驅動器的操作時序，由此將數據驅動器110、多路解復用器陣列112、觸摸傳感器驅動器以及柵極驅動器120同步。
[0151]
從時序控制器130輸出的柵極時序控制信號的電壓電平可經由電平移位器(未示出)轉換為柵極導通電壓vgh和veh以及柵極截止電壓vgl和vel，然後提供給柵極驅動器120。也就是說，電平移位器將柵極時序控制信號的低電平電壓轉換為柵極截止電壓vgl和vel，並將柵極時序控制信號的高電平電壓轉換為柵極導通電壓vgh和veh。柵極時序控制信號包括起始脈衝和移位時鐘。
[0152]
圖16a和16b是用於描述根據實施方式的柵極驅動器的位置的視圖；圖17是圖解根據實施方式的柵極驅動器的實際實施電路的視圖；圖18是圖解圖17所示的柵極驅動器的輸入/輸出信號和節點的電壓的波形圖；圖19是圖解下拉電晶體的閾值電壓的感測結果(模擬結果)的視圖。在此，將描述將柵極驅動器實現為掃描驅動器的示例。
[0153]
參照圖16a和16b，根據實施方式的掃描驅動器可被實現為移位寄存器設置在顯示面板的左、右非顯示區域中的結構。移位寄存器可分別包括多個信號傳輸單元st以及多個虛擬(dummy)信號傳輸單元d_st。
[0154]
在這種情形下，多個信號傳輸單元st分別連接至柵極線。多個虛擬信號傳輸單元d_st的每一個可設置在位於顯示面板pnl的兩側的、最上端部a和b以及最下端部c和d處。在此，顯示了形成四個虛擬信號傳輸單元d_st的情形。
[0155]
設置在顯示面板的最上端和最下端的多個虛擬信號傳輸單元的每一個可被實現為包括圖1所示的感測單元和補償單元。感測單元和補償單元僅包括在虛擬信號傳輸單元中(僅設置在顯示面板的最上端部和最下端部處)的理由是為了最小化顯示面板的位於有源區域外部的邊框的增大。
[0156]
參照圖17和圖18，根據本發明實施方式的虛擬信號傳輸單元可被實現為包括：控制器120-1；輸出單元120-2；由第一感測單元120-3a和第二感測單元120-3b構成的感測單元120-3以及補償單元120-4。
[0157]
控制器120-1可用於對第一控制節點和第二控制節點進行充電和放電。控制器120-1可包括第一電晶體t1、第1a電晶體t1a、電晶體t3、第3a電晶體t3a、第3q電晶體t3q、第3n電晶體t3n、第3na電晶體t3na、第3nb電晶體t3nb、第3nc電晶體t3nc、第四電晶體t4、第41電晶體t41、第4q電晶體t4q、第五電晶體t5和第5q電晶體t5q。
[0158]
第一電晶體t1通過經由第n-2進位信號線c(n-2)施加的第n-2進位信號導通，並且基於第n-2進位信號對q節點q進行充電。第一電晶體t1包括連接至第n-2進位信號線c(n-2)的柵極和第一電極、以及連接至q節點q的第二電極。
[0159]
第1a電晶體t1a通過經由n第-2進位信號線c(n-2)施加的第n-2進位信號導通，並且基於第n-2進位信號對q節點q充電。在第1a電晶體t1a中，柵極連接至第n-2進位信號線c(n-2)，第一電極連接至第一電晶體t1的第二電極，並且第二電極連接至q節點q。
[0160]
第三電晶體t3通過qb節點qb導通，並且與第3a電晶體t3a一起將q節點q放電到第三低電位電壓gvss2線的第三低電位電壓。在第三電晶體t3中，柵極連接至qb節點qb，第一電極連接至q節點q，第二電極連接至第3a電晶體t3a的第一電極。
[0161]
第3a電晶體t3a通過qb節點qb導通，並且與第三電晶體t3一起將q節點q放電到第三低電位電壓gvss2線的第三低電位電壓。在第3a電晶體t3a中，柵極連接至qb節點qb，第一電極連接至第三電晶體t3的第二電極，第二電極連接至第三低電位電壓gvss2線。
[0162]
第3n電晶體t3n通過經由第n+2進位信號線c(n+2)施加的第n+2進位信號導通，並且與第3na電晶體t3na一起將q節點q放電到第三低電位電壓gvss2線的第三低電位電壓。在第3n電晶體t3n中，柵極連接至第n+2進位信號線c(n+2)，第一電極連接至q節點q，第二電極連接至第3na電晶體t3na的第一電極。
[0163]
第3na電晶體t3na通過經由第n+2進位信號線c(n+2)施加的第n+2進位信號導通，並且與第3n電晶體t3n一起將q節點q放電到第三低電位電壓gvss2線的第三低電位電壓。在第3na電晶體t3na中，柵極連接至第n+2進位信號線c(n+2)，第一電極連接至第3n電晶體t3n的第二電極，並且第二電極連接至第三低電位電壓gvss2線。
[0164]
第3q電晶體t3q通過q節點q導通，並且向qh節點傳輸第一高電位電壓gvdd_1線的高電位電壓。在第3q電晶體t3q中，柵極連接至q節點q，第一電極連接至第一高電位電壓gvdd_1線，第二電極連接至qh節點qh。
[0165]
第3nb電晶體t3nb通過經由vst端子接收的起始脈衝導通，並且與第3nc電晶體t3nc一起將q節點q和qh節點qh放電至第三低電位電壓gvss2線的第三低電位電壓。在第3nb電晶體t3nb中，柵極連接至vst端子，第一電極連接至q節點q，第二電極連接至第3nc電晶體t3nc的第一電極。
[0166]
第3nc電晶體t3nc通過經由vst端子接收的起始脈衝導通，並且與第3nb電晶體t3nb一起將q節點q和qh節點qh放電至第三低電位電壓gvss2線的第三低電位電壓。在第3nc電晶體t3nc中，柵極連接至vst端子，第一電極連接至第3nb電晶體t3nb的第二電極，第二電極連接至第三低電位電壓gvss2線。
[0167]
第四電晶體t4通過經由第41電晶體t41傳輸的第二高電位電壓導通，並且將qb節點qb充電到施加給第二高電位電壓gvdd_2線的第二高電位電壓。第一電容器ca用於在第四電晶體t4的柵極節點處形成自舉電壓。在第四電晶體t4中，柵極連接至第一電容器ca的一端和第41電晶體t41的第二電極，第一電極連接至第二高電位電壓gvdd_2線，第二電極連接至第一電容器ca的另一端和qb節點qb。
[0168]
第41電晶體t41通過第二高電位電壓導通，並且向第四電晶體t4的柵極節點傳輸施加給第二高電位電壓gvdd_2線的第二高電位電壓。在第41電晶體t41中，柵極和第一電極連接至第二高電位電壓gvdd_2線，第二電極連接至第四電晶體t4的柵極和第4q電晶體t4q的第一電極。
[0169]
當qb節點的電壓是大於或等於柵極導通電壓vgh的高電壓時，第4q電晶體t4q導通以將第四電晶體t4的柵極節點連接至低電位電壓gvss1線，從而將第四電晶體t4的柵極節
點放電到低電位電壓。在第4q電晶體t4q中，柵極連接至qb節點，第一電極連接至第四電晶體t4的柵極和第41電晶體t41的第二電極，第二電極連接至低電位電壓gvss1線。
[0170]
第五電晶體t5通過經由第n-2進位信號線c(n-2)施加的第n-2進位信號導通，並且將qb節點連接至低電位電壓gvss2線，從而將qb節點放電至低電位電壓。第五電晶體t5包括連接至第n-2進位信號線c(n-2)的柵極、連接至qb節點的第一電極以及連接至低電位電壓線的第二電極。
[0171]
當q節點的電壓是大於或等於柵極導通電壓vgh的高電壓時，第5q電晶體t5q導通以將qb節點連接至低電位電壓gvss2線，從而將qb節點放電到低電位電壓。第5q電晶體t5q包括連接至q節點q的柵極、連接至qb節點的第二電極、以及連接至低電位電壓gvss2線的第二電極。
[0172]
輸出單元120-2可響應於第一控制節點和第二控制節點的充電電壓來輸出柵極信號。輸出單元120-2包括輸出進位信號的第一緩衝電晶體t6cr和t7cr、輸出掃描信號的第二緩衝電晶體t6sc和t7sc、以及第三緩衝電晶體t6se和t7se。
[0173]
第一緩衝電晶體t6cr和t7cr可分為基於q節點q的電位導通的第一上拉電晶體t6cr和基於qb節點qb的電位導通的第一下拉電晶體t7cr。在第一上拉電晶體t6cr中，柵極連接至q節點q，第一電極連接至時鐘信號線sc_crclk(n)，第二電極連接至輸出端子carry(n)。在第一下拉電晶體t7cr中，柵極連接至qb節點qb，第一電極連接至輸出端子carry(n)，第二電極連接至低電位電壓gvss2線。
[0174]
第二緩衝電晶體t6sc和t7sc可分為基於q節點q的電位導通的第二上拉電晶體t6sc和基於qb節點qb的電位導通的第二下拉電晶體t7sc。在第二上拉電晶體t6sc中，柵極連接至q節點q和第二電容器cb的一端，第一電極連接至被施加時鐘信號的時鐘信號線scclk(n)，第二電極連接至第二電容器cb的另一端和輸出端子scout(n)。在第二下拉電晶體t7sc中，柵極連接至qb節點qb，第一電極連接至輸出端子scout(n)，第二電極連接至低電位電壓gvss0線。
[0175]
第三緩衝電晶體t6se和t7se可分為基於q節點q的電位導通的第三上拉電晶體t6se和基於qb節點qb的電位導通的第三下拉電晶體t7se。在第三上拉電晶體t6se中，柵極連接至q節點q，第一電極連接至時鐘信號線seclk(n)，第二電極連接至輸出端子seout(n)。在第三下拉電晶體t7se中，柵極連接至qb節點qb，第一電極連接至輸出端子seout(n)，第二電極連接至低電位電壓gvss0線。
[0176]
感測單元120-3可感測下拉電晶體的閾值電壓。感測單元120-3包括由第一開關元件m01、第二開關元件m02和電容器c形成的第一感測單元120-3a以及由第三開關元件m03形成的第二感測單元120-3b。
[0177]
當第一柵極信號是大於或等於柵極導通電壓的高電壓時，第一開關元件m01可導通以將高電位電壓施加給第一節點n1。第一開關元件m01包括被施加第一柵極信號gate1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第一節點n1的第二電極。
[0178]
當第一節點n1的電壓是大於或等於柵極導通電壓的高電壓時，第二開關元件m02可導通以將高電位電壓施加給第二控制節點。第二開關元件m02包括連接至第一節點n1的柵極、連接至被施加高電位電壓gvdd的高電位電壓線的第一電極、以及連接至第二控制節
點的第二電極。
[0179]
當第二柵極信號是大於或等於柵極導通電壓的高電壓時，第三開關元件m03可導通，以感測下拉電晶體的閾值電壓並且將閾值電壓傳輸給感測線。第三開關元件m03包括被施加第二柵極信號gate2的柵極、連接至感測線sensing的第一電極以及連接至輸出節點seout(n)的第二電極。
[0180]
電容器c連接在被施加第二柵極信號gate2的信號線和第一節點n1之間。電容器c可用於在第一節點處形成自舉電壓。
[0181]
補償單元120-4可響應於感測單元的輸出來改變第二控制節點的充電電壓。補償單元120-4可響應於感測單元的輸出改變施加給與第二控制節點連接的第二高電位電壓gvdd_2線的第二高電位電壓。
[0182]
補償單元120-4可與由感測單元感測的下拉電晶體t7cr、t7sc、t7se的閾值電壓成比例地改變施加給第二高電位電壓gvdd_2線的第二高電位電壓。
[0183]
參照圖19，可以看出，在根據實施方式的虛擬信號傳輸單元中，下拉電晶體的閾值電壓在感測區段期間經由感測單元被正常感測。可以看出，即使下拉電晶體的閾值電壓改變，也正常執行感測。
[0184]
儘管參照附圖更詳細地描述了本發明的實施方式，但本發明不限於此，在不背離本發明的技術構思的情況下可以以諸多不同的形式實施本發明。因此，僅是為了例示的目的提供了本發明中公開的實施方式，這些實施方式並不旨在限制本發明的技術構思。本發明的技術構思的範圍不限於此。因此，應當理解，上述實施方式在所有方面都是例示性的，並不限制本發明。應當基於所附的權利要求書解釋本發明的保護範圍，其等同範圍內的所有技術構思都應當解釋為落入本發明的範圍內。