存儲器器件及其製造方法與流程

2024-04-12 23:22:05 1

1.本技術的實施例涉及半導體技術領域，更具體地，涉及存儲器器件及其製造方法。


背景技術：

2.許多現代電子設備包括非易失性存儲器。非易失性存儲器是能夠在沒有電源的情況下儲存數據的電子存儲器。下一代非易失性存儲器的一個有希望的候選者是鐵電隨機存取存儲器(feram)。feram具有相對簡單的結構，並且與互補金屬氧化物半導體(cmos)邏輯製造工藝兼容。


技術實現要素：

3.根據本技術的實施例的一個方面，提供了一種存儲器器件，包括：堆疊件，包括一個或多個存儲器單元層，一個或多個存儲器單元層包括第一存儲器單元層，第一存儲器單元層包括字線柵極、多個浮置柵極和數據儲存層；多個溝道通孔，從第一端到第二端垂直延伸穿過堆疊件並且包括第一溝道通孔，第一溝道通孔包括半導體層；和源極線，通過第一端耦合到半導體層；以及位線，通過第二端耦合到半導體層；其中，多個浮置柵極包括第一浮置柵極，第一浮置柵極環繞第一溝道通孔並且通過隧道電介質與半導體層隔開；字線柵極圍繞多個浮置柵極；並且數據儲存層在字線柵極與多個浮置柵極之間延伸。
4.根據本技術的實施例的另一個方面，提供了一種存儲器器件，包括：襯底，包括堆疊件區和通孔區，其中，通孔區由堆疊件區包圍；存儲器單元層，與襯底上方的堆疊件中的隔離層交錯；mfmis存儲器單元，包括存儲器單元層中的柵電極、鐵電層、浮置柵極、隧道電介質和溝道；半導體結構，延伸穿過通孔區中的存儲器單元層和隔離層；其中，柵電極、鐵電層和浮置柵極位於堆疊件區中；溝道由半導體結構提供；並且隧道電介質設置在浮置柵極和溝道之間。
5.根據本技術的實施例的又一個方面，提供了一種製造存儲器器件的方法，包括：形成包括交替的絕緣層和犧牲層的堆疊件；在堆疊件中蝕刻孔；穿過孔進行蝕刻以去除犧牲層的第一部分並且創建第一空隙；在第一空隙內沉積第一導電材料；形成隧道電介質；在孔中形成半導體層；在堆疊件中蝕刻溝槽；穿過溝槽進行蝕刻以去除犧牲層的剩餘部分並且創建第二空隙；在第二空隙內形成數據儲存層；以及在第二空隙內沉積第二導電材料。
附圖說明
6.當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪製並且僅用於說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
7.圖1圖示了根據本公開的一些實施例的存儲器器件的部分的截面側視圖。
8.圖2圖示了圖1的存儲器器件中的存儲器單元的一些實施例的截面透視圖200。
9.圖3圖示了穿過存儲器單元層截取的圖1的存儲器器件的一些實施例的水平截面。
10.圖4a圖示了圖1的存儲器器件的字線柵極的一些實施例的平面圖。
11.圖4b圖示了本公開的一些其他實施例的字線柵極的平面圖。
12.圖5a圖示了穿過位線連接選擇柵極層截取的圖1的存儲器器件的一些實施例的水平截面。
13.圖5b圖示了穿過源極線連接選擇柵極層截取的圖1的存儲器器件的一些實施例的水平截面。
14.圖6是圖1所示的存儲器器件的部分的一些實施例的等效電路圖。
15.圖7圖示了圖1的存儲器器件的分區的一些實施例的俯視圖。
16.圖8圖示了圖1的存儲器器件的兩個分區的一些實施例的俯視圖。
17.圖9圖示了圖1的存儲器器件的分區的一些實施例的透視圖。
18.圖10提供了類似於圖1的存儲器器件的存儲器器件的一些實施例的等效電路圖。
19.圖11a圖示了根據本公開的一些其他實施例的存儲器器件的部分的截面側視圖。
20.圖11b圖示了根據本公開的一些其他實施例的存儲器器件的部分的截面側視圖。
21.圖12至圖35是舉例圖示了根據本公開的一些實施例的方法的一系列截面視圖。
22.圖36至圖40是圖示了根據本公開的一些其他實施例的圖12至圖25的方法的變型的一系列截面圖。
23.圖41a和圖41b提供了根據本公開的一些方面的形成存儲器器件的方法的流程圖。
具體實施方式
24.以下公開內容提供了許多用於實現本發明的不同特徵不同的實施例或實例。下面描述了組件和布置的具體實施例或實例以簡化本發明。當然，這些僅是實例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可以在各個示例中重複參考數字和/或字母。該重複是為了簡單和清楚的目的，並且其本身不指示討論的各個實施例和/或配置之間的關係。
25.此外，為了便於描述，本文中可以使用諸如「在
…
下方」、「在
…
下面」、「下部」、「在
…
上面」、「上部」等的空間關係術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關係。除了圖中所示的方位外，間隔關係術語旨在包括器件在使用或操作工藝中的不同方位。裝置可以以其它方式定位(旋轉90度或在其它方位)，並且在本文中使用的間隔關係描述符可以同樣地作相應地解釋。
26.根據本公開的一些方面的集成電路(ic)器件包括鐵電隨機存取存儲器(feram)。feram具有金屬/鐵電層/金屬(mfm)結構，其中鐵電層布置在提供頂部和底部電極的兩個導電層之間。雖然術語「mfm」是基於導體為金屬而得出的，但術語「mfm」在本領域和本技術中的使用包括一個或兩個電極為非金屬導體的情況。feram通過在極化狀態之間切換的可逆過程來儲存數據。可以使用改變由鐵電層的晶體結構保持的極化的電場來改變極化狀態。例如，施加到鐵電層的負偏壓可以誘導原子移動到第一取向，其具有指示第一數據值(例如，邏輯「1」)的第一電阻，而施加到鐵電層的正偏壓可以誘導原子轉移到第二方向，其具有指示第二數據值(例如，邏輯「0」)的第二電阻。
27.一種類型的feram具有耦合到金屬氧化物半導體場效應電晶體(mosfet或fet)的漏極的mfm結構。另一種類型的feram是金屬-鐵電-絕緣體-半導體場效應電晶體(mfis-fet或fefet)，它本質上是在氧化物和柵極之間具有鐵電層的一種金屬柵極fet。第三種類型的feram是金屬-鐵電-金屬-絕緣體-半導體(mfmis)場效應電晶體(mfmis-fet)，其中mfm結構的底部電極耦合到nfet的柵電極。mfm結構的fet柵電極和底部電極用作單個浮置柵極。mfmis-fet具有非破壞性讀取、低寫入電壓和高耐用性等優點。
28.本公開的一個方面是一種具有3d結構的存儲器器件，該結構為mfmis-fet存儲器單元提供高晶片面積密度。存儲器器件包括在襯底上方的堆疊件中與隔離層交錯的存儲器單元層。mfmis存儲器單元包括位於存儲器單元層中的柵電極、鐵電層、浮置柵極、隧道電介質和溝道。垂直延伸穿過存儲器單元層和隔離層的半導體結構提供溝道。包括柵電極、鐵電層和浮置柵極的mfm結構位於溝道的側面，並夾在隔離層的電介質之間。浮置柵極、鐵電層和柵電極在溝道周圍呈放射狀分布，其中浮置柵極是最靠近的，柵電極是最遠的，並且鐵電層的至少部分設置在兩者之間。隧道電介質位於浮置柵極和溝道之間。
29.與多個mfm結構相關聯的柵電極可以聯合成耦合到字線的單個導電結構(字線柵極)。在一些實施例中，鐵電層環繞在字線柵極周圍，由此鐵電層設置在字線柵極的上方和下方以及在字線柵極和每個浮置柵極之間。在一些實施例中，字線柵極從堆疊件的側壁延伸。在一些實施例中，鐵電層也從堆疊件的側壁延伸。在一些實施例中，浮置柵極環繞溝道。
30.存儲器單元的溝道垂直定向。在一些實施例中，溝道具有環形截面。提供溝道的半導體結構垂直延伸穿過堆疊件。一列水平對準的存儲器單元的溝道通過半導體結構中的一個串聯連接。半導體結構在一端處耦接位線並且在相對端處耦接源極線。
31.位線耦合電晶體可以插入在存儲器單元的列與那些存儲器單元的位線連接件之間。在一些實施例中，半導體結構為位線耦合電晶體提供溝道並且該溝道與列中的存儲器單元的溝道串聯連接。可以通過添加到存儲器單元層/絕緣層堆疊的附加層來提供位線耦合電晶體的柵電極。在一些實施例中，位線耦合電晶體的柵電極是多晶矽等。在一些實施例中，位線耦合電晶體的柵電極具有與存儲器單元層相同的結構。例如，位線耦合電晶體的柵電極可以具有mfm結構。儘管位線耦合電晶體可以具有存儲器單元的結構，但它不受編程操作和擦除操作的影響。存儲器器件可以不具有可操作為對位線耦合電晶體執行編程操作和擦除操作的電路。
32.位線耦合電晶體的組的柵電極聯合以形成單個位線連接選擇柵極(bsg)。bsg用於選擇存儲器單元的分區。分區中的存儲器單元的列耦合到不同的位線。位線可以延伸以與多個分區中的多個存儲器單元列連接。每個分區中的位線連接由bsg觸發。使用bsg以選擇特定分區，使用位線以選擇分區內的特定列，並且使用字線以選擇列內的特定層次，可以單獨尋址陣列中的任何存儲器單元。
33.源極線耦合電晶體可以插入在存儲器單元的每列和用於那些存儲器單元的源極線連接件之間。在一些實施例中，半導體結構為源極線耦合電晶體提供溝道並且該溝道與列中的存儲器單元的溝道串聯連接。源極線耦合電晶體的柵電極可以由存儲器單元層/絕緣層堆疊的附加層提供。在一些實施例中，源極線連接選擇柵極位於存儲器單元層/絕緣層堆疊下方。在一些實施例中，位線連接選擇柵極位於存儲器單元層/絕緣層堆疊上方。在一些實施例中，源極線耦合電晶體的柵電極是多晶矽等。在一些實施例中，源極線耦合電晶體
的柵電極具有與存儲器單元層相同的結構。例如，源極線耦合電晶體的柵電極可以具有mfm結構。儘管源極線耦合電晶體可以具有存儲器單元的結構，但它不受編程和擦除操作的影響。存儲器器件可以不具有可操作為對源極線耦合電晶體執行編程和擦除操作的電路。
34.源極線耦合電晶體的組的柵電極聯合以形成單個源極線連接選擇柵極(ssg)。ssg用於觸發存儲器單元的分區的源極線連接件。在一些實施例中，源極線連接件包括源極線通孔，其在堆疊件附近垂直延伸並且通過電介質層與堆疊件隔開。在一些實施例中，源極線通孔為板狀。源極線通孔可以穿過襯底與源極線選擇電晶體連通。半導體結構可以接觸襯底的第一摻雜區。源極線通孔可以接觸襯底的第二摻雜區。
35.儘管到此為止將存儲器器件描述為具有mfmis-fet存儲器單元，但是應當理解，可以修改實施例以通過用一個或多個提供不同數據儲存結構的類型實施。例如，存儲器器件可以是電阻隨機存取存儲器(reram)、相變存儲器(pcram)、磁阻隨機存取存儲器(mram)等。
36.本公開的一些方面涉及一種製造存儲器器件的方法。方法包括形成具有交替的絕緣層和犧牲層的堆疊件。在一些實施例中，絕緣層是氧化物並且犧牲層是氮化物。第一孔穿過堆疊件被蝕刻並且每個犧牲層的第一部分穿過第一孔被蝕刻掉以創建第一空隙。至少沉積提供浮置柵極的導電材料以填充第一空隙。在第一孔中形成隧道電介質層，然後在第一孔中沉積溝道層。穿過堆疊件蝕刻溝槽並且穿過溝槽蝕刻每個犧牲層的剩餘部分以創建第二空隙。數據儲存層與提供柵電極的導電材料一樣沉積在溝槽中。在一些實施例中，數據儲存層是鐵電層。
37.在一些實施例中，堆疊件包括在最高犧牲層上方並通過絕緣層與其隔開的第一導電層。在一些實施例中，堆疊件包括在最低犧牲層下方並由另一絕緣層與其隔開的第二導電層。在一些實施例中，導電層是多晶矽。在一些實施例中，第一導電層提供bsg。在一些實施例中，第二層提供ssg。
38.在一些實施例中，堆疊件形成在半導體襯底上方。在一些實施例中，第一開口直接形成在半導體襯底的重摻雜區上方。在一些實施例中，隧道電介質沉積在第一開口的底部並且在沉積半導體層之前被蝕刻透以允許半導體層接觸重摻雜區。在一些實施例中，半導體層和隧道電介質層都在開口的底部被蝕刻透，然後沉積第二半導體層以使溝道與重摻雜區接觸。在一些實施例中，半導體襯底通過外延生長從第一開口的底部延伸並且外延生長提供重摻雜區。
39.圖1提供了截面圖100，其示出了根據本公開的一些實施例的具有3d結構的存儲器器件1的部分。存儲器器件1具有堆疊件49，堆疊件49包括與隔離層19交錯的存儲器單元層21。在通孔區33中溝道通孔79垂直穿過堆疊件49並與存儲器單元層21相交。隔離層19包括電介質層41。電介質層41位於圍繞通孔區33的堆疊件區29中。電介質層41在堆疊件區29內的存儲器單元層21上方和下方是完整的，但在通孔區33中具有孔。在每個存儲器單元層21中形成存儲器單元94。
40.圖2提供了圖示存儲器單元94中的一個的截面透視圖200。每個存儲器單元94包括溝道89、隧道電介質87、浮置柵極85、數據儲存層83和柵電極81。溝道89是在通孔區33中。在一些實施例中，隧道電介質87也在通孔區33中。溝道通孔79包括提供溝道89的半導體層71、提供隧道電介質87的隧道電介質層69、以及電介質73。
41.在一些實施例中，存儲器單元層21的厚度在從約到約的範圍內。在
一些實施例中，存儲器單元層21具有在從約到約的範圍內的厚度。如果存儲器單元層21太薄，則耦合比率(柵極到溝道)可能太低。如果存儲器單元層21太厚，器件密度可能會受到過度損害。可以選擇存儲器單元層21的厚度以實現目標耦合比率。目標耦合比率可以為從約0.3至約1.0。
42.在一些實施例中，電介質層41的厚度在從約到約的範圍內。在一些實施例中，電介質層41的厚度在約至約的範圍內。如果電介質層41太薄，則可能發生過多的電流洩漏。如果電介質層41太厚，則可能無法充分控制通過半導體層71的傳導。
43.浮置柵極85、數據儲存層83和柵電極81設置在堆疊件區29中。在一些實施例中，浮置柵極85與溝道通孔79交界。在一些實施例中，數據儲存層83環繞柵電極81。在一些實施例中，柵電極81和浮置柵極85是金屬。在一些實施例中，數據儲存層83是鐵電層。數據儲存層83可以包括提供數據儲存功能的多個層。柵電極81是較大結構：字線柵極wg1和wg2的部分，每個字線柵極wg1和wg2圍繞多個溝道通孔79。
44.圖3提供了穿過存儲器器件1的存儲器單元層21中的一個截取的截面圖300。圖3中的線a-a'對應於圖1中的線a-a'。通過線a-a'在這兩個圖之間進行比較可以看出，截面圖300包含的存儲器器件1的面積比截面圖100所示的面積更大。而圖1示出了單個溝道通孔79，圖3示出了對應於存儲器器件1的分區的多個溝道通孔79。如圖3所示，存儲器單元94具有徑向對稱性。溝道89、隧道電介質87、浮置柵極85和數據儲存層83中的每個都具有環形截面。柵電極81佔據環形空間但是是較大字線柵極wg2的部分，字線柵極wg2為存儲器器件1的一個層內的存儲器單元94的組提供柵電極81。具有圍繞溝道的浮置柵極提供了全環柵結構，可以實現出色的柵極控制。環形截面和全環柵結構提供了均勻的極化特性並減少了存儲器單元之間的閾值電壓變化。
45.字線柵極wg2在圖4a中單獨示出。從圖3和圖4a中可以看出，存儲器單元94可以布置成交錯的行。圖4a示出了在每個分區具有四行且每行兩個存儲器單元的情況下的字線柵極wg2。可以有更多或更少的行數，並且每行可以有更多數量的存儲器單元。在一些實施例中，有2至12行。更多的行數可能會導致加工困難。圖4b示出了替代實施例的字線柵極401，其中每個分區中的存儲器單元94被布置在非交錯行中，每行三個存儲器單元。圖案中的一些溝道通孔79可以用偽通孔(未示出)代替，以提供有助於根據下文描述的工藝製造的附加堆疊件側壁。當存儲器器件1具有比所示示例中所示更多的每層次每分區單元時，偽通孔特別有用。
46.再次參考圖1，位線耦合電晶體93形成在堆疊件49的上層17中。上層17設置在存儲器單元層21上方並通過隔離層19與相鄰的存儲器單元層21隔開。位線耦合電晶體93包括溝道90、隧道電介質91和柵電極92。溝道90由半導體層71提供。隧道電介質91由隧道電介質層提供69。柵電極92是位線連接選擇柵極bsg1的部分，位線連接選擇柵極bsg1為存儲器器件1的一個分區中的每個位線耦合電晶體93的每個提供柵電極92。在一些實施例中，位線連接選擇柵極bsg1是多晶矽。
47.溝道通孔79頂部處的導電插塞75與半導體層71接觸。導電插塞75的底面82與柵電極92的上表面78共面。可選地，底表面82可以略高於柵電極92的上表面78。通過導電插塞
75，位線耦合電晶體93耦合到位於堆疊件49上方的金屬互連7中的位線bl1。連接件可以包括金屬互連7內的附加結構，諸如通孔77、布線59和通孔57。
48.源極線耦合電晶體99形成在堆疊件49的下層23中。下層23設置在存儲器單元層21下方並通過隔離層19與相鄰的存儲器單元層21隔開。源極線耦合電晶體99包括溝道98、隧道電介質97和柵電極96。溝道98由半導體層71提供。隧道電介質97可以由隧道電介質層69提供。柵電極96是源極線連接選擇柵極ssg的部分，源極線連接選擇柵極ssg為存儲器器件1的一個分區中的每個源極線耦合電晶體99提供柵電極96。在一些實施例中，源極線連接選擇柵極ssg是多晶矽。
49.圖5a提供了截面圖500，其示出了與圖3的截面圖300所示相同的存儲器器件1的區域，但是是穿過下層23截取。圖5a中的線b-b'對應於圖1中的線b-b'。如圖5a所示，源極線耦合電晶體99具有徑向對稱性。溝道98和隧道電介質97是環形的。柵電極96佔據一個環形空間，但它是為源線耦合電晶體99的組提供柵電極96的源線連接選擇柵極ssg的部分。
50.圖5b提供了截面圖510，其示出了與由圖3和圖5a的截面圖300和500所示的存儲器器件1相同的區域。圖5b的c-c'線與圖1的c-c'線對應。如圖5b所示，位線耦合電晶體93具有徑向對稱性。溝道90和隧道電介質91是環形的。柵電極92佔據一個環形空間，但它是為位線耦合電晶體93的組提供柵電極92的位線連接選擇柵極bsg的部分。
51.再次參考圖1，堆疊件49位於半導體襯底37上。同樣位於半導體襯底37上的導電板15設置於堆疊件49的一側並且通過電介質層16與堆疊件49隔開。導電板15可以具有與堆疊件49相同的高度。導電板15的頂部通過金屬互連7中的通孔9連接到源極線sl。
52.半導體層71與半導體襯底37的第一重摻雜區39直接接觸。在一些實施例中，從襯底38到溝道通孔79中的外延生長(未示出)提供了第一重摻雜區39。導電板15與半導體襯底37的第二重摻雜區25接觸。第一重摻雜區39和第二重摻雜區25具有相同的摻雜類型。半導體襯底37的體可以用相同的摻雜類型輕摻雜。當源極線耦合電晶體99導通時，電荷載流子可以通過半導體襯底37和導電板15在源極線sl和半導體層71之間移動。
53.圖6提供了圖1中所示的存儲器器件1的部分的等效電路圖600。如等效電路圖600所示，源極線耦合電晶體99、兩個存儲器單元94和位線耦合電晶體93串聯連接在源極線sl和位線bl1之間。等效電路圖600中的存儲器單元94的數量等於存儲器單元層21的數量。雖然在所示示例中只有兩個，但是應當理解，可以使用更多數量的存儲器單元層。源極線耦合電晶體99由源極線連接選擇柵極ssg開關。位線耦合電晶體93由位線連接選擇柵極bsg開關。存儲器單元94由字線柵極wg1和字線柵極wg2開關。在第一編程狀態中，存儲器單元94具有用於開關的較低閾值電壓。在第二編程狀態中，存儲器單元94具有用於開關的較高閾值電壓。使用一個字線柵極上的中間電壓和高於所有其他字線柵極上的較高閾值的電壓，可以查詢特定存儲器單元94的編程狀態。
54.圖7和圖8示出了存儲器器件1的俯視圖700和800。圖7的視圖700包含存儲器器件1的一個分區，而圖8的視圖800包含兩個分區。圖9是存儲器器件1的一個分區的透視圖900。如視圖700-900所示，位線連接選擇柵極bsg1和bsg2，字柵電極wg1和wg2以及源極線連接選擇柵極ssg以不同的長度延伸到堆疊件49的一側以形成階梯圖案711。階梯圖案711為通孔707提供訪問以將位線連接選擇柵極bsg1與位線連接選擇線bsl1耦合、為通孔701提供訪問以將字柵電極wg1與字線wl1耦合、為通孔703提供訪問以將字柵電極wg2與字線wl2耦合，以
及為通孔705提供訪問以將源極線連接選擇柵極ssg與源極線連接選擇線ssl耦合。
55.位線bl1到bl8平行地延伸跨過堆疊件49的頂部。位線bl1到bl8中的每個都耦合到不同溝道通孔79的半導體層71。偶數的位線bl2到bl8在它們各自的溝道通孔79正上方。奇數的位線bl1至bl7從它們各自的溝道通孔79橫向移位。源極線連接選擇線ssl和字線wl1和wl2可以平行於位線bl1至bl8。
56.位線連接選擇線bsl1和bsl2分別耦合到位線連接選擇柵極bsg1和bsg2(見圖8)。耦合可以包括金屬化層m1中的導線59(見圖1)。位線連接選擇線bsl1和bsl2垂直於位線bl1到bl8並且可以在與位線bl1到bl8不同的金屬化層中。例如，位線連接選擇線bsl1和bsl2可以在金屬化層m1中，而位線bl1至bl8在金屬化層m2中(見圖1)。儘管圖中未示出，但是位線連接選擇線bsl1和bsl2可以延伸經過位線bl1至bl8以與由附加位線服務的附加分區進行連接。
57.圖10提供了與存儲器器件1類似但具有四層或存儲器單元94的存儲器器件的等效電路圖。列對應於溝道通孔79。可以通過選擇位線連接選擇線bsl1和bsl2以及位線bl1和bl2中的一個來選擇任何單獨的列。可以通過向字線wl1、wl2、wl3和wl4施加合適的電壓來尋址列中的任何單獨的存儲器單元。存儲器器件中的所有源極線連接選擇柵極ssg可以耦合到一個源極線連接選擇線ssl。ssl可以用於導通源極線耦合電晶體99(見圖1)以進行讀取操作，並截止源極線耦合電晶體99以進行寫入和擦除操作。
58.圖11a是圖示與存儲器器件1類似的存儲器器件1a的截面圖1100，但具有源極線連接選擇柵極ssga代替了源極線連接選擇柵極ssg並且位線連接選擇柵極bsga代替了位線連接選擇柵極bsg1。源極線連接選擇柵極ssga和位線連接選擇柵極bsga各自具有包括數據儲存層83的存儲器單元層21的結構。源極線耦合電晶體99a的柵電極96a和位線耦合電晶體93a的柵電極92a是浮置柵極。源極線連接選擇柵極ssga和位線連接選擇柵極bsga可以具有比源極線連接選擇柵極ssg和位線連接選擇柵極bsg1稍高的導通電壓，但是除此之外存儲器器件1a可以與存儲器器件1相同地操作。
59.圖11b是圖示與存儲器器件1類似的存儲器器件1b的截面圖1110，但是在溝道通孔79的基部處具有不同結構。存儲器器件1b具有襯墊溝道通孔79的側壁的隧道電介質層69b，但是不具有跨過半導體襯底37延伸的水平部分30(見圖1)。此外，存儲器器件1b具有在溝道通孔79的基部處較厚的半導體層71b。圖1的存儲器器件1和圖11b的存儲器器件1b的相對優點將在以下討論製造方法之後被理解。
60.圖12至圖35是例示根據本公開的形成存儲器器件的方法的截面圖。雖然參照圖12至圖35的方法的各種實施例進行了描述，但應當理解圖12至圖35所示的結構不限於該方法，而是可以獨立於該方法而獨立。圖12到圖35被描述為一系列動作。在其他實施例中可以改變這些動作的順序。雖然圖12至圖35示出並描述了一組特定的動作，在其他實施例中可以省略一些動作。此外，未圖示和/或描述的動作可以包括在其他實施例中。雖然圖12至圖35是以形成存儲器器件1方面描述的，但該方法可以用於形成其它存儲器器件。
61.如圖12的截面圖1200所示，方法可以開始於形成掩模1201並摻雜半導體襯底37的上表面以形成第一重摻雜區39。半導體襯底37可以是包括半導體的任何類型的襯底。例如，半導體襯底37可以是體襯底(例如體矽襯底)、絕緣體上矽(soi)襯底等或任何其他合適的襯底。半導體可以是矽，或其他半導體材料，諸如sige和/或其他iii族、iv族和/或v族元素、它們的組合等。第一重摻雜區39被摻雜到10
20
/cm3或更大的濃度。摻雜劑可以是p型或n型。
在一些實施例中，摻雜劑是n型。半導體襯底37的體可以用相同的摻雜劑類型被輕摻雜。另一種選擇是形成具有相同摻雜劑類型的輕摻雜的深阱。
62.如圖13的截面圖1300所示，方法繼續在半導體襯底37上方形成堆疊件49。形成堆疊件49包括根據存儲器器件中所需的層次數依次形成電介質層41a、ssg層1305、成對的電介質層41和犧牲層1303、另外的電介質層41和bsg層1301。形成這些層可以包括化學氣相沉積(cvd)、物理氣相沉積(pvd)、原子層沉積(ald)等，或任何其他合適的工藝或工藝的組合。
63.電介質層41包括電介質。在一些實施例中，電介質是氧化物。在一些實施例中，電介質是二氧化矽。可以使用其他類型的電介質，只要它們在存儲器單元層21(見圖1)之間提供足夠的電隔離，並且它們對有效去除犧牲層1303的蝕刻工藝具有足夠的抵抗力。
64.犧牲層1303可以具有任何合適的成分。在一些實施例中，犧牲層1303是氮化物。在一些實施例中，犧牲層1303是氮化矽。可以使用其他成分，只要它們有助於通過蝕刻工藝被去除而使電介質層41完好。
65.在所示實施例中，bsg層1301和ssg層1305由導電材料形成。在一些實施例中，導電材料是多晶矽。可選地，導電材料可以是石墨烯、金屬等或一些其他導電材料。
66.雖然在該工藝序列所示的實施例中，bsg層1301和ssg層1305是用導電材料形成的，但在替代實施例中，這些層中的一個或兩個是與犧牲層1303相同的材料並且可以是電介質。可以如所示示例中那樣繼續處理。如果bsg層1301和ssg層1305都由犧牲材料形成，則所得存儲器器件將具有類似於圖11a的截面圖1100所示的結構。
67.如圖14a的截面圖1400所示，階梯圖案711可以形成在堆疊件49的一側。形成階梯圖案711可以包括一系列掩模和蝕刻操作。如圖14b的截面圖1410所示，在形成階梯圖案711之後，可以沉積電介質層1411。電介質層1411封閉犧牲層1303的端並且還可以在堆疊件49頂部提供或添加電介質層41b。
68.如圖15的截面圖1500所示，可以形成掩模1505，並且掩模1505用於蝕刻穿過堆疊件49的溝道孔1501。掩模1505可以使用光刻形成並且可以在蝕刻溝道孔之後被剝離。蝕刻可以包括幹蝕刻，諸如等離子蝕刻。溝道孔1501定位成使得第一重摻雜區39通過溝道孔1501暴露。溝道孔1501由堆疊件49包圍並且將側壁1503添加給堆疊件49。
69.在一些實施例中，溝道孔1501的截面是環形的。理想的是使溝道孔1501垂直於襯底47。在一些實施例中，孔側壁與襯底47的表面之間的角度a在從約90
°
到約100
°
的範圍內。在一些實施例中，角度a為約90
°
至約95
°
。
70.溝道孔1501是多個溝道孔1501中的一個，其圖案諸如如圖3所示的圖案或圖4a、圖4b所示的圖案。圖案內的溝道孔1501具有節距p(見圖3或圖4a、圖4b)和寬度w1(見圖3、圖4a、圖4b或圖15)。在一些實施例中，節距p在從約200到約4000的範圍內。在一些實施例中，節距p在從約到約的範圍內。在一些實施例中，寬度w1在從約到約的範圍內。在一些實施例中，寬度w1在從約到約的範圍內。在一些實施例中，節距p和寬度w1之間的比率在從約1:2到約2:1的範圍內。在一些實施例中，節距p和寬度w1之間的比率在從約1:1.5到約1.5:1的範圍內。節距p和寬度w1可以幾乎相等。
71.如圖16的截面圖1600所示，執行蝕刻工藝以使犧牲層1303從溝道孔1501凹進。蝕刻從側壁1503進行並且從溝道孔1501凹進犧牲層1303距離d。在一些實施例中，距離d是從
約到約在一些實施例中，距離d是從約至約相對於存儲器單元94中的隧道電介質87的操作區，較小的距離d將減小數據儲存層83的操作區(見圖1和圖2)。較大的距離d將增加數據儲存層83的操作區。
72.蝕刻工藝可以包括溼蝕刻等。在一些實施例中，蝕刻工藝是酸蝕刻。在一些實施例中，蝕刻劑包括磷酸等。根據一些實施例，蝕刻工藝去除了每個犧牲層1303中的一些但不是全部。蝕刻工藝在溝道孔1501的橫向區域中的電介質層41之間產生空隙1601。
73.如圖17的截面圖1700所示，可以以填充空隙1601的方式沉積導電材料1701。導電材料1701可以是金屬、金屬化合物、多晶矽、石墨烯、類似物，或任何其他合適的導體。導電材料可以包括多層各種材料。導電材料1701可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積。在一些實施例中，導電材料1701是金屬或金屬化合物。可能合適的金屬的示例包括鎢(w)、鋁(al)、銅(cu)、鈦(ti)、鉭(ta)、鈷(co)、鎳(ni)、釕(ru)等。可能合適的金屬化合物的實例包括氮化鈦(tin)、氮化鉭(tan)、氮化鉭鋁(taaln)等。導電材料1701的一些可以沉積在溝道孔1501的側壁上、溝道孔1501的底部以及堆疊件49上方。
74.如圖18的截面圖1800所示，可以執行蝕刻工藝以去除沉積在空隙1601外部的導電材料1701。保留在空隙1601內的導電材料1701提供浮置柵極85。蝕刻工藝是各向異性蝕刻並且可以包括等離子蝕刻等。
75.如圖19的截面圖1900所示，然後可以沉積隧道電介質層69和第一半導體層1901。這些層可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積。隧道電介質層69和第一半導體層1901可以襯墊溝道孔1501。
76.隧道電介質可以是適用於柵極電介質的任何材料。可能合適的電介質材料的示例包括氧化矽(sio
x
)、碳氮化矽(sicn)、碳氧化矽(sioc)等。在一些實施例中，隧道電介質層69的厚度在從約到約的範圍內。在一些實施例中，隧道電介質層69的厚度在從約到約的範圍內。
77.第一半導體層1901可以是任何合適的半導體。在一些實施例中，第一半導體層1901是或包括多晶矽等。多晶矽具有在薄層中提供高載流子遷移率的優點。在一些實施例中，第一半導體層1901是或包括氧化物半導體。氧化物半導體可以例如是銦鎵鋅氧化物(ingazno或igzo)、銦鋅氧化物(inzno)、銦鎵鋅錫氧化物(ingaznsno或igzto)、氧化鋅(zno)、銦鎢氧化物(inwo)、氧化銦錫(insno或ito)它們的組合等。在一些實施例中，第一半導體層1901具有在從約到約的範圍內的厚度。在一些實施例中，第一半導體層1901的厚度在從約到約的範圍內。
78.如圖20的截面圖2000所示，可以進行各向異性蝕刻以通過溝道孔1501暴露半導體襯底37。蝕刻可以從堆疊件49的上表面去除隧道電介質層69和第一半導體層1901。蝕刻可以例如是等離子體蝕刻等。
79.如圖21的截面圖2100所示，可以執行沉積工藝以形成第二半導體層2101。第二半導體層2101可以增厚第一半導體層1901並使其與第一重摻雜區39連通。第二半導體層2101的成分和形成工藝選擇與第一半導體層1901的相同。在一些實施例中，第二半導體層2101具有與第一半導體層1901相同的成分。在一些實施例中，第二半導體層2102具有在從約到約的範圍內的厚度。在一些實施例中，第二半導體層2102具有在從約到
約的範圍內的厚度。
80.如圖22的截面圖2200所示，可以沉積電介質73以填充溝道孔1501，然後進行化學機械拋光以從堆疊件49的頂部去除過量的第二半導體層2101和電介質73。電介質73可以是任何合適的電介質。電介質73例如可以是二氧化矽等。第二半導體層2101和第一半導體層1901保留的部分在溝道孔1501內並提供半導體層71。填充溝道孔1501的材料包括隧道電介質層69、半導體層71和電介質73，構成溝道通孔79。電介質層41具有與溝道通孔79交界對齊的側表面2201。
81.如圖23的截面圖2300所示，可以形成掩模2305，並且掩模2305用於蝕刻穿過堆疊件49的溝槽2301。掩模2305可以使用光刻形成並且可以在蝕刻溝槽2301之後被剝離。蝕刻可以包括幹蝕刻，諸如等離子蝕刻等。溝槽2301將bsg層1301劃分為多個位線連接選擇柵極bsg1、bsg2等。溝槽2301還將ssg層1305劃分為多個源極線連接選擇柵極ssg，添加側壁2303給堆疊件49，並暴露半導體襯底37。希望使溝槽2301垂直於襯底37。溝槽2301的側壁與襯底37的表面之間的角度a2在約90
°
至約約100
°
的範圍內。在一些實施例中，角度a2為從約90
°
至約95
°
。在一些實施例中，溝槽2301的寬度w2在從約25nm到約10μm的範圍內。在一些實施例中，寬度w2在從約50nm到約5μm的範圍內。
82.在這些示例中示出的溝槽2301是線性的，然而，溝槽可以是彎曲的或以其他方式改變形狀。溝槽2301的作用中的一個是將bsg層1301劃分為多個位線連接選擇柵極。ssg層1305不需要分成多個源極線連接選擇柵極。任一存儲器單元層21中的字柵電極也可以在分區之間結合。如果使用另一工藝或單獨的蝕刻將bsg層1301劃分為位線連接選擇柵極bsg1、bsg2等，則溝槽2301可以是孔而不是溝槽。
83.溝槽2301的另一個功能是產生側壁2303，犧牲層1303的剩餘部分可以通過該側壁被替換。在一些實施例中，在堆疊件49中形成孔(未示出)以用作該功能。在一些實施例中，除了溝槽2301之外，還使用孔以促進犧牲層1303的剩餘部分的去除和替換。可以填充這樣的孔以在圖4a和圖4b的圖案內產生偽通孔。
84.如圖24的截面圖2400所示，執行蝕刻工藝以去除犧牲層1303的剩餘部分。蝕刻工藝可以包括溼蝕刻等。在一些實施例中，蝕刻工藝是酸蝕刻。在一些實施例中，蝕刻劑包括磷酸等。該蝕刻在溝槽2301的橫向區域中的電介質層41之間產生空隙2401。
85.如圖25的截面圖2500所示，數據儲存層83可以穿過溝槽2301以鄰接浮置柵極85並襯墊空隙2401的方式沉積。數據儲存層83可以包括各種材料的一層或多層。可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積這些層。在一些實施例中，數據儲存層83具有在從約到約的範圍內的厚度。在一些實施例中，數據儲存層83具有從約到約範圍內的厚度。
86.在一些實施例中，存儲器器件1是mfmis存儲器器件並且數據儲存層83是保持電偶極子極化的鐵電層。可用於鐵電層的材料的示例包括氧化鉿(hfo2)、氧化鉿矽(hfsio)、氧化鉿鋯(hfzro或hzo)、氧化鋁(al2o3)、氧化鈦(tio2)、氧化鑭(lao
x
)、鈦酸鍶鋇(srbatio
x
或sbt)、鋯鈦酸鉛(pbzrtiox或pzt)、鈦酸鋇鑭(balatio
x
或blt)等。
87.在一些實施例中，存儲器器件1是reram存儲器器件並且數據儲存層83包括具有可以通過導電橋的可逆形成而改變的電阻的金屬氧化物。可適用於reram存儲器器件的數據
儲存結構的金屬氧化物的示例包括氧化鉿(hfo
x
)、氧化鎳(nio
x
)、氧化鉭(tao
x
)、氧化鉿鉭(tahfo
x
)、氧化鉭鋁(taalo
x
)、氧化鎢(wo
x
)、氧化鋯(zro
x
)、氧化鋁(alo
x
)、氧化鍶鈦(srtio
x
)等。數據儲存層83還可以包括交替地從金屬氧化物層提供和接收離子的有源金屬層。與數據儲存層83相鄰的電極中的一個可以提供有源金屬層。
88.在一些實施例中，存儲器器件1是pcram存儲器器件並且數據儲存層83包括硫屬化物玻璃。硫屬化物玻璃具有晶態和非晶態，晶態和非晶態具有明顯不同的電阻率值。硫屬化物玻璃可以包括硫屬元素離子(例如，元素周期表第vi列中的化學元素)、硫(s)、硒(se)、碲(te)、硫化硒(ses)、鍺銻碲(gesbte)、銀銦銻碲(aginsbte)等。
89.在一些實施例中，存儲器器件1是mram存儲器器件並且數據儲存層83包括金屬隧道結(mtj)。mtj包括通過隧道勢壘層與自由層分離的釘扎層。可以包括反鐵磁層以保持釘扎層的極性。釘扎層可以包括鈷(co)、鐵(fe)、硼(b)、鎳(ni)、釕(ru)、銥(ir)、鉑(pt)等。隧道勢壘層可以包括氧化鎂(mgo)、氧化鋁(al2o3)等。自由層可以包括鈷(co)、鐵(fe)、硼(b)等。
90.在一些實施例中，所有數據儲存層都穿過溝槽2301形成並沉積在空隙2401中。這對於保持浮置柵極85的厚度並且防止任何數據儲存層與隧道電介質層69相鄰延伸可能是合乎需要的。但取決於存儲器類型，在一些實施例中，數據儲存層83的一層或多層通過溝道孔1501形成並沉積在空隙1601中(見圖16和圖17)。
91.如圖26的截面圖2600所示，導電材料2601可以以填充空隙2401的方式沉積。導電材料2601可以與提供浮置柵極85的導電材料1701(見圖17和圖18)相同或不同。導電材料2601可以是金屬、金屬化合物、多晶矽、石墨烯等，或任何其他合適的導體。導電材料可以包括各種材料的多層。導電材料2601可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積。在一些實施例中，導電材料2601是金屬或金屬化合物。可能合適的金屬的示例包括鎢(w)、鋁(al)、銅(cu)、鈦(ti)、鉭(ta)、鈷(co)、鎳(ni)、釕(ru)等。可能合適的金屬化合物的示例包括氮化鈦(tin)、氮化鉭(tan)、氮化鉭鋁(taaln)等。一些導電材料2601可以沉積在溝槽2301的側壁上、堆疊件49上方以及溝槽2301的底部。
92.如圖27的截面圖2700所示，可以執行蝕刻工藝以去除未被數據儲存層83掩蔽的導電材料2601。可以繼續蝕刻直到數據儲存層83從堆疊件49的頂部去除並且半導體襯底37在溝槽2301的底部暴露。保留在空隙2401內的導電材料2601提供柵電極81。蝕刻工藝是各向異性蝕刻並且可以包括等離子蝕刻等。
93.如圖28的截面圖2800所示，可以執行離子注入以在暴露於溝槽2301底部的半導體襯底37中形成第二重摻雜區25。第二重摻雜區25的摻雜濃度為10
20
/cm3或更高。摻雜類型與第一重摻雜區39相同。
94.如圖29的截面圖2900所示，電介質層16可以以襯墊溝槽2301的側面和底部的方式沉積。電介質層16可以是氧化物、氮化物、sioc、sicn等，或任何其他合適的電介質。電介質層16可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積。
95.如圖30的截面圖3000所示，可以使用蝕刻工藝從溝槽2301的底部去除電介質層16的一些，從而暴露出第二重摻雜區25。蝕刻還可以去除堆疊件49上方的電介質層16。蝕刻可以是各向異性幹蝕刻，諸如各向異性等離子體蝕刻等。
96.如圖31的截面圖3100所示，可以沉積導電材料3101以填充溝槽2301。導電材料
3101可以與導電材料1701和2601相同或不同(見圖17和圖26)。導電材料3101可以是金屬、金屬化合物、多晶矽、石墨烯等，或任何其他合適的導體。導電材料可以包括各種材料的多層。導電材料3101可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積。在一些實施例中，導電材料3101是金屬或金屬化合物。導電材料3101的一些可以沉積在堆疊件49上方。
97.如圖32的截面圖3200所示，可以進行工藝以去除堆疊件49上方的導電材料3101。去除工藝可以是蝕刻或平坦化工藝，諸如cmp。保留的導電材料3101在溝槽2301內並提供導電板15。
98.如圖33的截面圖3300所示，可以形成掩模3301並且可以進行蝕刻工藝以使電介質73凹進直到電介質73的上表面3305處於或接近半導體襯底37上方的與位線連接選擇柵極bsg1的上表面78相同的高度(垂直對齊)。蝕刻可以是幹蝕刻或溼蝕刻。凹進電介質73在電介質73上方產生空隙3303。半導體層71在空隙3303的側面處暴露。在蝕刻之後，可以剝離掩模3301。
99.如圖34的截面圖3400所示，可以沉積導電材料3401以填充空隙3303。導電材料3401可以是金屬、金屬化合物、多晶矽、石墨烯、或任何其他合適的導體。在一些實施例中，導電材料可以包括多種材料的多層。導電材料3401可以通過cvd、pvd、ald等或任何其他合適的工藝或工藝的組合來沉積。在一些實施例中，導電材料3401是金屬或金屬化合物。在一些實施例中，導電材料3401是多晶矽等。導電材料3401的一些可以沉積在堆疊件49上方。
100.如圖35的截面圖3500所示，進行工藝以去除堆疊件49上方的導電材料3401。去除工藝可以是蝕刻或平坦化工藝，諸如cmp。保留在溝道通孔79的頂部的導電材料3501提供導電插塞75。可以隨後進行後段製程(beol)工藝以提供如圖1的截面圖100所示的結構。
101.圖36和圖40的截面圖3600至4000圖示了可以用於產生諸如圖11b的存儲器器件1b的存儲器器件的前述方法的變型。如圖36的截面圖3600所示，其與圖19的截面圖1900相比較，隧道電介質層69沉積在溝道孔1501中，但形成第一半導體層1901不會立即跟進。相反，如圖37的截面圖3700所示，該方法繼續進行暴露第一重摻雜區39的蝕刻工藝。
102.如圖38的截面圖3800所示，然後可以沉積半導體層3801。如圖39的截面圖3900所示，可以沉積電介質73以填充溝道孔1501，隨後進行如圖40的截面圖4000所示的平坦化工藝以從堆疊件49的頂部去除電介質73和半導體層3801，並且由半導體層3801限定半導體層71b。
103.在圖12至圖35的方法中，在從溝道孔1501的底部蝕刻隧道電介質層69之前沉積第一半導體層1901。該替代方案具有第一半導體層1901保護隧道電介質層69免受可能的蝕刻損壞的優點。圖36至圖40的方法具有較少工藝步驟的優點，並且所得結構可以提供半導體層71b和半導體襯底37之間的更好的連通。
104.圖41a和圖41b呈現了可用於形成根據本公開的存儲器器件的方法4100的流程圖。方法4100包括用於形成圖1的存儲器器件1的步驟，但可以用於形成其他存儲器器件。儘管方法4100在本文中被圖示和描述為一系列動作或事件，但是應當理解，這些動作或事件的圖示順序不應被解釋為限制性的。例如，一些動作可以以不同的順序發生和/或與除了本文所示和/或描述的那些之外的其他動作或事件同時發生。此外，實施本文描述的一個或多個方面或實施例並不需要所有圖示的動作，並且本文描述的一個或多個動作可以在一個或多
個單獨的動作和/或階段中執行。
105.方法4100可以從動作4101開始，在半導體襯底中形成重摻雜區。圖12的截面圖1200提供了示例。存儲器器件可以放置在襯底上方以位於金屬互連內，並且可以使用與所示示例中所示的不同的結構來提供源極線連接，然而，仍然希望半導體襯底中的重摻雜區確保有足夠的載流子源以達到滿意的擦除速度。
106.方法可以繼續到動作4103，形成包括與隔離層交錯的犧牲層的堆疊件。圖13的截面圖1300提供了示例。犧牲層的數量至少等於最終器件中所需的存儲器單元的層數。堆疊件還可以包括提供ssg的導電層和/或提供bsg的導電層。另一種選擇是包括附加犧牲層以提供ssg和/或包括附加犧牲層以提供bsg。
107.方法可以繼續到動作4105，在堆疊件的一側形成階梯圖案。圖14a的截面圖1400提供了示例。
108.方法可以繼續到動作4107，在堆疊件中形成溝道孔。圖15的截面圖1500提供了示例。溝道孔提供第一堆疊件側壁。
109.方法可以繼續到動作4109，蝕刻穿過溝道孔和第一堆疊件側壁以去除犧牲層的第一部分並產生第一空隙。圖16的截面圖1600提供了示例。
110.方法可以繼續到動作4111，在第一空隙內沉積第一導電材料。圖17的截面圖1700提供了示例。可選地，可以沉積數據儲存結構的一層或多層，以便在用第一導電材料填充第一空隙之前對第一空隙進行襯墊。
111.方法可以繼續進行動作4113，蝕刻以去除第一導電材料的沉積在第一空隙外部的那部分。圖18的截面圖1800提供了示例。剩餘的材料提供浮置柵極。
112.方法可以繼續到動作4115，形成隧道電介質。圖19的截面圖1900和圖36的3600提供了示例。在一些實施例中，沉積隧道電介質以襯墊溝道孔。在一些實施例中，可以通過浮置柵極的部分氧化來形成隧道電介質的一些或全部。
113.方法可以繼續進行步驟4117，形成第一半導體層。圖20的截面圖2000提供了示例。動作4117是可選的。
114.方法可以繼續到動作4119，蝕刻以通過溝道孔暴露襯底。圖20的截面圖2000提供了在該蝕刻期間採用動作4117來提供第一半導體層以保護隧道電介質的情況的示例。圖37的截面圖3700提供了不採用動作4117的情況的示例。
115.方法可以繼續到動作4121，完成半導體層的沉積。圖21的截面圖2100提供了其中半導體層的第一部分通過動作4117形成的情況的示例。圖38的截面圖3800提供了在單一步驟中沉積半導體層的情況的示例。
116.方法可以繼續到動作4123，用電介質填充溝道孔。圖22的截面圖2200和圖39的3900提供了示例。
117.方法可以繼續到動作4125，蝕刻穿過第二區中的堆疊件以形成溝槽。圖23的截面圖2300提供了示例。溝槽提供第二堆疊件側壁。
118.方法可以繼續到動作4127，蝕刻穿過溝槽和第二堆疊件側壁以去除犧牲層的剩餘部分並產生第二空隙。圖24的截面圖2400提供了示例。
119.方法可以繼續到動作4129，在第二空隙中形成數據儲存層。圖25的截面圖2500提供了示例。數據儲存層提供數據儲存結構。數據儲存結構可以包括多個不同的層。可以通過
在第一空隙中的沉積來提供數據儲存結構的一些層。
120.方法可以繼續進行動作4131，在第二空隙內沉積第二導電材料。圖26的截面圖2600提供了示例。
121.方法可以繼續到動作4133，蝕刻以暴露溝槽中的襯底。圖27的截面圖2700提供了示例。該蝕刻還可以去除通過動作4131沉積的第二導電材料的過量部分。
122.方法可以繼續到動作4135，穿過溝槽在第二區中摻雜襯底。圖28的截面圖2800提供了示例。
123.方法可以繼續到動作4137，用電介質對溝槽進行襯墊。圖29的截面圖2900提供了示例。
124.方法可以繼續到動作4139，蝕刻以暴露溝槽中的襯底。圖30的截面圖3000提供了示例。
125.方法可以繼續到動作4141，在溝槽中沉積導電材料以形成源極線連接件。圖31的截面圖3100提供了示例。
126.方法可以繼續進行動作4143，進行平坦化以從堆疊件去除過量的導電材料。圖32的截面圖3200提供了示例。
127.方法可以繼續進行到動作4145，蝕刻以使溝道通孔中的電介質凹進。圖33的截面圖3300提供了示例。
128.方法可以繼續到動作4147，用導電材料填充溝道通孔中的凹槽以形成導電插塞。圖34的截面圖3400提供了示例。
129.方法可以繼續到動作4149，進行平坦化以從堆疊件去除過量的導電材料。圖35的截面圖3500提供了示例。應當理解，動作4145到動作4149中的一個或多個可以在該過程的較早執行並且這些動作中的一些可以與其他動作組合。
130.方法可以繼續進行動作4151，beol處理。beol處理產生金屬互連結構，例如圖1的截面圖100所示的那些。
131.本發明的一些方面提供一種存儲器器件，其包括具有一個或多個存儲器單元層的堆疊件。多個溝道通孔從第一端到第二端垂直延伸穿過所述堆疊件。每個溝道通孔包括半導體層。源極線通過所述第一端耦合到所述半導體層。位線通過第二端耦合到半導體層。每個存儲器單元層包括字線柵極、多個浮置柵極和數據儲存層。每個浮置柵極圍繞不同的溝道通孔並通過隧道電介質層與溝道通孔隔開。數據儲存層設置在字線柵極和多個浮置柵極中的每個之間。在一些實施例中，堆疊件包括多個存儲器單元層。在一些實施例中，數據儲存層是鐵電層。在一些實施例中，存儲器單元是mfmis存儲器單元。在一些實施例中，堆疊件形成在半導體襯底上。在一些實施例中，源極線通過半導體襯底的重摻雜區耦合到半導體層。
132.在一些實施例中，堆疊件包括在存儲器單元層和第二端之間的位線連接選擇柵極層。位線連接選擇柵極層包括圍繞每個溝道通孔延伸的位線連接選擇柵極。隧道電介質設置在溝道通孔和位線連接選擇柵極之間。在一些實施例中，位線連接選擇柵極包括多晶矽。在一些實施例中，位線連接選擇柵極具有存儲器單元層的mfm結構。
133.在一些實施例中，堆疊件包括在存儲器單元層和半導體襯底之間的源極線連接選擇柵極層。源極線連接選擇柵極層包括圍繞每個溝道通孔延伸的源極線連接選擇柵極。隧
道電介質設置在溝道通孔和源極線連接選擇柵極之間。在一些實施例中，源極線連接選擇柵極包括多晶矽。在一些實施例中，源極線連接選擇柵極具有存儲器單元層的mfm結構。
134.本公開的一些方面提供了一種存儲器器件，具有與隔離層交錯的存儲器單元層，每個存儲器單元層包括堆疊件區和多個通孔區。隔離層的電介質將存儲器單元層夾在堆疊件區中。存儲器器件具有mfmis存儲器單元，該存儲器單元包括柵電極、鐵電層、浮置柵極、隧道電介質和半導體溝道。柵電極、鐵電層和浮置柵極位於堆疊件區中。半導體溝道由垂直延伸穿過通孔區中的存儲器單元層和隔離層的半導體結構提供。隧道電介質設置在浮置柵極和半導體溝道之間。在一些實施例中，鐵電層在堆疊件區內的柵電極上方和下方延伸。在一些實施例中，每個存儲器單元層中的柵電極聯合成單個字線柵極。在一些實施例中，柵電極和浮置柵極是金屬。
135.本公開的一些方面涉及一種形成存儲器器件的方法。該方法包括形成具有交替絕緣層和犧牲層的堆疊件，在第一區中蝕刻穿過堆疊件以形成第一堆疊件側壁，從第一堆疊件側壁蝕刻以去除犧牲層的第一部分並創建第一空隙，在第一空隙內沉積第一導電層的材料，形成隧道電介質，在第一區中形成溝道層，蝕刻穿過第二區中的堆疊件以形成第二堆疊件側壁，蝕刻穿過第二堆疊件側壁以去除犧牲層的剩餘部分並創建第二空隙，在第二空隙內形成數據儲存層，以及在第二空隙內沉積第二導電材料。在一些實施例中，第一區的截面是環形的。在一些實施例中，蝕刻穿過第二區中的堆疊件在堆疊件中形成溝槽。在一些實施例中，隧道電介質襯墊第一邊緣。在一些實施例中，方法還包括用電介質填充第一區，蝕刻電介質以在第一區中創建凹槽，以及在凹槽中沉積導電材料以形成接觸溝道層的導電插塞。
136.本公開的一些方面提供了一種存儲器器件，包括：堆疊件，包括一個或多個存儲器單元層，一個或多個存儲器單元層包括第一存儲器單元層，第一存儲器單元層包括字線柵極、多個浮置柵極和數據儲存層；多個溝道通孔，從第一端到第二端垂直延伸穿過堆疊件並且包括第一溝道通孔，第一溝道通孔包括半導體層；和源極線，通過第一端耦合到半導體層；以及位線，通過第二端耦合到半導體層；其中，多個浮置柵極包括第一浮置柵極，第一浮置柵極環繞第一溝道通孔並且通過隧道電介質與半導體層隔開；字線柵極圍繞多個浮置柵極；並且數據儲存層在字線柵極與多個浮置柵極之間延伸。
137.在一些實施例中，一個或多個存儲器單元層包括多個存儲器單元層。
138.在一些實施例中，數據儲存層包括鐵電層；並且半導體層、隧道電介質、第一浮置柵極、數據儲存層和字線柵形成mfmis存儲器單元。
139.在一些實施例中，上述存儲器器件還包括：半導體襯底；其中，堆疊件形成在半導體襯底上；以及源極線通過半導體襯底的重摻雜區耦合到半導體層。
140.在一些實施例中，上述存儲器器件還包括：位線連接選擇柵極層，位於一個或多個存儲器單元層與第二端之間；其中，位線連接選擇柵極層包括圍繞多個溝道通孔延伸的位線連接選擇柵極。
141.在一些實施例中，上述存儲器器件還包括：源極線連接選擇柵極層，位於一個或多個存儲器單元層與第一端之間；其中，源極線連接選擇柵極層包括圍繞多個溝道通孔延伸的源極線連接選擇柵極。
142.在一些實施例中，位線連接選擇柵極包括多晶矽。
143.在一些實施例中，位線連接選擇柵極包括鐵電層。
144.本公開的一些方面提供了一種存儲器器件，包括：襯底，包括堆疊件區和通孔區，其中，通孔區由堆疊件區包圍；存儲器單元層，與襯底上方的堆疊件中的隔離層交錯；mfmis存儲器單元，包括存儲器單元層中的柵電極、鐵電層、浮置柵極、隧道電介質和溝道；半導體結構，延伸穿過通孔區中的存儲器單元層和隔離層；其中，柵電極、鐵電層和浮置柵極位於堆疊件區中；溝道由半導體結構提供；並且隧道電介質設置在浮置柵極和溝道之間。
145.在一些實施例中，鐵電層在堆疊件區內的柵電極上方和下方延伸。
146.在一些實施例中，多個柵電極結合成單個結構。
147.在一些實施例中，柵電極和浮置柵極是金屬。
148.在一些實施例中，上述存儲器器件還包括形成在存儲器單元層和隔離層之上的層中的位線連接選擇柵極。
149.在一些實施例中，位線連接選擇柵極具有與存儲器單元層相同的結構。
150.在一些實施例中，上述存儲器器件還包括形成在存儲器單元層和隔離層下方的層中的源極線連接選擇柵極。
151.本公開的一些方面提供了一種製造存儲器器件的方法，包括：形成包括交替的絕緣層和犧牲層的堆疊件；在堆疊件中蝕刻孔；穿過孔進行蝕刻以去除犧牲層的第一部分並且創建第一空隙；在第一空隙內沉積第一導電材料；形成隧道電介質；在孔中形成半導體層；在堆疊件中蝕刻溝槽；穿過溝槽進行蝕刻以去除犧牲層的剩餘部分並且創建第二空隙；在第二空隙內形成數據儲存層；以及在第二空隙內沉積第二導電材料。
152.在一些實施例中，數據儲存層是鐵電層。
153.在一些實施例中，上述方法還包括：用第二電介質填充孔；蝕刻第二電介質以創建凹槽；以及在凹槽中沉積導電材料以形成接觸半導體層的導電插塞。
154.在一些實施例中，孔的截面為環形。
155.在一些實施例中，隧道電介質襯墊孔。
156.上述概述了幾個實施例的特徵，以便本領域技術人員可以更好地理解本公開的各個方面。本領域技術人員應當理解，他們可以容易地使用本公開作為設計或修改用於實現本文所介紹的實施例的相同目的和/或實現其相同優點的其它過程和結構的基礎。本領域技術人員還應當認識到，此類等效結構不背離本發明的精神和範圍，並且它們可以在不背離本發明的精神和範圍的情況下在本發明中進行各種改變、替換以及改變。