一種納米矽/氮化矽薄膜型電子源及其製作方法與流程

2023-10-20 18:06:58 2

本發明屬於光電子材料與器件技術領域，具體涉及一種可用於電子束器件、發光器件、平板顯示器件、微波器件和傳感器件的納米矽/氮化矽薄膜型電子源及其製作方法。

背景技術：
場發射電子源的種類很多，有Spindt型、矽微尖型、碳納米管型、金剛石薄膜型、類金剛石薄膜型、多孔矽型和表面傳導電子發射型、金屬——絕緣體(氧化物)——金屬型和金屬——絕緣體(氧化物)——半導體——金屬型等。為了獲得良好的場致電子發射，電子源材料應滿足的基本要求有：較低的功函數，場發射開啟電壓低；場發射電流密度大並且均勻穩定；較高的電導率和熔點；穩定的表面物理化學性質；材料經濟實用，成本低，易加工等。在眾多電子源材料中，矽材料的加工處理與半導體工藝技術相兼容，因而工藝成熟，加工精度高，易於製備具有不同結構要求的場發射電子源。例如，採用鍍膜和光刻工藝可以製備出矽微尖陣列電子源，該電子源可以在很低的開關電壓下產生較高的發射電流。但矽陣列電子源的熱穩定性較差、發射可靠性低以及難以大面積製備。多孔矽電子源是另一種矽基場發射電子源，它主要利用電化學陽極刻蝕技術製備而成，與其他場發射電子源相比，利用多孔矽製作的平面型電子源工藝相對簡單,且具有驅動電壓低和電子發散角小等特點，更重要的是其對環境氣壓不敏感，甚至可在氣體中發射電子。但多孔矽電子源也存在以下不足之處：(1)多孔矽電子源的電子發射穩定性較差，機械性能和化學性能不穩定，不利於製備長時間使用的器件。(2)電化學陽極刻蝕技術採用氫氟酸作為腐蝕液，會產生有毒廢水，嚴重汙染環境，因而有很大的局限性。

技術實現要素：
本發明的目的在於提供一種納米矽/氮化矽薄膜型電子源及其製作方法，該方法安全環保，製得的納米矽/氮化矽薄膜電子源既有好的電子發射穩定性，還具有高的電子發射密度。為了達到上述目的，本發明納米矽/氮化矽薄膜電子源，包括依次沉積在基底上的底電極、納米矽/氮化矽層以及頂電極；其中，納米矽/氮化矽層採用鑲嵌有納米晶矽的氮化矽薄膜；或者納米矽/氮化矽層採用納米晶矽層與氮化矽層交替組成的多層薄膜。所述的納米矽/氮化矽層中的納米晶矽的粒徑為3-6nm，納米矽/氮化矽層的厚度為100-2000nm；其中，鑲嵌有納米晶矽的氮化矽薄膜中相鄰納米晶矽間的氮化矽的厚度為0.5-1.5nm；或者納米晶矽層與氮化矽層交替組成的多層薄膜中每層氮化矽的厚度為0.5-1.5nm。一種納米矽/氮化矽薄膜電子源的製作方法，採用濺射法在基底上沉積底電極；然後採用濺射法結合高溫退火工藝在底電極上製備納米矽/氮化矽層；接著採用濺射法在納米矽/氮化矽層上沉積頂電極，即得到納米矽/氮化矽薄膜電子源；其中，納米矽/氮化矽層採用如下兩種方法之一製得：第一種方法：在底電極上沉積富矽氮化矽薄膜，其中的矽以非晶的形式存在，然後對富矽氮化矽薄膜進行高溫退火處理，使其中的非晶矽轉變為納米晶矽，以形成納米矽/氮化矽層；且納米矽/氮化矽層為鑲嵌有納米晶矽的氮化矽薄膜；第二種方法：在底電極上交替沉積非晶矽薄膜和氮化矽薄膜以構成非晶矽/氮化矽交替多層複合薄膜，然後對非晶矽/氮化矽交替多層複合薄膜進行高溫退火處理，使非晶矽轉變為納米晶矽以得到納米矽/氮化矽層；且納米矽/氮化矽層為由納米晶矽層與氮化矽層交替組成的多層薄膜。第一種方法中沉積富矽氮化矽薄膜採用以下三種方式中的一種來實現：第一種方式：向鍍膜腔中通入氬氣和氮氣，控制氬氣與氮氣的分壓比為(10:1)-(1:1)，以矽靶為濺射源在底電極上沉積富矽氮化矽薄膜；第二種方式：向鍍膜腔中通入氬氣，以矽靶和氮化矽靶為共濺射源在底電極上沉積富矽氮化矽薄膜；第三種方式：向鍍膜腔中通入氬氣，以矽和氮化矽複合靶為濺射源在底電極上沉積富矽氮化矽薄膜；第二種方法中沉積非晶矽/氮化矽交替多層複合薄膜採用以下兩種方式中的一種來實現：第一種方式：以矽靶為濺射源在底電極上沉積非晶矽/氮化矽交替多層複合薄膜，在濺射矽靶過程中，向鍍膜腔中交替性地通入氬氣以及同時通入氬氣和氮氣，在同時通入氬氣和氮氣時，保持鍍膜腔中氬氣與氮氣的分壓比為(1:2)-(1:4)，每次通入氬氣或同時通入氬氣和氮氣的時間為1-10分鐘；第二種方式：向鍍膜腔中通入氬氣，以矽靶和氮化矽靶為濺射源，交替濺射矽靶和氮化矽靶沉積非晶矽/氮化矽交替多層複合薄膜，每次濺射矽靶或氮化矽靶的時間為1-10分鐘。在沉積富矽氮化矽薄膜或非晶矽/氮化矽交替多層複合薄膜的過程中，控制鍍膜腔中總氣壓為0.07-4.0Pa；基底的溫度控制在300-600℃。所述的第一種方法和第二種方法中高溫退火處理是在氮氣環境中或者由體積比為(50:1)-(10:1)的氮氣和氫氣組成的混合氣體環境中進行的，且高溫退火處理的溫度為500-1100℃，高溫退火處理的時間為30-120分鐘。所述的底電極採用濺射鎢、鎳、鉻、鋁、銅、鈦中一種材料的靶材或由其中幾種材料組成的複合靶材在基底上沉積得到的。所述的頂電極採用濺射Au、Ag、Pt中一種材料的靶材或由其中幾種材料組成的複合靶材在納米矽/氮化矽層上沉積得到的。與現有技術相比，本發明的有益效果在於：1、本發明在電子源的頂電極和底電極之間加入了納米矽/氮化矽層，其中的氮化矽由於隧穿勢壘較低(1.5-2.0ev)，有利於電子的注入，並且其還具有良好的物理化學穩定性及高熔點和高密度的特性，而電子在納米晶矽中傳輸時有較大的漂移長度，因此由超薄的氮化矽層分隔的納米晶矽組成的薄膜作為電子源材料，一方面電子在其中傳輸時受到的散射較少，另一方面可在納米矽/氮化矽層中施加較強的電場以利於電子加速，因而，本發明的納米矽/氮化矽薄膜電子源具有良好的電子發射能力。2、本發明納米矽/氮化矽薄膜電子源具有多層結構，由依次製作於基底上的底電極——納米矽/氮化矽層(由納米晶矽和氮化矽組成)——頂電極構成，其中的納米矽/氮化矽層採用濺射法結合高溫退火工藝製作。與其它鍍膜技術相比，本發明採用的濺射法可以製備緻密、均勻、重複性好的富矽氮化矽薄膜(其中的矽為非晶矽，即α-Si)或α-Si/氮化矽多層複合薄膜。此外，本發明採用幹法製備工藝，克服了電化學陽極溼法刻蝕帶來的汙染問題，工藝與矽基微電子加工工藝兼容。進一步，本發明納米矽/氮化矽薄膜型電子源的納米矽/氮化矽層中，納米晶矽的粒徑為3-6nm；鑲嵌有納米晶矽的氮化矽層中相鄰納米晶矽間的氮化矽的厚度為0.5-1.5nm；或者納米晶矽層與氮化矽層交替組成的多層薄膜中每層氮化矽的厚度為0.5-1.5nm。這樣可減小電子在薄膜內部運動過程中受到的散射。進一步，本發明對富矽氮化矽薄膜或α-Si/氮化矽多層複合薄膜採用氮氣/氫氣混合氣體環境中的高溫退火處理以形成納米矽/氮化矽層，使膜層中存在的大量矽的懸掛鍵可以被退火過程中擴散到膜層內部的氫原子所飽和，因而可以消除矽的懸掛鍵缺陷，從而進一步減小電子在膜層中傳輸時受到的散射和被捕獲機率。因此，這樣製備出的納米矽/氮化矽薄膜電子源既有好的電子發射的穩定性，同時還有高的電子發射密度，而且機械和化學性能穩定。進一步，本發明通過調節矽靶和氮化矽靶的濺射功率和濺射時間、通入鍍膜腔中的氬氣和氮氣的分壓比以及後續高溫退火工藝中的退火溫度和退火時間，從而能夠更精確地控制最終形成的納米矽/氮化矽層中的矽晶粒大小、矽晶粒密度及膜層總厚度，並且可以減少矽原子懸掛鍵等矽晶粒與氮化矽的界面缺陷，以達到減小電子在膜層傳輸過程中受到的散射和被捕獲機率的目的。本發明的納米矽/氮化矽薄膜電子源具有底電極——納米矽/氮化矽層——頂電極結構，其中的納米矽/氮化矽層採用濺射法結合高溫退火工藝製備；且納米矽/氮化矽層採用鑲嵌有納米晶矽的氮化矽薄膜；或者納米矽/氮化矽層採用納米晶矽層與氮化矽層交替組成的多層薄膜。在納米矽/氮化矽層的製備過程中，通過調節通入鍍膜腔中的氬氣和氮氣的分壓比或調節矽靶(純矽靶、摻磷的n型矽靶或摻硼的p型矽靶)和氮化矽靶的濺射功率，使薄膜中矽的含量發生改變，來控制最後製得的納米矽/氮化矽層中的矽晶粒的大小及密度。附圖說明圖1是第一種納米矽/氮化矽薄膜電子源的結構示意圖；圖2是第二種納米矽/氮化矽薄膜電子源的結構示意圖；圖3是納米矽/氮化矽薄膜電子源的電子發射特性曲線。其中，1、底電極，2、納米矽/氮化矽層，21、氮化矽，22、納米晶矽，3、頂電極，4、基底。具體實施方式下面結合附圖對本發明做進一步詳細說明。參見圖1和2，本發明納米矽/氮化矽薄膜電子源包括依次沉積在基底4上的厚度為40-200nm的底電極1、厚度為100-2000nm的納米矽/氮化矽層2以及厚度為5-15nm的頂電極3；其中，納米矽/氮化矽層2中的納米晶矽22的粒徑為3-6nm；納米矽/氮化矽層2採用鑲嵌有納米晶矽22的氮化矽21薄膜，鑲嵌有納米晶矽22的氮化矽21薄膜中相鄰納米晶矽22之間氮化矽21的厚度為0.5-1.5nm(見圖1)；或者納米矽/氮化矽層2採用納米晶矽22與氮化矽21交替組成的多層薄膜，多層薄膜中每層氮化矽21的厚度為0.5-1.5nm(見圖2)。如圖1所示的第一種納米矽/氮化矽薄膜電子源的製備方法包括以下步驟：1)採用濺射鎢、鎳、鉻、鋁、銅、鈦中一種材料的靶材或由其中幾種材料組成的複合靶材在基底4上沉積底電極1，其厚度為40-200nm；2)在底電極1上沉積厚度為100-2000nm的納米矽/氮化矽層2，其方法為：在底電極1上沉積富矽氮化矽薄膜，其中的矽以非晶的形式存在，然後在氮氣或由體積比為(50:1)-(10:1)的氮氣和氫氣組成的混合氣體中於500-1100℃對富矽氮化矽薄膜進行高溫退火，高溫退火時間為30-120分鐘，使富矽氮化矽薄膜(SiNx，x<4/3)中的非晶矽轉變為納米晶矽22，以形成納米矽/氮化矽層2；且納米矽/氮化矽層2為鑲嵌有納米晶矽22的氮化矽21薄膜；其中，沉積富矽氮化矽薄膜採用以下三種方式中的一種來實現：第一種方式：向鍍膜腔中通入氬氣和氮氣，控制氬氣與氮氣的分壓比為(10:1)-(1:1)，以矽靶為濺射源在底電極1上沉積富矽氮化矽薄膜；第二種方式：向鍍膜腔中通入氬氣，以矽靶和氮化矽靶為共濺射源在底電極1上沉積富矽氮化矽薄膜；第三種方式：向鍍膜腔中通入氬氣，以矽和氮化矽複合靶為濺射源在底電極1上沉積富矽氮化矽薄膜；上述三種方式中控制鍍膜腔中總氣壓為0.07-4.0Pa；基底4的溫度控制在300-600℃；3)通過濺射Au、Ag、Pt中一種材料的靶材或由其中幾種材料組成的複合靶材在納米矽/氮化矽層2上沉積頂電極層3，其厚度為5-15nm。如圖2所示的第二種納米矽/氮化矽薄膜電子源的製備方法包括以下步驟：1)採用濺射鎢、鎳、鉻、鋁、銅、鈦中一種材料的靶材或由其中幾種材料組成的複合靶材在基底4上沉積底電極1，其厚度為40-200nm；2)在底電極1上交替沉積非晶矽薄膜和氮化矽薄膜以構成非晶矽/氮化矽交替多層複合薄膜，然後在氮氣或由體積比為(50:1)-(10:1)的氮氣和氫氣組成的混合氣體中於500-1100℃對富矽氮化矽薄膜進行高溫退火，高溫退火時間為30-120分鐘，使非晶矽轉變為納米晶矽22以得到納米矽/氮化矽層2；且納米矽/氮化矽層2為納米晶矽22層與氮化矽21層交替組成的多層薄膜；非晶矽/氮化矽交替多層複合薄膜是採用以下兩種方式中的一種進行沉積的：第一種方式：以矽靶為濺射源在底電極1上沉積非晶矽/氮化矽交替多層複合薄膜，在薄膜沉積過程中，向鍍膜腔中交替性地通入氬氣以及同時通入氬氣和氮氣，同時通入氬氣和氮氣時，保持鍍膜腔中氬氣和氮氣的分壓比為(1:2)-(1:4)，每次通入氬氣或同時通入氬氣和氮氣的時間為1-10分鐘；第二種方式：向鍍膜腔中通入氬氣，以矽靶和氮化矽靶為濺射源，交替濺射矽靶和氮化矽靶以沉積非晶矽/氮化矽交替多層複合薄膜，每次濺射矽靶或氮化矽靶的時間為1-10分鐘；3)通過濺射Au、Ag、Pt中一種材料的靶材或由其中幾種材料組成的複合靶材在納米矽/氮化矽層2上沉積頂電極層3，其厚度為5-15nm。上述兩種方式中控制鍍膜腔中總氣壓為0.07-4.0Pa，基底4的溫度控制在300-600℃。本發明的納米矽/氮化矽薄膜電子源的電子發射過程為：在頂電極3和底電極1間施加一個電壓(10～30V)，電子由底電極進入到納米矽/氮化矽層2中，電子在電場的作用下相繼多次隧穿通過相鄰納米晶矽22之間的氮化矽21，並在納米矽/氮化矽層2中(特別是在氮化矽21中)得到加速，最終有部分具有較高能量的電子穿過頂電極而發射出去。電子在傳輸過程中可能會受到膜層中電子和聲子的散射及電子陷阱的捕獲使電子能量降低和傳輸電子數目減少，這將影響到電子源的電子發射穩定性和發射密度。本發明的基本構思是：氮化矽的隧穿勢壘較低(1.5-2.0ev)，有利於電子的注入，而且它還具有良好的物理化學穩定性及高熔點和高密度的特性，而電子在納米晶矽中傳輸時有較大的漂移長度。用由很薄的氮化矽層分隔的納米晶矽組成的薄膜作為電子源材料，一方面電子在其中傳輸時受到的散射較少，另一方面可在納米矽/氮化矽薄膜中施加較強的電場以利於電子加速，因而納米矽/氮化矽薄膜是一種適合的電子發射材料。納米矽/氮化矽薄膜電子源具有多層結構，由依次製作於基底上的底電極——納米矽/氮化矽層(由納米晶矽和氮化矽組成)——頂電極構成，其中的納米矽/氮化矽層採用濺射法結合高溫退火工藝製作。和其它鍍膜技術相比，濺射法可以製備緻密、均勻、重複性好的富矽氮化矽薄膜或α-Si/氮化矽多層複合薄膜，並可以通過調節矽靶和氮化矽靶的濺射功率和濺射時間、氬氣和氮氣分壓比以及後續高溫退火工藝中的退火溫度和退火時間，從而更精確地控制最終形成的納米矽/氮化矽層中的矽晶粒大小、矽晶粒密度及膜層總厚度。製備的納米矽/氮化矽層中的納米晶矽的粒徑為3-6nm，而鑲嵌有納米晶矽的氮化矽層中相鄰納米晶矽間的氮化矽的厚度為0.5-1.5nm；或者納米晶矽層與氮化矽層交替組成的多層薄膜中每層氮化矽的厚度為0.5-1.5nm。這樣可減小電子在薄膜內部運動過程中受到的散射。此外，在富矽氮化矽薄膜或非晶矽/氮化矽交替多層複合薄膜經過在含氫氣的氣氛中的高溫退火處理以形成納米矽/氮化矽層時，氫原子擴散到膜層內部可以消除矽的懸掛鍵缺陷，從而進一步減小電子在膜層傳輸過程中受到的散射和被捕獲機率。因此，這樣製備出的納米矽/氮化矽薄膜電子源既有好的電子發射的穩定性，同時還有高的電子發射密度。本發明的納米矽/氮化矽薄膜電子源有以下顯著優點：(1)製備工藝重複性好，製備出的電子源的電子發射的穩定性好。(2)採用幹法製備工藝，克服了電化學陽極溼法刻蝕造成的汙染，工藝與矽基微電子加工工藝兼容。(3)具有很好的機械和化學穩定性能。下面進一步給出本發明納米矽/氮化矽薄膜電子源的製作方法的實施例，但僅限於解釋而不是限定。實施例1：參見圖1，該納米矽/氮化矽薄膜電子源的製作過程包括以下步驟：1)採用濺射鎢靶材在基底4上沉積底電極1，其厚度為200nm；2)向鍍膜腔中通入氬氣和氮氣，控制氬氣與氮氣的分壓比為3:1，並使鍍膜腔中總氣壓為0.1Pa，基底4的溫度控制在550℃，以矽靶為濺射源在底電極1上沉積厚度為500nm的富矽氮化矽薄膜；然後，在900℃體積比為25:1的氮氣和氫氣的混合氣中退火120分鐘，使非晶矽轉變為納米晶矽22，以形成鑲嵌有納米晶矽22的氮化矽21薄膜，此薄膜即為納米矽/氮化矽層2，矽晶粒22的粒徑為3-6nm，鑲嵌有納米晶矽22的氮化矽21薄膜中相鄰納米晶矽22之間的氮化矽21的厚度為0.5-1.5nm；3)通過濺射金靶在納米矽/氮化矽層2上沉積頂電極層3，其厚度為10nm。實施例2：參見圖1，該納米矽/氮化矽薄膜電子源的製作過程包括以下步驟：1)採用濺射鎳靶材在基底4上沉積底電極1，其厚度為100nm；2)向鍍膜腔中通入氬氣，控制鍍膜腔中氣壓為0.3Pa，基底4的溫度控制在500℃，以矽靶和氮化矽靶為共濺射源在底電極1上沉積厚度為200nm的富矽氮化矽薄膜；然後，在1000℃體積比為30:1的氮氣和氫氣的混合氣中退火90分鐘，使非晶矽轉變為納米晶矽22，以形成鑲嵌有納米晶矽22的氮化矽21薄膜，此薄膜即為納米矽/氮化矽層2，矽晶粒22的粒徑為3-6nm，鑲嵌有納米晶矽22的氮化矽21薄膜中相鄰納米晶矽22之間的氮化矽21的厚度為0.5-1.5nm；3)通過濺射鉑靶在納米矽/氮化矽層2上沉積頂電極層3，其厚度為5nm。實施例3：參見圖1，該納米矽/氮化矽薄膜電子源的製作過程包括以下步驟：1)採用濺射鋁靶材在基底4上沉積底電極1，其厚度為50nm；2)向鍍膜腔中通入氬氣，同時控制鍍膜腔中氣壓為2.0Pa，基底4的溫度控制在450℃，以矽和氮化矽複合靶為濺射源在底電極1上沉積厚度為1000nm的富矽氮化矽薄膜；然後，在1100℃體積比為40:1的氮氣和氫氣的混合氣中退火30分鐘，使非晶矽轉變為納米晶矽22，以形成鑲嵌有納米晶矽22的氮化矽21薄膜，此薄膜即為納米矽/氮化矽層2，矽晶粒22的粒徑為3-6nm，鑲嵌有納米晶矽22的氮化矽21薄膜中相鄰納米晶矽22之間的氮化矽21的厚度為0.5-1.5nm；3)通過濺射鉑和銀組成的複合靶材在納米矽/氮化矽層2上沉積頂電極層3，其厚度為15nm。實施例4：參照圖2所示，該納米矽/氮化矽薄膜電子源的製作過程包括以下步驟：1)採用濺射鎢和鈦組成的複合靶材在基底4上沉積底電極1，其厚度為120nm；2)以矽靶為濺射源在底電極1上沉積非晶矽/氮化矽交替多層複合薄膜，在濺射矽靶過程中，向鍍膜腔中交替性地通入氬氣以及同時通入氬氣和氮氣，同時通入氬氣和氮氣時，保持鍍膜腔中氬氣與氮氣的分壓比為1:3，控制鍍膜腔中總氣壓為0.4Pa，每次通入氬氣的時間為2分鐘，每次同時通入氬氣和氮氣的時間為5分鐘，基底4的溫度控制在350℃，在底電極1上沉積厚度為500nm的非晶矽/氮化矽交替多層複合薄膜；然後，在體積比為20:1的氮氣和氫氣的混合氣體中於950℃對非晶矽/氮化矽交替多層複合薄膜高溫退火100分鐘，使非晶矽轉變為納米晶矽22，以形成由納米晶矽22層與氮化矽21層組成的交替多層薄膜，此薄膜即為納米矽/氮化矽層2，矽晶粒22的粒徑為3-6nm，相鄰納米晶矽22層間的氮化矽21層的厚度為0.5-1.5nm；3)通過濺射銀靶在納米矽/氮化矽層2上沉積頂電極層3，其厚度為10nm。實施例5：參照圖2所示，該納米矽/氮化矽薄膜電子源的製作過程包括以下步驟：1)採用濺射鈦靶在基底4上沉積底電極1，其厚度為180nm；2)向鍍膜腔中通入氬氣，控制鍍膜腔中氣壓為1Pa，基底4的溫度控制在300℃，以矽靶和氮化矽靶為濺射源，交替濺射矽靶和氮化矽靶沉積非晶矽/氮化矽交替多層複合薄膜，每次濺射矽靶時間為1分鐘，每次濺射氮化矽靶的時間為3分鐘，沉積的非晶矽/氮化矽交替多層複合薄膜的總厚度為800nm；然後，在體積比為30:1的氮氣和氫氣的混合氣體中於1100℃對非晶矽/氮化矽交替多層複合薄膜高溫退火30分鐘，使非晶矽轉變為納米晶矽22，以形成由納米晶矽22與氮化矽21組成的交替多層薄膜，此薄膜即為納米矽/氮化矽層2，矽晶粒22的粒徑為3-6nm，相鄰納米晶矽22層間的氮化矽21層的厚度為0.5-1.5nm；3)通過濺射鉑靶在納米矽/氮化矽層2上沉積頂電極層3，其厚度為8nm。實施例6：參照圖2所示，該納米矽/氮化矽薄膜電子源的製作過程包括以下步驟：1)採用濺射鎳靶在基底4上沉積底電極1，其厚度為80nm；2)向鍍膜腔中通入氬氣，控制鍍膜腔中氣壓為0.8Pa，基底4的溫度控制在500℃，以矽靶和氮化矽靶為濺射源，交替濺射矽靶和氮化矽靶沉積非晶矽/氮化矽交替多層複合薄膜，每次濺射矽靶時間為2分鐘，每次濺射氮化矽靶的時間為5分鐘，沉積的非晶矽/氮化矽交替多層複合薄膜的總厚度為1500nm；然後，在體積比為25:1的氮氣和氫氣的混合氣體中於1100℃對非晶矽/氮化矽交替多層複合薄膜高溫退火30分鐘，使非晶矽轉變為納米晶矽22，以形成由納米晶矽22與氮化矽21組成的交替多層薄膜，此薄膜即為納米矽/氮化矽層2，矽晶粒22的粒徑為3-6nm，相鄰納米晶矽22層間的氮化矽21層的厚度為0.5-1.5nm；3)通過濺射鉑靶在納米矽/氮化矽層2上沉積頂電極層3，其厚度為15nm。圖3所示為納米矽/氮化矽薄膜電子源的電子發射特性曲線。納米矽/氮化矽薄膜電子源的閾值電壓約為8.5V，並且隨著施加在頂電極3與底電極1間正偏壓Vb的升高，電子源的二級管電流Id(流過頂電極3的電流)和發射電流Ie均相應增加。雖然本發明以上述較佳的實施例對本發明進行了詳細的描述，但並非用上述實施例來限定本發明。本發明的納米矽/氮化矽薄膜電子源的結構和製作方法不局限於上述幾種方案，只要是按照本發明的基本構思，採用底電極——納米矽/氮化矽層(由納米晶矽和氮化矽組成)——頂電極結構製備薄膜型電子源，均屬於本發明的保護範圍。