一種計1器電路的製作方法

2023-10-21 06:16:47

一種計1器電路的製作方法
【專利摘要】本發明公開了一種計1器電路，包括一級進位保留加法器網絡、二級進位保留加法器網絡及三級進位保留加法器網絡，一級進位保留加法器網絡的信號輸入端分別與十五路輸入信號端相連接，一級進位保留加法器網絡的進位信號輸出端及和位信號輸出端分別與二級進位保留加法器網絡的信號輸入端相連接，二級進位保留加法器網絡的進位信號輸出端及和位信號輸出端分別與三級進位保留加法器網絡的信號輸入端相連接，三級進位保留加法器網絡的和位信號輸出端分別與四路信號輸出端相連接；一級進位保留加法器網絡、二級進位保留加法器網絡及三級進位保留加法器網絡內均包括進位保留加法器。本發明可以快速實現計1。
【專利說明】—種計1器電路【技術領域】[0001]本發明屬於集成電路設計領域，具體涉及一種計I器電路。【背景技術】[0002]目前，計數I的個數的電路廣泛應用於各類系統中，這些計I電路通常採用的方案 是，將待計數的數據逐位輸出，並判斷每一位的高低電平，高電平則計數器加1，否則計數器 保持。整個設計方案是由移位寄存器和計數器構成的時序電路，整個計數時間長度由待計 數的數據長度決定。
【發明內容】
[0003]本發明的目的在於克服上述現有技術的缺點，提供了一種計I器電路，該電路可 以快速的實現計I的功能。[0004]為達到上述目的，本發明所述的計I器電路包括一級進位保留加法器網絡、二級 進位保留加法器網絡及三級進位保留加法器網絡，一級進位保留加法器網絡的信號輸入端 分別與十五路輸入信號端相連接，一級進位保留加法器網絡的進位信號輸出端及和位信號 輸出端分別與二級進位保留加法器網絡的信號輸入端相連接，二級進位保留加法器網絡的 進位信號輸出端及和位信號輸出端分別與三級進位保留加法器網絡的信號輸入端相連接， 三級進位保留加法器網絡的和位信號輸出端分別與四路信號輸出端相連接；[0005]所述一級進位保留加法器網絡、二級進位保留加法器網絡及三級進位保留加法器 網絡內均包括若干進位保留加法器。[0006]所述一級進位保留加法器網絡包括第一進位保留加法器(I)、第二進位保留加法 器⑵、第三進位保留加法器(3)、第四進位保留加法器(4)及第五進位保留加法器(5);第 一進位保留加法器(I)的信號輸入端分別與第十三路輸入信號端、第十四路輸入信號端及 第十五路輸入信號端相連接；第二進位保留加法器(2)的信號輸入端分別與第十路輸入信 號端、第十一路輸入信號端及第十二路輸入信號端相連接；第三進位保留加法器(3)的信 號輸入端分別與第七路輸入信號端、第八路輸入信號端及第九路輸入信號端相連接；第四 進位保留加法器(4)的信號輸入端分別與第四路輸入信號端、第五路輸入信號端及第六路 輸入信號端相連接；第五進位保留加法器(5)的信號輸入端分別與第一路輸入信號端、第 二路輸入信號端及第三路輸入信號端相連接。[0007]所述二級進位保留加法器網絡包括第一進位C S A網絡(16)及第一和位C S A 網絡(17)，第一進位C S A網絡(16)的信號輸入端分別與第一進位保留加法器⑴的進 位信號輸出端、第二進位保留加法器(2)的進位信號輸出端、第三進位保留加法器(3)的進 位信號輸出端、第四進位保留加法器(4)的進位信號輸出端及第五進位保留加法器(5)的 進位信號輸出端相連接；第一和位C S A網絡(17)的信號輸入端分別與第一進位保留加法 器⑴的和位信號輸出端、第二進位保留加法器⑵的和位信號輸出端、第三進位保留加法 器(3)的和位信號輸出端、第四進位保留加法器(4)的和位信號輸出端及第五進位保留加法器(5)的和位信號輸出端相連接。
[0008]所述三級進位保留加法器網絡包括第二進位C S A網絡(18)、第二進位/和位CS A網絡(19)及第二和位C S A網絡(20)，第二進位C S A網絡(18)的信號輸入端分別與第一進位C S A網絡(16)的進位信號輸出端及第二進位/和位C S A網絡(19)的進位信號輸出端相連接，第二進位C S A網絡(18)的信號輸出端分別與第四路信號輸出端及第三路信號輸出端相連接；第二進位/和位C S A網絡(19)的信號輸入端分別與第一進位CS A網絡(16)的和位信號輸出端、第一和位C S A網絡(17)的進位信號輸出端及第二和位C S A網絡(20)的進位信號輸出端相連接，第二進位/和位C S A網絡(19)的信號輸出端與第二路信號輸出端相連接；第二和位C S A網絡(20)的信號輸入端與第一和位C S A網絡(17)的和位信號輸出端相連接，第二和位C S A網絡(20)的信號輸出端與第一路信號輸出端相連接。
[0009]所述第一進位C S A網絡(16)包括第六進位保留加法器(6)及第七進位保留加法器(7)，第六進位保留加法器(6)的信號輸入端分別與第一進位保留加法器(I)的進位信號輸出端、第二進位保留加法器(2)的進位信號輸出端及第三進位保留加法器(3)的進位信號輸出端相連接，第七進位保留加法器(7)的信號輸入端分別與第四進位保留加法器
(4)的進位信號輸出端及第五進位保留加法器(5)的進位信號輸出端相連接；
[0010]所述第一和位C S A網絡(17)包括第八進位保留加法器⑶及第九進位保留加法器(9)，第八進位保留加法器(8)的信號輸入端分別與第一進位保留加法器(I)的和位信號輸出端及第二進位保留加法器(2)的和位信號輸出端相連接，第九進位保留加法器(9)的信號輸入端分別與第三進位保留加法器(3)的和位信號輸出端、第四進位保留加法器(4)的和位信號輸出端及第五進 位保留加法器(5)的和位信號輸出端相連接；
[0011]所述三級進位保留加法器網絡包括第十進位保留加法器(10)、第十一進位保留加法器(11)、第十二進位保留加法器(12)、第十三進位保留加法器(13)、第十四進位保留加法器(14)及第十五進位保留加法器(15)；
[0012]所述第十進位保留加法器(10)的信號輸入端分別與第六進位保留加法器(6)的進位信號輸出端、第七進位保留加法器(7)的進位信號輸出端及第十一進位保留加法器
(11)的進位信號輸出端相連接；
[0013]所述第十一進位保留加法器(11)的信號輸入端分別與第六進位保留加法器(6)的和位信號輸出端、第七進位保留加法器(7)的和位信號輸出端及第八進位保留加法器
(8)的進位信號輸出端相連接；
[0014]所述第十二進位保留加法器(12)的信號輸入端分別與第八進位保留加法器(8)的和位信號輸出端及第九進位保留加法器(9)的和位信號輸出端相連接，第十二進位保留加法器(12)的和位信號輸出端與第一路信號輸出端相連接；
[0015]所述第十三進位保留加法器(13)的信號輸入端分別與第九進位保留加法器(9)的進位信號輸出端、第十一進位保留加法器(11)的和位信號輸出端及第十二進位保留加法器(12)的進位信號輸出端相連接，第十三進位保留加法器(13)的和位信號輸出端與第二路信號輸出端相連接；
[0016]所述第十四進位保留加法器(14)的信號輸入端分別與第十三進位保留加法器
(13)的進位信號輸出端及第十進位保留加法器(10)的和位信號輸出端相連接，第十四進位保留加法器(14)的和位信號輸出端與第三路信號輸出端相連接；[0017]所述第十五進位保留加法器(15)的信號輸入端分別與第十四進位保留加法器(14)的進位信號輸出端及第十進位保留加法器(10)的進位信號輸出端相連接，第十五進 位保留加法器(15)的和位信號輸出端與第四路信號輸出端相連接。[0018]本發明具有以下有益效果:[0019]本發明所述的計I器電路包括一級進位保留加法器網絡、二級進位保留加法器網 絡及三級進位保留加法器網絡，一級進位保留加法器網絡、二級進位保留加法器網絡及三 級進位保留加法器網絡均包括若干進位保留加法器，在計I的過程中，通過進位保留加法 器的純組合電路來實現計1，計I快速，同時本發明所述的計I器電路完成封裝後面積小，便 於集成。【專利附圖】

【附圖說明】[0020]圖1為本發明中進位保留加法器的電路圖；[0021]圖2為本發明的工作原理圖；[0022]圖3為本發明的電路圖。[0023]其中，I為第一進位保留加法器、2為第二進位保留加法器、3為第三進位保留加法 器、4為第四進位保留加法器、5為第五進位保留加法器、6為第六進位保留加法器、7為第七 進位保留加法器、8為第八進位保留加法器、9為第九進位保留加法器、10為第十進位保留 加法器、11為第十一進位保留加法器、12為第十二進位保留加法器、13為第十三進位保留 加法器、14為第十四進位保留加法器、15為第十五進位保留加法器、16為第一進位CSA網 絡、17為第一和位CSA網絡、18為第二進位CSA網絡、19為第二進位/和位CSA網絡、20為 第二和位C S A網絡。【具體實施方式】[0024]下面結合附圖對本發明做進一步詳細描述:[0025]參考圖1及圖2，本發明所述的計I器電路，其特徵在於，包括一級進位保留加法器 網絡、二級進位保留加法器網絡及三級進位保留加法器網絡，一級進位保留加法器網絡的 信號輸入端分別與十五路輸入信號端相連接，一級進位保留加法器網絡的進位信號輸出端 及和位信號輸出端分別與二級進位保留加法器網絡的信號輸入端相連接，二級進位保留加 法器網絡的進位信號輸出端及和位信號輸出端分別與三級進位保留加法器網絡的信號輸 入端相連接，三級進位保留加法器網絡的和位信號輸出端分別與四路信號輸出端相連接； 一級進位保留加法器網絡、二級進位保留加法器網絡及三級進位保留加法器網絡內均包括 若干進位保留加法器。[0026]所述進位保留加法器的輸入端與三路信號輸入端相連接，所述進位保留加法器包 括第一與門電路、第二與門電路、第三與門電路、第一或門電路、第二或門電路、第一異或門 電路及第二異或門電路，第一與門電路的信號輸入端分別與第一路信號輸入端及第二路信 號輸入端相連接，第二與門電路的信號輸入端分別與第一路信號輸入端及第三路信號輸入 端相連接，第三與門電路的信號輸入端分別與第二路信號輸入端及第三路信號輸入端相連 接，第一或門電路的信號輸入端分別與第一與門電路的信號輸出端及第二與門電路的信號輸出端相連接，第二或門電路的信號輸入端分別與第三與門電路的信號輸出端及第一或門電路的信號輸出端相連接，第二或門電路的信號輸出端輸出進位信號，第一異或門電路的輸入端分別與第一路信號輸入端及第二路信號輸入端相連接，第二異或門電路的輸入端分別與第三路信號輸入端及第一異或門電路的輸出端相連接，第二異或門電路的輸出端輸出和位信號。
[0027]參考圖3，實線所示為進位信號，虛線所示為和位信號，進位保留加法器網絡對進位信號進行編碼，和位保留加法器網絡對和位信號進行編碼。從而將15位輸入信號編碼為4位輸出信號，計數輸入信號中I的個數。
[0028]所述一級進位保留加法器網絡包括第一進位保留加法器1、第二進位保留加法器
2、第三進位保留加法器3、第四進位保留加法器4及第五進位保留加法器5 ;第一進位保留加法器I的信號輸入端分別與第十三路輸入信號端、第十四路輸入信號端及第十五路輸入信號端相連接；第二進位保留加法器2的信號輸入端分別與第十路輸入信號端、第十一路輸入信號端及第十二路輸入信號端相連接；第三進位保留加法器3的信號輸入端分別與第七路輸入信號端、第八路輸入信號端及第九路輸入信號端相連接；第四進位保留加法器4的信號輸入端分別與第四路輸入信號端、第五路輸入信號端及第六路輸入信號端相連接；第五進位保留加法器5的信號輸入端分別與第一路輸入信號端、第二路輸入信號端及第三路輸入信號端相連接。
[0029]所述二級進位保留加法器網絡包括第一進位C S A網絡16及第一和位C S A網絡17，第一進位C S A網絡16的信號輸入端分別與第一進位保留加法器I的進位信號輸出端、第二進位保留加法器2的進位信號輸出端、第三進位保留加法器3的進位信號輸出端、第四進位保留加法器4的進位信號輸出端及第五進位保留加法器5的進位信號輸出端相連接；第一和位C S A網絡17的信號輸入端分別與第一進位保留加法器I的和位信號輸出端、第二進位保留加法器2的和位信號輸出端、第三進位保留加法器3的和位信號輸出端、第四進位保留加法器4的和位信號輸出端及第五進位保留加法器5的和位信號輸出端相連接。
[0030]所述三級進位保留加法器網絡包括第二進位C S A網絡18、第二進位/和位C SA網絡19及第二和位C S A網絡20，第二進位C S A網絡18的信號輸入端分別與第一進位C S A網絡16的進位信號輸出端及第二進位/和位C S A網絡19的進位信號輸出端相連接，第二進位C S A網絡18的信號輸出端分別與第四路信號輸出端及第三路信號輸出端相連接；第二進位/和位C S A網絡19的信號輸入端分別與第一進位C S A網絡16的和位信號輸出端、第一和位C S A網絡17的進位信號輸出端及第二和位C S A網絡20的進位信號輸出端相連接，第二進位/和位C S A網絡19的信號輸出端與第二路信號輸出端相連接；第二和位C S A網絡20的信號輸入端與第一和位C S A網絡17的和位信號輸出端相連接，第二和位C S A網絡20的信號輸出端與第一路信號輸出端相連接。
[0031]所述第一進位C S A網絡16包括第六進位保留加法器6及第七進位保留加法器7，第六進位保留加法器6的信號輸入端分別與第一進位保留加法器I的進位信號輸出端、第二進位保留加法器2的進位信號輸出端及第三進位保留加法器3的進位信號輸出端相連接，第七進位保留加法器7的信號輸入端分別與第四進位保留加法器4的進位信號輸出端及第五進位保留加法器5的進位信號輸出端相連接；[0032]所述第一和位C S A網絡17包括第八進位保留加法器8及第九進位保留加法器 9，第八進位保留加法器8的信號輸入端分別與第一進位保留加法器I的和位信號輸出端及第二進位保留加法器2的和位信號輸出端相連接，第九進位保留加法器9的信號輸入端分別與第三進位保留加法器3的和位信號輸出端、第四進位保留加法器4的和位信號輸出端及第五進位保留加法器5的和位信號輸出端相連接；[0033]所述三級進位保留加法器網絡包括第十進位保留加法器10、第十一進位保留加法器11、第十二進位保留加法器12、第十三進位保留加法器13、第十四進位保留加法器14及第十五進位保留加法器15 ;第十進位保留加法器10的信號輸入端分別與第六進位保留加法器6的進位信號輸出端、第七進位保留加法器7的進位信號輸出端及第十一進位保留加法器11的進位信號輸出端相連接；第十一進位保留加法器11的信號輸入端分別與第六進位保留加法器6的和位信號輸出端、第七進位保留加法器7的和位信號輸出端及第八進位保留加法器8的進位信號輸出端相連接；第十二進位保留加法器12的信號輸入端分別與第八進位保留加法器8的和位信號輸出端及第九進位保留加法器9的和位信號輸出端相連接，第十二進位保留加法器12的和位信號輸出端與第一路信號輸出端相連接；第十三進位保留加法器13的信號輸入端分別與第九進位保留加法器9的進位信號輸出端、第十一進位保留加法器11的和位信號輸出端及第十二進位保留加法器12的進位信號輸出端相連接， 第十三進位保留加法器13的和位信號輸出端與第二路信號輸出端相連接；第十四進位保留加法器14的信號輸入端分別與第十三進位保留加法器13的進位信號輸出端及第十進位保留加法器10的和位信號輸出端相連接，第十四進位保留加法器14的和位信號輸出端與第三路信號輸出端相連接；第十五進位保留加法器15的信號輸入端分別與第十四進位保留加法器14的進位信號輸出端及第十進位保留加法器10的進位信號輸出端相連接，第十五進位保留加法器15的和位信號輸出端與第四路信號輸出端相連接。[0034]表1所示為本發明計I器的真值表。可以看出，當輸入信號a15a14a13a12ana1(la9a8a7 a6a5a4a3a2ai分別有0，1，2，……，15個「 I」時，輸出信號Q按照二進位編碼形式對其進行編碼，分別為0000,0001,0010,……，1111，這就解釋了上述輸出實際上是5位，但是最高位恆為O的原因，因為輸入最多有15個「1」，對應Q的最大值是1111。[0035]表1[0036]
【權利要求】
1.一種計I器電路，其特徵在於，包括一級進位保留加法器網絡、二級進位保留加法器網絡及三級進位保留加法器網絡，一級進位保留加法器網絡的信號輸入端分別與十五路輸入信號端相連接，一級進位保留加法器網絡的進位信號輸出端及和位信號輸出端分別與二級進位保留加法器網絡的信號輸入端相連接，二級進位保留加法器網絡的進位信號輸出端及和位信號輸出端分別與三級進位保留加法器網絡的信號輸入端相連接，三級進位保留加法器網絡的和位信號輸出端分別與四路信號輸出端相連接；所述一級進位保留加法器網絡、二級進位保留加法器網絡及三級進位保留加法器網絡內均包括若干進位保留加法器。
2.根據權利要求1所述的計I器電路，其特徵在於，所述一級進位保留加法器網絡包括第一進位保留加法器(I)、第二進位保留加法器(2)、第三進位保留加法器(3)、第四進位保留加法器(4)及第五進位保留加法器(5);第一進位保留加法器(I)的信號輸入端分別與第十三路輸入信號端、第十四路輸入信號端及第十五路輸入信號端相連接；第二進位保留加法器(2)的信號輸入端分別與第十路輸入信號端、第十一路輸入信號端及第十二路輸入信號端相連接；第三進位保留加法器(3)的信號輸入端分別與第七路輸入信號端、第八路輸入信號端及第九路輸入信號端相連接；第四進位保留加法器(4)的信號輸入端分別與第四路輸入信號端、第五路輸入信號端及第六路輸入信號端相連接；第五進位保留加法器(5)的信號輸入端分別與第一路輸入信號端、第二路輸入信號端及第三路輸入信號端相連接。
3.根據權利要求1所述的計I器電路，其特徵在於，所述二級進位保留加法器網絡包括第一進位C S A網絡(16)及第一和位C S A網絡(17)，第一進位C S A網絡(16)的信號輸入端分別與第一進位保留加法器(I)的進位信號輸出端、第二進位保留加法器(2)的進位信號輸出端、第三進位保留加法器⑶的進位信號輸出端、第四進位保留加法器⑷的進位信號輸出端及第五進位保留加法器(5)的進位信號輸出端相連接；第一和位C S A網絡(17)的信號輸入端分別與第一進位保留加法器(I)的和位信號輸出端、第二進位保留加法器⑵的和位信號輸出端、第三進位保留加法器⑶的和位信號輸出端、第四進位保留加法器(4)的和位信號輸出端及第五進位保留加法器(5)的和位信號輸出端相連接。
4.根據權利要求1所述的計I器電路，其特徵在於，所述三級進位保留加法器網絡包括第二進位C S A網絡(18)、第二進位/和位C S A網絡(19)及第二和位C S A網絡(20)， 第二進位C S A網絡(18)的信號輸入端分別與第一進位C S A網絡(16)的進位信號輸出端及第二進位/和位C S A網絡(19)的進位信號輸出端相連接，第二進位C S A網絡(18) 的信號輸出端分別與第四路信號輸出端及第三路信號輸出端相連接；第二進位/和位C S A網絡(19)的信號輸入端分別與第一進位C S A網絡(16)的和位信號輸出端、第一和位C S A網絡(17)的進位信號輸出端及第二和位C S A網絡(20)的進位信號輸出端相連接，第二進位/和位C S A網絡(19)的信號輸出端與第二路信號輸出端相連接；第二和位C S A 網絡(20)的信號輸入端與第一和位C S A網絡(17)的和位信號輸出端相連接，第二和位 CSA網絡(20)的信號輸出端與第一路信號輸出端相連接。
5.根據權利要求3所述的 計I器電路，其特徵在於，所述第一進位CS A網絡(16)包括第六進位保留加法器(6)及第七進位保留加法器(7)，第六進位保留加法器(6)的信號輸入端分別與第一進位保留加法器(I)的進位信號輸出端、第二進位保留加法器(2)的進位信號輸出端及第三進位保留加法器(3)的進位信號輸出端相連接，第七進位保留加法器(7)的信號輸入端分別與第四進位保留加法器(4)的進位信號輸出端及第五進位保留加法器(5)的進位信號輸出端相連接；所述第一和位C S A網絡(17)包括第八進位保留加法器(8)及第九進位保留加法器(9)，第八進位保留加法器(8)的信號輸入端分別與第一進位保留加法器(I)的和位信號輸出端及第二進位保留加法器(2)的和位信號輸出端相連接，第九進位保留加法器(9)的信號輸入端分別與第三進位保留加法器(3)的和位信號輸出端、第四進位保留加法器(4)的和位信號輸出端及第五進位保留加法器(5)的和位信號輸出端相連接。
6.根據權利要求4所述的計I器電路，其特徵在於，所述三級進位保留加法器網絡包括第十進位保留加法器(10)、第十一進位保留加法器(11)、第十二進位保留加法器(12)、第十三進位保留加法器(13)、第十四進位保留加法器(14)及第十五進位保留加法器(15)；所述第十進位保留加法器(10)的信號輸入端分別與第六進位保留加法器(6)的進位信號輸出端、第七進位保留加法器(7)的進位信號輸出端及第十一進位保留加法器(11)的進位信號輸出端相連接； 所述第十一進位保留加法器(11)的信號輸入端分別與第六進位保留加法器(6)的和位信號輸出端、第七進位保留加法器(7)的和位信號輸出端及第八進位保留加法器(8)的進位信號輸出端相連接； 所述第十二進位保留加法器(12)的信號輸入端分別與第八進位保留加法器(8)的和位信號輸出端及第九進位保留加法器(9)的和位信號輸出端相連接，第十二進位保留加法器(12)的和位信號輸出端與第一路信號輸出端相連接；所述第十三進位保留加法器(13)的信號輸入端分別與第九進位保留加法器(9)的進位信號輸出端、第十一進位保留加法器(11)的和位信號輸出端及第十二進位保留加法器(12)的進位信號輸出端相連接，第十三進位保留加法器(13)的和位信號輸出端與第二路信號輸出端相連接； 所述第十四進位保留加法器(14)的信號輸入端分別與第十三進位保留加法器(13)的進位信號輸出端及第十進位保留加法器(10)的和位信號輸出端相連接，第十四進位保留加法器(14)的和位信號輸出端與第三路信號輸出端相連接； 所述第十五進位保留加法器(15)的信號輸入端分別與第十四進位保留加法器(14)的進位信號輸出端及第十進位保留加法器(10)的進位信號輸出端相連接，第十五進位保留加法器(15)的和位信號輸出端與第四路信號輸出端相連接。
【文檔編號】H03K21/08GK103607197SQ201310488850
【公開日】2014年2月26日 申請日期:2013年10月17日 優先權日:2013年10月17日
【發明者】雷紹充, 王興全 申請人:陝西萬達信息工程有限公司