操作非易失性存儲器設備的方法與流程

2023-11-30 13:27:36

相關申請的交叉引用

本申請要求於2016年3月2日向韓國知識產權局提交的韓國專利申請第10-2016-0025042號的優先權，該申請的公開內容通過引用整體合併於此。

在此描述的本發明構思涉及非易失性存儲器設備，並且更具體地涉及包括頁緩衝器的非易失性存儲器設備和操作該非易失性存儲器設備的方法。

背景技術：

被用作半導體存儲器設備的非易失性存儲器設備即使在電源被關斷時仍然可以存儲數據。快閃記憶體(flashmemory)設備是一種類型的非易失性存儲器，並且被廣泛地用於例如通用串行總線(usb)驅動器、數字相機、行動電話、智慧型電話、平板pc、存儲卡以及固態驅動器(ssd)等中。

數據可以通過執行多個感測操作被讀取以提高非易失性存儲器設備的性能。然而，當多個感測操作的結果必須被備份時，需要具有足夠大的存儲容量的存儲設備以備份感測操作的結果。

技術實現要素：

本發明構思的實施例提供了一種非易失性存儲器設備以及一種操作非易失性存儲器設備的方法，該非易失性存儲器設備用於讀取數據而無需用於備份數據的轉儲(dump)過程。

本發明構思的實施例提供了一種操作非易失性存儲器設備的方法，該方法包括：使用第一感測電壓對非易失性存儲器設備的存儲單元執行第一感測操作；根據由於第一感測操作而存儲在頁緩衝器的第一鎖存器單元中的第一數據，對連接到存儲單元的多個位線當中的一些位線預充電；在預充電之後復位第一鎖存器單元；以及使用第二感測電壓對存儲單元執行第二感測操作。

本發明構思的實施例提供了一種操作非易失性存儲器設備的方法，該非易失性存儲器設備包括頁緩衝器，該頁緩衝器包括連接到感測節點的第一鎖存器單元和電連接到第一鎖存器單元的第二鎖存器單元。該方法包括：響應於讀取命令，將對多個存儲單元執行的第一感測操作的結果存儲在第一鎖存器單元中；根據第一鎖存器單元的邏輯狀態，選擇性地對連接到所述多個存儲單元的多個位線當中的一些位線預充電；在選擇性地預充電之後，設置第一鎖存器單元為第一邏輯狀態而無需將存儲在第一鎖存器單元中的第一感測操作的結果轉儲到第二鎖存器單元；以及將對所述多個存儲單元當中的至少一些存儲單元執行的第二感測操作的結果存儲在第一鎖存器單元中。

本發明構思的實施例還提供了一種操作非易失性存儲器設備的方法，該方法包括：設置第一鎖存器單元的邏輯狀態為第一邏輯狀態；根據第一鎖存器單元的設置的邏輯狀態，對所有連接到第一鎖存器單元的多個位線預充電；在預充電之後，使用第一感測電壓對連接到所述多個位線的存儲單元執行第一感測操作，並將第一感測操作的結果作為數據存儲在第一鎖存器單元中；根據存儲在第一鎖存器單元中的數據的邏輯狀態，選擇性地對所述多個位線中的一些預充電；在選擇性地預充電之後，設置第一鎖存器單元的邏輯狀態為第一邏輯狀態；以及使用第二感測電壓對存儲單元執行第二感測操作，並在第一鎖存器單元中存儲第二感測操作的結果作為最終數據。

附圖說明

根據以下結合附圖對實施例的描述，這些和/或其他方面將會變得明顯和更容易領會，在附圖中：

圖1示出了根據本發明構思的實施例的存儲器系統的框圖；

圖2示出了根據本發明構思的實施例的圖1的存儲器設備的框圖；

圖3和4示出了根據本發明構思的各種實施例的頁緩衝器的框圖；

圖5示出了根據本發明構思的實施例的連接到一個位線的頁緩衝器中的緩衝器的框圖；

圖6a和6b示出了根據本發明構思的實施例的在多電平單元中的閾值電壓分布和感測電壓的圖；

圖7和8示出了根據本發明構思的實施例的用於解釋非易失性存儲器設備的讀取操作的流程圖；

圖9示出了用於解釋當數據轉儲間隔存在時的讀取操作的圖；

圖10示出了用於解釋諸如在本發明構思的實施例中的當數據轉儲間隔不存在時的讀取操作的圖；

圖11示出了根據本發明構思的實施例的讀取操作的間隔的圖；

圖12示出了根據本發明構思的實施例的頁緩衝器中的連接到一個位線的緩衝器的框圖；

圖13示出了根據本發明構思的實施例的用於解釋存儲器設備的讀取方法的流程圖；

圖14和15示出了根據本發明構思的實施例的在頁緩衝器中附加地提供的鎖存器單元的各種用途的圖；

圖16示出了根據本發明構思的實施例的用於解釋在頁緩衝器中提供的數據鎖存器單元的另一個用途的存儲器設備的框圖；

圖17示出了根據本發明構思的實施例的在圖1的存儲單元陣列中提供的一個單元(cell)塊的透視圖；

圖18示出了根據本發明構思的實施例的將存儲器系統應用到存儲卡系統的示例的框圖；

圖19示出了根據本發明構思的實施例的將存儲器設備應用到固態驅動器(ssd)系統的示例的框圖。

具體實施方式

現在參考其中示出了實施例的附圖更全面地描述本發明構思。

圖1示出了根據本發明構思的實施例的存儲器系統10的框圖。存儲器系統10包括存儲器設備100和存儲器控制器200。在本發明構思的實施例中，存儲器設備100可以是即使當電源被關斷時仍然存儲和保持數據的非易失性存儲器設備。例如，存儲器設備100可以是包括閃速存儲單元的快閃記憶體設備。可替代地，存儲器設備100例如可以是諸如電阻式隨機存取存儲器(reram)、磁阻式ram(mram)、或包括電阻式存儲單元的相變ram(pram)。以下的描述將基於這樣的假設：存儲器設備100是包括nand或nor閃速存儲單元的快閃記憶體設備。然而，本發明構思可以應用到其他類型的存儲器設備而不應局限於上面描述的存儲器設備。

響應於來自主機host的寫入/讀取請求，存儲器控制器200可以控制存儲器設備100以讀取存儲在存儲器設備100中的數據或將數據寫入存儲器設備100中。詳細地，通過將地址add、命令cmd以及控制信號ctrl施加到存儲器設備100，存儲器控制器200可以控制將對存儲器設備100執行的編程(或寫入)操作、讀取操作和擦除操作。此外，將要寫入的數據data和讀取的數據data可以在存儲器控制器200和存儲器設備100之間傳送/接收。

存儲器控制器200可以被配置為使用各種標準接口協議與主機host通信。例如，存儲器控制器200可以包括主機接口(未示出)，並且主機接口可以在主機host和存儲器控制器200之間提供各種標準接口。所述標準接口例如可以使用從各種接口協議中選擇的至少一個接口協議進行通信，所述各種接口協議諸如先進技術附件(ata)、串行ata(sata)、外部sata(e-sata)、小型計算機系統接口(scsi)、串行連接scsi(serialattachedscsi，sas)、外圍組件互連(pci)、pciexpress(pci-e)、ieee1394、通用串行總線(usb)、安全數字(sd)卡、多媒體卡(mmc)、嵌入式多媒體卡(emmc)、通用快閃記憶體(ufs)、以及緊湊式快閃記憶體(cf)卡等。

存儲器設備100包括存儲單元陣列110、頁緩衝器120和控制邏輯130。當假定存儲單元陣列110包括閃速存儲單元時，存儲單元陣列110可以包括多個nand串，並且每個nand串可以包括分別連接到垂直堆疊在基底上的字線的存儲單元。如此，在本發明構思的實施例中，存儲單元陣列110可以是三維(3d)存儲陣列。3d存儲陣列可以被整體地形成在存儲單元陣列的一個或多個物理層級處，其具有布置在矽基底上方的有源區和形成在矽基底上方或矽基底中的與存儲單元的操作相關聯的電路。術語「整體地」的含義是陣列的每個層級的層被直接堆疊在陣列的每個底層層級的層上。

在本發明構思的實施例中，3d存儲陣列包括垂直取向的nand串，以便至少一個存儲單元位於另一個存儲單元上方。該至少一個存儲單元可以包括電荷俘獲層。通過引用合併於此的美國專利第7679133、8553466、8654587和8559235號以及美國專利公開第2011-0233648號公開了3d存儲陣列的合適的配置，其中披露了3d存儲器陣列被配置為多個層級並且字線和/或位線在多個層級之間共享。另外，美國專利公開第2012-0051138和2011-0204420號通過引用合併於此。

頁緩衝器120可以存儲將要傳送到存儲單元陣列110的數據和從存儲單元陣列110讀取的數據。頁緩衝器120可以包括一個或多個鎖存器單元。例如，鎖存器單元中的每個可以包括分別與多個位線相對應的多個鎖存器，並且可以以頁為單位存儲數據。根據實施例，頁緩衝器120可以包括感測鎖存器單元(未示出)，並且該感測鎖存器單元可以包括分別與多個位線相對應的多個感測鎖存器。另外，感測鎖存器中的每個可以連接到感測節點(未示出)，在感測節點處通過與感測鎖存器相對應的位線檢測數據。

控制邏輯130可以控制存儲器設備100的總體操作。例如，控制邏輯130可以控制存儲器設備100以執行與從存儲器控制器200接收的命令cmd相對應的存儲器操作。例如，響應於控制信號ctrl，控制邏輯130可以生成在存儲器設備100中使用的各種內部控制信號。根據實施例，在諸如讀取操作的存儲器操作期間，控制邏輯130可以調整施加到字線和位線的電壓的電平。

根據編程的數據，包括在存儲單元陣列110中的存儲單元可以具有閾值電壓分布。例如，當存儲單元陣列110包括每個存儲單元存儲一位的單電平單元時，根據編程狀態存儲單元可以具有兩個閾值電壓分布。可替代地，當存儲單元陣列110包括每個存儲單元存儲兩位或更多位的多電平單元時，根據編程狀態存儲單元可以具有四個或更多個閾值電壓分布。

當對存儲單元陣列110執行讀取操作時，根據存儲單元的閾值電壓分布，可以執行多個讀取操作。例如，當存儲單元包括兩個閾值電壓分布時，可以執行一個讀取操作以便區分這兩個閾值電壓分布。可替代地，當存儲單元包括四個閾值電壓分布時，可以執行三個讀取操作以便區分這四個閾值電壓分布。

每個讀取操作可以包括多個感測操作。例如，為了增加讀取操作的準確性，可以通過利用使用具有不同電平的感測電壓的多個感測操作來執行一個讀取操作。例如，每個讀取操作可以包括使用具有預讀取電平的感測電壓粗略地區分數據的粗感測操作，以及使用具有讀取電平的感測電壓精細地區分數據的細感測操作。讀取電平可以具有與閾值電壓分布之間的一個電平相對應的值以生成真實的最終數據(或讀取數據)。相比之下，預讀取電平可以不同於讀取電平。例如，預讀取電平可以低於讀取電平。

根據一個實施例，控制邏輯130可以包括置位(set)/復位(reset)控制器131。置位/復位控制器131可以控制包括在頁緩衝器120中的鎖存器單元(未示出)的置位/復位。例如，頁緩衝器120可以包括在感測操作期間對感測節點的電壓進行感測的感測鎖存器單元，並且置位/復位控制器131可以通過控制感測鎖存器單元的置位/復位來設置感測鎖存器單元的狀態為第一邏輯狀態或第二邏輯狀態。

此外，頁緩衝器120還可以包括電連接到感測鎖存器單元的另一個鎖存器單元(例如，數據鎖存器單元)。根據實施例，通過感測操作，最終數據(或讀取數據)可以被生成而無需執行將存儲在感測鎖存器單元中的數據轉儲到諸如數據鎖存器單元的另一個鎖存器單元的過程，並且在這個過程中，在執行任何一個感測操作之後以及在執行下一個感測操作之前，感測鎖存器單元可以被置位/復位。

例如，當在第一感測操作之前感測鎖存器單元被復位時，感測鎖存器單元可以被設置為第一邏輯狀態。接下來，由於使用預讀取電平的第一感測操作，第一數據可以存儲在感測鎖存器單元中。相應地，感測鎖存器單元中的一些感測鎖存器(如，與連接到關斷單元的位線相對應的感測鎖存器)的邏輯狀態可以被改變為第二邏輯狀態。接下來，根據存儲在感測鎖存器單元中的數據的邏輯狀態，多個位線當中的一些位線可以被選擇性地預充電。例如，與具有第二邏輯狀態的感測鎖存器相對應的位線可以被選擇性地預充電。即，第二感測操作可以僅對具有這樣的閾值電壓的存儲單元執行：該閾值電壓具有高於預讀取電平的電平。

在執行預充電操作之後，感測鎖存器單元可以在置位/復位控制器131的控制下被置位/或復位。接下來，對於連接到預充電的位線的存儲單元，在使用讀取電平的第二感測操作期間，第二數據可以被存儲在感測鎖存器單元中。根據第二感測操作的結果，與連接到關斷單元的位線相對應的鎖存器的邏輯狀態可以被改變為第二邏輯狀態。此外，第二感測操作的結果可以被傳送到外部作為讀取操作的最終數據。

在通常的存儲器系統中，為了通過將由第一感測操作感測的第一數據和由第二感測操作感測的第二數據合併產生最終數據，在第二感測操作被執行之前，執行將在感測鎖存器單元中存儲的第一數據轉儲到數據鎖存器單元中的過程。然而，根據本發明構思的實施例，轉儲過程可以在讀取操作中被省略。相應地，由於最終數據無需轉儲數據的過程就可以生成，因此可以避免執行轉儲過程花費的時間並且可以增加讀取速度。此外，由於不需要通過轉儲過程用來暫時存儲數據的數據鎖存器單元，因此可以減少用於實現頁緩衝器的資源。此外，當頁緩衝器包括附加的鎖存器諸如數據鎖存器單元時，附加的鎖存器可以用於執行除了數據讀取操作之外的功能，因此有效地利用頁緩衝器的資源。

儘管根據所描述的實施例的一個讀取操作包括兩個感測操作，但本發明構思不限於此，並且該讀取操作可以包括多於兩個的感測操作。此外，在本實施例中，儘管在執行第一感測操作之前感測鎖存器單元被復位，但在第一感測操作執行之前，感測鎖存器單元可以被控制以具有置位狀態，或在第一感測操作執行之後，感測鎖存器單元可以被控制以具有置位狀態或復位狀態。

存儲器設備100和存儲器控制器200可以被集成在一個半導體設備中。例如，存儲器設備100和存儲器控制器200可以被集成在一個半導體設備中，並且可以組成存儲卡。例如，存儲器設備100和存儲器控制器200可以被集成在一個半導體設備中，並且可以組成pc卡(先前公知的個人計算機存儲卡國際協會(pcmcia))、緊湊式快閃記憶體(cf)卡、智能媒體卡(sm/smc)、記憶棒、多媒體卡(如mmc、rs-mmc或mmcmicro)、sd卡(如sd、迷你sd、微型sd)或ufs等。可替代地，存儲器設備100和存儲器控制器200可以被集成在一個半導體設備中，並且可以組成固態盤/驅動器(ssd)。

圖2示出了根據本發明構思的實施例的圖1的存儲器設備100的框圖。

參考圖2，存儲器設備100包括存儲單元陣列110、頁緩衝器120、控制邏輯130、電壓生成器140、行解碼器150和輸入/輸出緩衝器(i/o緩衝器)160。此外，控制邏輯130包括置位/復位控制器131。儘管在圖2中未示出，但存儲器設備100還可以包括涉及存儲器操作的各種功能塊，諸如輸入/輸出接口。

存儲單元陣列110可以包括多個存儲單元，並且該多個存儲單元可被連接到字線wl、一個或多個串選擇線ssl、一個或多個地選擇線gsl和位線bl。詳細地，存儲單元陣列110可以通過字線wl、串選擇線ssl和地選擇線gsl連接到行解碼器150，並且可以通過位線bl連接到頁緩衝器120。

存儲單元陣列110可以包括多個單元塊，並且單元塊中的每個單元塊可以具有二維(2d)結構(或平面結構)或3d結構(或垂直結構)。存儲單元陣列110可以包括多個存儲單元，並且該多個存儲單元可以包括每個單元存儲一位的單電平單元或每個單元存儲兩位或更多位的多電平單元。

頁緩衝器120可以被連接到位線bl，並且可以暫時存儲寫入的數據或可以暫時存儲讀取的數據。頁緩衝器120可以包括與位線bl分別對應的多個緩衝器。例如，緩衝器中的每個緩衝器可以通過感測節點連接到位線。

根據實施例，頁緩衝器120可以包括一個或多個鎖存器單元。例如，頁緩衝器120可以包括感測感測節點的電壓並存儲數據的感測鎖存器單元121。感測鎖存器單元121可以包括與多個位線bl分別對應的多個感測鎖存器，並且每個感測鎖存器可以通過與感測鎖存器相對應的感測節點連接到位線。儘管在圖2中未示出，但頁緩衝器120還可以包括除感測鎖存器單元121之外的附加的鎖存器單元，該附加的鎖存器單元可以與寫入和/或讀取操作相關地使用。

輸入/輸出緩衝器160可以從外部控制器(如，圖1中的存儲器控制器200)接收數據data，並將接收的數據data傳送到頁緩衝器120。可替代地，該輸入/輸出緩衝器160可以從頁緩衝器120接收數據data並將接收的數據data傳送到外部控制器。

基於從外部控制器(如，圖1中的存儲器控制器200)接收的命令cmd、地址add和控制信號ctrl，控制邏輯130可以輸出各種內部控制信號，這些內部控制信號用於將數據寫入存儲單元陣列110中、從存儲單元陣列110中讀取數據、或擦除存儲在存儲單元陣列110中的數據。

從控制邏輯130輸出的各種內部控制信號可以被施加到頁緩衝器120、電壓生成器140和行解碼器150。詳細地，控制邏輯130可以施加電壓控制信號ctrl_vol到電壓生成器140。該電壓生成器140可以包括一個或多個泵(pump)(未示出)，並基於電壓控制信號ctrl_vol根據泵操作可以生成具有各種電平的電壓。

控制邏輯130可以將行地址x_add施加到行解碼器150，以及可以將列地址y_add施加到頁緩衝器120。此外，控制邏輯130可以控制與感測操作(或讀取操作)相關的將對感測鎖存器單元121執行的置位/復位操作。為此，控制邏輯130可以將置位/復位控制信號set/reset施加到頁緩衝器120。

在實施例中，根據指示復位的置位/復位控制信號set/reset，感測鎖存器單元121可以具有第一邏輯狀態。第一邏輯狀態可以用各種方式來定義，並且例如，可以具有邏輯高值或邏輯低值。根據實施例，在與讀取操作相關的各種時刻，控制邏輯130可以控制感測鎖存器單元121的置位/復位狀態。例如，在包括在一個讀取操作中的每個感測操作被完成時，控制邏輯130可以控制感測鎖存器單元121的置位/復位狀態。

根據實施例，當一個讀取操作包括第一和第二感測操作時，感測鎖存器單元121可以在第一感測操作和第二感測操作之間被復位。例如，感測鎖存器單元121可以被復位，然後第一感測操作可以被執行。當第一感測操作被執行時，數據(例如，第一數據)可以被存儲在感測鎖存器單元121中。接下來，根據存儲在感測鎖存器單元121中的第一數據，多個位線中的一些可以被選擇性地預充電，並且在對與預充電的位線分別對應的存儲單元執行第二感測操作之前，感測鎖存器單元121可以被復位。接下來，當第二感測操作被執行時，數據(如，第二數據)可以被存儲在感測鎖存器單元121中，並且第二數據可以作為讀取操作的最終數據被輸出。

圖3和4示出了根據本發明構思的各種實施例的頁緩衝器的框圖。圖3和4的頁緩衝器120a和120b可以對應於圖2中的存儲器設備100的頁緩衝器120。在圖3和4中，僅示出和描述了存儲器設備的各個頁緩衝器120a和120b以及存儲單元陣列110，而且為了清晰，存儲器設備內的其他電路的解釋和描述被省略。

在圖3中，包括存儲單元陣列110和頁緩衝器120a的存儲器設備被示出。頁緩衝器120a可以通過多個位線連接到存儲單元陣列110，例如，第一位線bl1至第n位線bln。此外，頁緩衝器120a包括感測感測節點的電壓並存儲數據的感測鎖存器單元121a，以及對第一位線bl1至第n位線bln執行預充電操作的預充電電路單元122a。

根據以上實施例，響應於置位/復位控制信號set/reset，感測鎖存器單元121a被置位或復位。此外，根據以上實施例，在與讀取操作相關的各個點處控制感測鎖存器單元121a被置位/復位。例如，在一個感測操作結束之後和下一個感測操作開始之前，感測鎖存器單元121a可以被置位或復位至少一次。在圖3中，存儲在感測鎖存器單元121a中的數據不需要被轉儲到另一個鎖存器單元，因此頁緩衝器120a可以被配置為使得不包括用於轉儲數據的附加的鎖存器單元。

在圖4中，示出了包括存儲單元陣列110和頁緩衝器120b的存儲器設備。頁緩衝器120b包括感測感測節點的電壓並存儲數據的感測鎖存器單元121b，以及對第一位線bl1至第n位線bln執行預充電操作的預充電電路單元122b。另外，根據實施例，頁緩衝器120b還包括一個或多個鎖存器單元。例如，頁緩衝器120b還包括數據鎖存器單元123b和緩存鎖存器單元124b。

緩存鎖存器單元124b可以暫時存儲向/從外部控制器(未示出)發送/接收的數據。例如，在讀取操作中，存儲在感測鎖存器單元121b中的數據(如，最終數據)可以通過緩存鎖存器單元124b被發送到外部。

根據實施例，數據鎖存器單元123b可以用於執行其他功能而無需接收與讀取操作相關的感測的數據。例如，用於與當前讀取操作無關的操作的數據可以被存儲在數據鎖存器單元123b中。即，數據可以在當前讀取操作中被讀取而無需使用數據鎖存器單元123b。例如，在當前讀取操作之前，諸如用戶數據的寫入數據可以保持在數據鎖存器單元123b中。另外，當多個讀取操作被連續地執行時，從先前讀取操作中讀取的數據可以被保持在數據鎖存器單元123b中而與當前讀取操作無關。

圖5示出了根據本發明構思的實施例的、連接到一個位線的頁緩衝器中的緩衝器的框圖。在該示例中，頁緩衝器的緩衝器被連接到第一位線bl1，並且該頁緩衝器可以對應於例如圖2的頁緩衝器120。

如圖5所示，一個緩衝器(如，第一緩衝器buf_1)可以包括感測鎖存器(sl)210、緩存鎖存器(cachelatch，cl)220、一個或多個數據鎖存器(dl1、dl2、…dlk)，例如，第一至第k數據鎖存器230_1以及230_2至230_k(以下被稱為第一至第k數據鎖存器230_1至230_k)，以及預充電電路240。

預充電電路240施加預充電電壓到第一位線bl1，其中第一位線bl1連接到將要對其執行讀取操作的存儲單元cell。例如，根據存儲在感測鎖存器210中的邏輯狀態，預充電電路240可以確定是否對第一位線bl1執行預充電操作。例如，當感測鎖存器210的邏輯狀態是與來自關斷單元(off-cell)的數據相對應的邏輯狀態時，預充電電路240對第一位線bl1預充電。相比之下，當感測鎖存器210的邏輯狀態是與來自接通單元(on-cell)的數據相對應的邏輯狀態時，第一位線bl1上的預充電操作可以被關斷。另外，例如，基於存儲在感測鎖存器210中的數據，預充電電路240可以接收信號，並且響應於該信號可以確定是否對第一位線bl1預充電。

感測鎖存器210被連接到感測節點sn，並且可以通過鎖存感測節點sn的電壓來存儲來自存儲單元cell的數據。另外，緩存鎖存器220可以向/從外部控制器發送/接收數據。例如，緩存鎖存器220可以在寫入操作期間暫時存儲從控制器接收的數據並且可以在讀取操作期間暫時存儲讀取的數據。

第一至第k數據鎖存器230_1至230_k可以被用於執行各種功能。例如，在讀取操作期間，在緩存鎖存器220中存儲的寫入數據可以被發送到第一至第k數據鎖存器230_1至230_k。另外，根據存儲在第一至第k數據鎖存器230_1至230_k中的數據執行寫入操作。

根據實施例，在讀取操作中的最終數據可以被生成而無需將存儲在感測鎖存器210中的數據轉儲到第一至第k數據鎖存器230_1至230_k。例如，存儲在感測鎖存器210中的最終數據可以通過緩存鎖存器220被發送到外部控制器。根據實施例，由於第一至第k數據鎖存器230_1至230_k不需要存儲讀取操作中感測的數據，因而第一至第k數據鎖存器230_1至230_k可以被用於執行各種其他功能。例如，以與上面描述的方式實質相同的方式，第一至第k數據鎖存器230_1至230_k可以被用於保持在先前讀取操作中讀取的數據或諸如用戶數據的寫入數據，這些數據是與當前讀取操作無關的數據。

圖6a和6b示出了根據本發明構思的實施例的多電平單元中的閾值電壓分布和感測電壓的圖。在圖6a和6b中，在一個存儲單元中存儲兩位。然而，在其他實施例中，在一個存儲單元中可以存儲多於兩位。

參考圖6a，根據編程狀態，存儲單元可以有四個閾值電壓分布。該四個閾值電壓分布可以包括，例如，與擦除狀態e相對應的分布，以及與第一至第三狀態p1、p2和p3相對應的分布。

讀取操作可以包括一系列感測操作。例如，為了讀取存儲在多電平單元中的數據，可以通過使用具有在第一狀態p1和第二狀態p2之間的電平的感測電壓的讀取操作來區分最低有效位數據lsb。另外，可以通過使用具有在擦除狀態e和第一狀態p1之間的電平的感測電壓的讀取操作，以及使用具有在第二狀態p2和第三狀態p3之間的電平的感測電壓的讀取操作，來區分最高有效位數據msb。

如以上描述的，每個讀取操作可以包括多個感測操作。例如，每個讀取操作可以包括使用第一感測電壓(或具有預讀取電平的感測電壓)的第一感測操作(如，粗感測操作)和使用第二感測電壓(或具有讀取電平的感測電壓)的第二感測操作(如，細感測操作)。如圖6a所示，第一讀取操作可以包括使用第一感測電壓r1_c的第一感測操作和使用第二感測電壓r1_f的第二感測操作。同樣地，第二讀取操作可以包括使用第一感測電壓r2_c的第一感測操作和使用第二感測電壓r2_f的第二感測操作，並且第三讀取操作可以包括使用第一感測電壓r3_c的第一感測操作和使用第二感測電壓r3_f的第二感測操作。

在圖6b中，一個讀取操作包括三個或更多個感測操作。參考圖6b，第一讀取操作可以包括使用第一至第a感測電壓r1_1至r1_a的第一至第a感測操作。另外，同樣地，第二讀取操作可以包括使用第一至第a感測電壓r2_1至r2_a的第一至第a感測操作，並且第三讀取操作可以包括使用第一至第a感測電壓r3_1至r3_a的第一至第a感測操作。

圖7和8示出了根據本發明構思的實施例的用於解釋非易失性存儲器設備的讀取操作的流程圖。

圖7示出了包括兩個感測操作的一個讀取操作，以及被布置為與一個位線相對應的感測鎖存器的操作。例如，在操作s11中，響應於圖2示出的來自控制邏輯130的置位/復位控制信號set/reset，連接到一個位線的感測鎖存器被復位以便讀取數據。在操作s12中，當第一感測電壓被施加到存儲單元的字線上時，對該存儲單元執行第一感測操作。根據第一感測操作的結果，感測節點的電壓電平可以被改變，並且，根據改變的電壓電平的數據可以被存儲在感測鎖存器中。

在操作s13中，根據存儲在感測鎖存器中的數據的狀態，通過諸如圖5中所示的預充電電路240可以選擇性地對位線預充電。如果存儲在感測鎖存器中的數據具有與關斷單元的數據相對應的第二邏輯狀態，則位線被預充電。在預充電被執行之後，響應於置位/復位控制信號set/reset，感測鎖存器被復位。在操作s14中，當第二感測電壓被施加到存儲單元的字線上時，對該存儲單元執行第二感測操作，並且，根據改變的電壓電平的數據可以被存儲在感測鎖存器中。在操作s15中，存儲在感測鎖存器中作為第二感測操作的結果的數據被作為最終數據輸出到外部控制器。

圖8示出了一種方法，其中一個讀取操作包括三個或更多個感測操作。圖8的與圖7中的操作相同或相似的操作的詳細解釋將不再給出。

例如，在操作s21中，響應於置位/復位控制信號set/reset，連接到一個位線的感測鎖存器被復位以便讀取數據。在操作s22中，當第一感測電壓被施加到存儲單元上時，對存儲單元執行第一感測操作。根據第一感測操作的結果，感測節點的電壓電平被改變，並且，根據改變的電壓電平的數據可以被存儲在感測鎖存器中。

接下來，在操作s23中，根據存儲在感測鎖存器中的數據的狀態，通過預充電電路240選擇性地對與感測鎖存器相對應的位線預充電，然後響應於置位/復位控制信號set/reset，感測鎖存器被復位。另外，在操作s23中感測鎖存器被復位之後，在操作s24中，當第二感測電壓被施加到存儲單元上時，對該存儲單元執行第二感測操作。根據第二感測操作的結果，感測節點的電壓電平被改變，並且，根據改變的電壓電平的數據可以被存儲在感測鎖存器中。在操作s25中，根據存儲在感測鎖存器中的數據的狀態，選擇性地對與感測鎖存器相對應的位線預充電，然後感測鎖存器被再次復位。

對感測鎖存器的這樣的感測操作和復位操作被重複執行，並且在操作s26中當第a感測電壓被施加到存儲單元上時，對存儲單元執行第a感測操作，並且根據改變的電壓電平的數據可以被存儲在感測鎖存器中。在操作s27中，根據第a感測操作而存儲在感測鎖存器中的數據可以被作為最終數據輸出到外部控制器。

圖9示出了用於解釋當數據轉儲間隔存在時的讀取操作的圖。在圖9中，讀取操作包括兩個感測操作。

參考圖9，根據通常的數據讀取操作，作為第一感測操作的結果存儲在感測鎖存器單元latcha中的數據(如，第一數據)被轉儲到另一個鎖存器單元(如，數據鎖存器單元latchb)。首先，在第一感測操作被執行之前，在操作(a)中，設置感測鎖存器單元latcha和數據鎖存器單元latchb的邏輯狀態的過程被執行。例如，通過置位/復位操作感測鎖存器單元latcha的邏輯狀態可以被改變為第一邏輯狀態。此後在操作(b)中，根據感測鎖存器latcha的邏輯狀態，多個位線可以被預充電。尤其，當感測鎖存器單元latcha中所有鎖存器的值都與第一邏輯狀態相對應時，在操作(b)中所有的位線被預充電。

接下來，在操作(c)中第一感測操作(如，粗感測操作)被執行，並且根據第一感測操作感測鎖存器的邏輯狀態可以被改變。例如，與接通單元相對應的感測鎖存器保持第一邏輯狀態，而與關斷單元相對應的感測鎖存器被改變為第二邏輯狀態。在操作(d)中，存儲在感測鎖存器單元latcha中的數據被轉儲到數據鎖存器單元latchb中。根據轉儲的結果，數據鎖存器單元latchb中的數據鎖存器的邏輯狀態可以被改變。

接下來，在操作(e)中根據在感測鎖存器單元latcha中存儲的數據的邏輯狀態，一些位線(如，與第二邏輯狀態相對應的位線)被選擇性地進行預充電。另外，在操作(f)中，對連接到選擇性地被預充電的位線的存儲單元執行第二感測操作，並且根據第一感測操作的結果的感測鎖存器的邏輯狀態可以根據第二感測操作的結果被再次改變。例如，作為第二感測操作的結果，與關斷單元相對應的感測鎖存器從第二邏輯狀態改變為第一邏輯狀態。

通過組合第一和第二感測操作的結果可以生成最終數據。例如，在操作(g)中，通過在存儲第一感測操作的結果的數據鎖存器單元latchb與反映第二感測操作的結果的感測鎖存器單元latcha之間的轉儲過程，生成最終數據。

圖10示出了用於解釋諸如本發明構思的實施例的當數據轉儲間隔不存在時的讀取操作的圖。在圖10中，轉儲感測的數據的過程被移除。在圖10中，讀取操作包括兩個感測操作。

參考圖10，在第一感測操作被執行之前，在操作(a)中，設置感測鎖存器單元latcha的邏輯狀態的過程被執行。例如，通過置位/復位操作，感測鎖存器單元latcha的邏輯狀態被改變為第一邏輯狀態(如，邏輯狀態0)。在操作(b)中，根據感測鎖存器單元latcha的邏輯狀態，位線可以被預充電。尤其，在操作(b)中，當感測鎖存器單元latcha中的所有鎖存器的值都與第一邏輯狀態相對應時，多個位線被一起預充電。即，在圖10的讀取操作中，設置附加的數據鎖存器單元的過程可以被避免。

接下來，在操作(c)中使用第一感測電壓r_c的第一感測操作被執行，與具有比第一感測電壓r_c的電平低的閾值電壓電平的存儲單元(如，接通單元)相對應的感測鎖存器保持第一邏輯狀態，而與具有比第一感測電壓r_c的電平高的閾值電壓電平的存儲單元(如，關斷單元)相對應的感測鎖存器被改變為第二邏輯狀態(如，邏輯1)。即，第一感測操作的結果作為數據被存儲在感測鎖存器單元latcha中。

接下來，在操作(d)中，根據感測鎖存器單元latcha中存儲的數據的邏輯狀態，一些位線可以被選擇性地預充電。例如，感測鎖存器單元latcha中與第二邏輯狀態相對應的位線被選擇性地進行預充電。與第一邏輯狀態相對應的位線不被預充電。另外，在操作(d)中一些位線被預充電之後，在操作(e)中設置感測鎖存器單元latcha的過程被執行。例如，通過置位/復位操作，感測鎖存器單元latcha的邏輯狀態被改變為第一邏輯狀態。在這種情況下，當感測鎖存器單元latcha的邏輯狀態被改變時，在預充電的位線與感測鎖存器單元latcha之間的連接被切斷，因此儘管感測鎖存器單元latcha被復位，但位線可以保持預充電電平。

在操作(e)中感測鎖存器單元latcha被改變為第一邏輯狀態之後，在操作(f)中對連接到預充電的位線的存儲單元使用第二感測電壓r_f執行第二感測操作。根據第二感測操作的結果，與具有比第二感測電壓r_f的電平低的閾值電壓電平的存儲單元(如，接通單元)相對應的感測鎖存器保持第一邏輯狀態，而與具有比第二感測電壓r_f的電平高的閾值電壓電平的存儲單元(如，關斷單元)相對應的感測鎖存器被改變為第二邏輯狀態。

根據第二感測操作在感測鎖存器單元latcha中存儲的數據，即基於與讀取電平相對應的第二感測電壓r_f被區分的數據，可以對應於最終數據。相應地，根據第二感測操作在感測鎖存器單元latcha中存儲的數據被作為最終數據輸出到外部控制器。

由於根據第一感測操作的結果不需要被轉儲到另一個鎖存器單元，因此執行讀取操作所花費的時間可以被減少。另外，由於不需要用於暫時轉儲感測的數據的鎖存器單元，因此頁緩衝器的大小可以被減小。另外，當在頁緩衝器中提供附加的鎖存器單元時，該附加的鎖存器單元可以在讀取操作期間被用來執行其他功能，因而有效地利用資源。

圖11示出了根據本發明構思的實施例的讀取操作的間隔的圖。

由於存儲在感測鎖存器單元sl中的數據被轉儲到另一個鎖存器單元(如，圖5中的數據鎖存器dl)的間隔被移除或避免，對感測鎖存器單元sl執行復位操作(復位(sl))，並且另一個鎖存器單元被置位或復位的間隔是沒有必要的且被移除。根據感測鎖存器單元sl的邏輯狀態位線被預充電(blpch)，並且當第一感測電壓被施加到存儲單元上時，位線的電壓被發展(bldev)。接下來，根據發展的位線，感測節點的電壓被感測，並且根據感測的結果的數據被存儲在感測鎖存器單元sl中(第一感測)。根據實施例，第一感測操作(或粗感測操作)可以被完成而無需將存儲在感測鎖存器sl中的第一數據轉儲到另一個鎖存器單元。

接下來，根據存儲在感測鎖存器單元sl中的數據的邏輯狀態，位線被選擇性地預充電(部分blpch)，並且預充電操作被完成之後，感測鎖存器sl被復位(復位(sl))。接下來，當第二感測電壓被施加到存儲單元上時，位線的電壓被發展(bldev)。接下來，根據發展的位線，感測節點的電壓被感測，並且根據感測的結果的數據被存儲在感測鎖存器單元sl中(第二感測)。這樣一系列的操作可以構成第二感測操作(或細感測操作)。

根據實施例，當存儲在感測鎖存器單元sl中的最終數據通過緩存鎖存器單元cl被發送到外部控制器時，緩存鎖存器單元cl被首先置位(置位(cl))，然後存儲在感測鎖存器sl中的最終數據被轉儲到緩存鎖存器單元cl中(轉儲(sl→cl))。存儲在緩存鎖存器單元cl中的數據可以被發送到外部控制器。這樣一系列的操作可以構成數據輸出操作。

圖12示出了根據本發明構思的實施例的連接到一個位線bl1的頁緩衝器中的緩衝器的框圖。圖12的與圖5中的元件相同或相似的元件的詳細解釋將不再給出。

如圖12所示，一個緩衝器(如，第一緩衝器buf_1)包括感測鎖存器(sl)310、緩存鎖存器(cl)320、一個或多個數據鎖存器(dl1、dl2、…dlk)，例如，第一至第k數據鎖存器330_1以及330_2至330_k(以下稱為第一至第k數據鎖存器330_1至330_k)，預充電電路340，以及一個或多個開關，例如，第一和第二開關sw1和sw2。例如，第一開關sw1被連接在位線bl1和感測節點sn之間，而第二開關sw2被連接在感測節點sn與感測鎖存器310之間。儘管圖12中未示出，但緩衝器還可以包括用於控制感測節點sn和其他鎖存器之間的電連接的附加的開關。

通過預充電電路340位線bl1被預充電，並且根據存儲在存儲單元(cell)中的數據發展位線bl1的電壓。響應於第一控制信號blshf，控制第一開關sw1接通或關斷，並且當第一開關sw1被接通時，第一位線bl1和感測節點sn彼此被電連接。相應地，第一位線bl1的發展結果被發送到感測節點sn，並且根據感測節點sn的電壓確定存儲在感測鎖存器310中的數據的邏輯狀態。

根據實施例，在第一感測操作被執行之後和第二感測操作被執行之前，根據置位/復位控制信號set/reset，感測鎖存器310可以被置位或復位。另外，根據第二感測操作的數據可以存儲在被置位或復位的感測鎖存器310中而無需轉儲存儲在感測鎖存器310中的數據到另一個鎖存器中。

緩存鎖存器320可以暫時存儲寫入數據或讀取數據以向/從外部控制器發送/接收數據。另外，根據實施例，在對存儲單元執行的讀取操作中，第一至第k數據鎖存器330_1至330_k可以被用於執行除存儲感測的數據的功能外的功能。

當感測鎖存器310和感測節點sn之間的電連接被切斷時，感測鎖存器310可以被置位或復位。例如，在第一感測操作完成之後，當響應於第二控制信號ctrl_s第二開關sw2被關斷時，感測鎖存器310和感測節點sn之間的電連接可以被切斷，並且當感測鎖存器310被復位時感測鎖存器310的邏輯狀態可以被改變為第一邏輯狀態。接下來，第二開關sw2被再次接通以便執行第二感測操作，並且根據感測節點sn的電壓確定存儲在感測鎖存器310中的數據的邏輯狀態。第二感測操作的結果可以作為最終數據存儲在感測鎖存器310中，並且通過緩存鎖存器320，存儲在感測鎖存器310中的最終數據可以被發送到外部控制器。在圖12中，第一控制信號blshf、置位/復位控制信號set/reset以及第二控制信號ctrl_s可以通過例如圖2中所示的控制邏輯130提供。

圖13示出了根據本發明構思的實施例的存儲器設備的讀取方法的流程圖。將參考圖13解釋控制連接到多個位線的感測鎖存器單元被置位/復位的的方法。

參考圖13，在操作s31中，當接收到讀取命令時，通過感測節點連接到多個位線的感測鎖存器單元被復位。相應地，感測鎖存器單元的邏輯狀態被改變為第一邏輯狀態。另外，在操作s32中基於感測鎖存器單元的邏輯狀態，位線可以被預充電。例如，當感測鎖存器單元的所有感測鎖存器被改變為第一邏輯狀態時所有位線被預充電。

在操作s32中位線被預充電之後，在操作s33中使用第一感測電壓的第一感測操作被執行。在操作s34中根據第一感測操作，被布置為與位線相對應的感測節點的電壓可以被改變，並且與改變的感測節點的電壓相對應的第一感測的數據被存儲在感測鎖存器單元中。

在與粗感測操作相對應的第一感測操作結束之後，對多個存儲單元當中的將被讀取的一些存儲單元執行與細感測操作相對應的第二感測操作。在操作s35中，根據第二感測操作，基於感測鎖存器單元的邏輯狀態，位線被選擇性地預充電，因此根據存儲在感測鎖存器單元中的數據，一些位線被預充電。另外，在操作s35中所述一些位線被預充電之後，在操作s36中感測鎖存器單元被復位。在操作s37中，對與所述一些預充電的位線相對應的存儲單元選擇性地執行使用第二感測電壓的第二感測操作。

在操作s38中根據第二感測操作感測的數據被存儲在具有復位狀態的感測鎖存器單元中。另外，在操作s39中，根據第二感測操作存儲在感測鎖存器單元中的數據可以被作為最終數據輸出到外部控制器。

圖14和15示出了用於解釋根據本發明構思的實施例的在頁緩衝器中附加地提供的鎖存器單元的各種用途的示圖。在圖14和15中，假設頁緩衝器包括除感測鎖存器單元外的至少一個數據鎖存器單元。

參考圖14，多個讀取操作可以被連續地執行。另外，每個讀取操作可以包括多個感測操作。例如，每個讀取操作可以包括粗感測操作和細感測操作。另外，當多個感測操作被執行時，最終數據可以被存儲在感測鎖存器單元中而無需將感測的數據轉儲到另一個鎖存器單元(如，數據鎖存器單元)中。

首先，在操作s41中，第一讀取操作被執行。根據第一讀取操作的第一讀取結果被存儲在感測鎖存器單元中。另外，在操作s42中，當第一讀取結果被從感測鎖存器單元轉儲到第一數據鎖存器單元中時第一讀取結果被存儲到第一數據鎖存器單元中。

通過這種連續的讀取過程，第一至第m-1個讀取結果可以被存儲到一個或多個數據鎖存器單元中。接下來，在操作s43中，第m個讀取操作被執行，並且在第m個讀取操作期間多個感測操作被執行。即使當先前讀取操作的讀取結果被存儲到數據鎖存器單元中時，由於在多個感測操作中感測的數據如以上描述的不被轉儲到數據鎖存器單元中，因此第m個讀取操作可以被正常地執行。在操作s44中第m個讀取結果被存儲在第m個數據鎖存器單元中。

圖15示出了由施加了根據本發明構思的實施例的操作的存儲器設備執行的片上緩衝編程。

參考圖15，存儲器設備400包括存儲單元陣列410和頁緩衝器420。存儲器設備400可以根據片上緩衝編程方法在存儲單元陣列410中存儲數據。該片上緩衝編程方法可以包括緩衝編程操作以及主編程操作，在該緩衝編程操作中將被寫入的數據被編程到存儲單元陣列410的區域，在該主編程操作中編程到該區域的數據被編程到存儲單元陣列410的另一個區域。

例如，存儲單元陣列410包括：包括單電平單元slc的第一單元區域411和包括多電平單元mlc的第二單元區域412。儘管存儲兩位或更多位的存儲單元被稱為多電平單元mlc，但包括在第二單元區域412中的存儲單元可以包括三電平單元tlc。另外，頁緩衝器420包括感測鎖存器單元421和至少一個數據鎖存器單元422。根據以上實施例，最終數據可以被生成而無需在讀取操作中將數據轉儲到數據鎖存器單元422的過程。

根據片上緩衝編程方法，多條寫入數據可以被緩衝編程並且可被暫時存儲在第一單元區域411的單電平單元slc中，並且緩衝編程的數據可以被讀取以用於主編程操作並可被暫時存儲在頁緩衝器420中。另外，存儲在頁緩衝器420中的數據可以被主編程到第二單元區域412中。

根據實施例，通過連續的讀取操作，多條緩衝編程的數據(如，m條頁數據)可以從第一單元區域411中被讀取，並且可以被存儲在數據鎖存器單元422中。即，當連續的讀取操作被執行時，在當前讀取操作期間，在當前讀取操作之前已被完全地讀取和生成的數據可以被保持在數據鎖存器單元422中。當通過連續的讀取操作所有的m條頁數據都被讀取時，讀取的數據被主編程到第二單元區域412中。

圖16示出了根據本發明構思的實施例的用於解釋在頁緩衝器中提供的數據鎖存器單元的另一用途的存儲器設備的框圖。

參考圖16，存儲器設備500包括存儲單元陣列510和頁緩衝器520。存儲單元陣列510包括至少兩個區域，例如，包括單電平單元slc的第一單元區域511和包括多電平單元mlc的第二單元區域512。另外，頁緩衝器520包括感測鎖存器單元521和至少一個數據鎖存器單元522。根據以上實施例，最終數據可以被生成而無需在讀取操作中將數據轉儲到數據鎖存器單元522的過程。

當第二單元區域512的存儲單元的每個單元存儲三位時，根據各種方法中的任何一種，先前存儲在第一單元區域511中的數據可以被轉移到第二單元區域512中。例如，與三頁相對應的數據可以從第一單元區域511中被讀取，並且可以被轉移到第二單元區域512中。可替代地，包括來自外部控制器的用戶數據和從第一單元區域511中讀取的數據的與三頁相對應的數據可以被轉移到第二單元區域512中。

根據實施例，與對第一單元區域511的數據讀取操作無關的用戶數據可以被存儲在數據鎖存器單元522中。即，即使當用戶數據被存儲在數據鎖存器單元522中時，第一單元區域511的數據也可以不使用數據鎖存器單元522而被讀取。通過以上的過程，存儲在頁緩衝器520中與多頁相對應的數據可以被轉移到第二單元區域512中。

在以上的實施例中，儘管讀取操作包括多個感測操作，但本發明構思並不局限於此。例如，在寫入操作中用於確定編程操作成功還是失敗的校驗操作可以被執行，並且，實施例可以以相同或相似的方式被應用到為校驗操作而讀取數據的過程。

圖17示出了根據本發明構思的實施例的提供在圖1的存儲單元陣列110中的一個單元塊的透視圖。

參考圖17，單元塊blk被形成在垂直於基底sub的方向上。儘管在圖17中該單元塊blk包括兩個選擇線gsl和ssl，8個字線wl1至wl8，以及3個位線，例如第一至第三位線bl1至bl3，但該單元塊blk可以包括更多或更少的線。

基底sub具有第一傳導類型(如，p型)，並且共源線csl在基底sub中在第一方向(如，y方向)上延伸並被摻雜了具有第二傳導類型(如，n型)的雜質。在基底sub的兩個相鄰的共源線csl之間的部分上，在第三方向(如，z方向)上順序地提供在第一方向上延伸的多個絕緣膜il，並且多個絕緣膜il在第三方向上彼此分開預定的距離。例如，多個絕緣膜il可以包括諸如矽氧化物的絕緣材料。

在基底sub的兩個相鄰的共源線csl之間的部分上，提供在第三方向上穿過多個絕緣膜il、並在第一方向上順序布置的多個柱p。例如，多個柱p可以穿過多個絕緣膜il，並且可以與基底sub接觸。詳細地，每個柱p的表層s可以包括具有第一類型的矽材料並可以起到溝道區的作用。每個柱p的內部層i可以包括絕緣材料，如矽氧化物或空氣隙。

在兩個相鄰的共源線csl之間的部分中，沿著絕緣膜il、柱p、以及基底sub的暴露的表面提供電荷存儲層cs。電荷存儲層cs可以包括柵絕緣層(或被稱為「隧穿絕緣層」)、電荷俘獲層以及阻擋絕緣層。例如，電荷存儲層cs可以具有氧化物-氮化物-氧化物(ono)結構。另外，在兩個相鄰的共源線csl之間的部分中在電荷存儲層cs的暴露的表面上提供柵電極ge，諸如選擇線gsl、ssl以及字線wl1至wl8中的每個。

在多個柱p上提供漏極或漏極觸點dr。例如，漏極或漏極觸點dr可以包括摻雜有第二傳導類型的雜質的矽材料。在漏極或漏極觸點dr上提供在第二方向(如，x方向)上延伸且在第一方向上彼此分開預定距離的第一至第三位線bl1至bl3。

圖18示出了根據本發明構思的實施例的存儲器系統被應用到存儲卡系統600的示例的框圖。假定存儲器系統是例如快閃記憶體系統。

參考圖18，存儲卡系統600包括主機610和存儲卡620。主機610包括主機控制器611和主機連接器(hostcnt)612。存儲卡620包括卡連接器(cardcnt)621、卡控制器622和存儲器系統623。在這種情況下，存儲器系統623可以通過使用圖1至17的實施例來實現。相應地，存儲器系統623可以根據以上實施例的任何一個來讀取數據。例如，根據一個感測操作數據可以存儲在感測鎖存器單元中，並且轉儲存儲的數據到另一個鎖存器單元的過程可以被避免。另外，控制感測鎖存器單元被置位或復位的操作可以在感測操作之間被附加地執行。

主機610可以寫入數據到存儲卡620或可以讀取存儲在存儲卡620中的數據。通過主機連接器612，主機控制器611可以將命令cmd、由主機610中的時鐘生成器(未示出)生成的時鐘信號clk、以及數據data發送到存儲卡620。

響應於通過卡連接器621接收的請求，卡控制器622可以使數據與卡控制器622中的時鐘生成器(未示出)生成的時鐘信號同步並且可以將數據存儲在存儲器系統623中。存儲器系統623可以存儲從主機610接收的數據。

存儲卡620可以是例如緊湊式快閃記憶體卡(cfc)、微硬碟、智能媒體卡(smc)、多媒體卡(mmc)、安全數字卡(sdc)、記憶棒和usb快閃記憶體驅動器等中的任何一者。

圖19示出了根據實施例的存儲器設備應用到固態驅動器(ssd)系統700的示例的框圖。

參考圖19，ssd系統700包括主機710和ssd720。ssd720通過信號連接器向/從主機710發送/接收信號sgl，並通過電源連接器接收電力pwr。ssd720包括ssd控制器721、輔助電源722以及多個非易失性存儲器系統723、724和725。在這種情況下，根據本發明構思的實施例，多個非易失性存儲器系統723、724和725中的每個可以包括存儲器設備。例如，該非易失性存儲器系統可以分別包括一個或多個快閃記憶體設備flash1、flash2以及flashn。非易失性存儲器系統723、724和725可以例如通過通道ch1、ch2以及chn分別連接到ssd控制器721。相應地，根據以上實施例中的任何一個，非易失性存儲器系統723、724和725中的每個可以執行數據讀取操作。例如，根據一個感測操作，數據可以存儲在感測鎖存器單元中，並且轉儲存儲的數據到另一個鎖存器單元的過程可以被避免。另外，控制感測鎖存器單元被置位或復位的操作可以在感測操作之間被附加地執行。

根據一個或多個實施例的非易失性存儲器設備和操作非易失性存儲器設備的方法，由於在包括多個感測操作的讀取過程中數據轉儲間隔被移除(被避免)，因此提高了讀取操作的速度。

另外，根據一個或多個實施例的非易失性存儲器設備和操作非易失性存儲器設備的方法，由於用於轉儲數據的附加的鎖存器單元是不需要的，因此頁緩衝器的大小可以被減小。另外，當頁緩衝器包括附加的鎖存器單元時，該附加的鎖存器單元可以被用於執行除備份數據的功能之外的功能。

儘管使用特定術語參考發明構思的實施例已經具體地示出和描述了本發明構思，但應當理解實施例被用於解釋本發明構思而不應當被解讀為限制權利要求所限定的本發明構思的範圍。相應地，本領域普通技術人員應該理解，可以在形式和細節上作出各種變化而不脫離由權利要求所限定的本發明構思的精神和範圍。